SONOS Flash存儲器電路結構的制作方法
【技術領域】
[0001]本發明涉及半導體器件設計領域，特別是指一種SONOS Flash存儲器電路結構。
【背景技術】
[0002]如圖1所示，為SONOS Flash存儲器的電路結構示意圖，其是由多個存儲單元形成的矩陣結構。每個存儲單元包含一選擇管及一 SONOS管，選擇管的漏極與SONOS管的源極相連，SONOS管的漏極接位線，選擇管的源極接源線；所述選擇管的柵極接字線，SONOS管的柵極接第二字線；位線的一端接SA控制信號(SA: Sense Amplifier,靈敏放大器)，所述源線上還接有一控制管M1，所述控制管的柵極接讀寫信號Vpwr ;控制管Ml串接于源線中，源線通過控制管Ml接地。
[0003]位線BL包含如圖1中所示的等效位線電阻IV，源線SL包含等效源線電阻Ra。
[0004]所述的存儲單元以行列方式排列，位于同一行上的所有存儲單元的選擇管的柵極都接在對應該行的同一字線上，位于同一行上的所有存儲單元的SONOS管的柵極都接在對應該列的同一第二字線WLS上，同一列上的所有存儲單元的選擇管的源極都接在同一源線SL上，同一列上的SONOS管的漏極都接在同一位線BL上。
[0005]這種電路結構在存儲單元進行read操作時，由于控制管Ml與SA控制信號均位于存儲陣列的同側，read的路徑需要由SA經過位線、到達地址被選中的存儲單元流經SONOS管N2和選擇管NI，再經過源線回到控制管M1，整個read路徑由圖1中的箭頭所示，最短read路徑為0，其最長數據流通路徑為I^+Ra。因此，此read路徑較長，當位線BL及源線SL的等效電阻較大時，不同存儲單元的read延遲或容差對存儲器的性能會影響很大，需要盡量減少存儲器read路徑。
【發明內容】
[0006]本發明所要解決的技術問題是提供一種SONOS Flash存儲器電路結構，提高器件的read性能，同時降低對工藝的要求。
[0007]為解決上述問題，本發明所述的SONOS Flash存儲器電路結構，包括:由存儲單元組成的矩陣結構，每個存儲單元包含有一選擇管及一 SONOS管，選擇管的漏極與SONOS管的源極相連，SONOS管的漏極接位線，選擇管的源極接源線；所述選擇管的柵極接字線，SONOS管的柵極接第二字線；位線的一端接SA控制信號；
[0008]所述的存儲單元以行列方式排列，位于同一行上的所有存儲單元的選擇管的柵極都接在對應該行的同一字線上，位于同一行上的所有存儲單元的SONOS管的柵極都接在對應該列的同一第二字線上，同一列上的所有存儲單元的選擇管的源極都接在同一源線上，同一列上的SONOS管的漏極都接在同一位線上；
[0009]所述源線上還接有一控制管，所述控制管的柵極接讀寫信號；
[0010]所述控制管與SA分別位于存儲單元陣列的兩側，讀路徑是從SA輸入端經過存儲單元、源線到達位于另一側的控制管。
[0011]進一步地，所述存儲器電路還包含有串接于位線中的位線等效電阻IV，以及串接于源線中的等效源線電阻Ra。
[0012]進一步地，當進行讀操作時，數據從SA依次經位線等效電阻、SONOS管、選擇管，再通過控制管；或者從SA依次經SONOS管、選擇管、源線等效電阻，再通過控制管，減少數據流通路徑。
[0013]本發明所述的SONOS Flash存儲器電路結構，通過調整控制管在存儲單元陣列中的位置，使存儲器read路徑得到優化，最長路徑減小一半，同時在金屬線電阻較大時提升工藝容差。
【附圖說明】
[0014]圖1是傳統存儲器存儲電路結構示意圖。
[0015]圖2是本發明存儲器存儲電路結構示意圖。
【具體實施方式】
[0016]本發明所述的SONOS Flash存儲器電路結構如圖2所示，是由多個存儲單元組成的行列矩陣結構，每個存儲單元包含有一選擇管NI及一 SONOS管N2，選擇管NI的漏極與SONOS管N2的源極相連，SONOS管N2的漏極接位線BL，選擇管NI的源極接源線SL ;所述選擇管NI的柵極接字線WL，SONOS管N2的柵極接第二字線WLS ;位線的一端接SA控制信號。
[0017]所述的存儲單元以行列方式排列，位于同一行上的所有存儲單元的選擇管的柵極都接在對應該行的同一字線WL上，位于同一行上的所有存儲單元的SONOS管的柵極都接在對應該列的同一第二字線WLS上，同一列上的所有存儲單元的選擇管NI的源極都接在同一源線SL上，同一列上的SONOS管的漏極都接在同一位線BL上。
[0018]所述源線SL上還接有一控制管M1，所述控制管Ml的柵極接讀寫信號Vpwr。
[0019]所述控制管Ml與SA分別位于存儲單元陣列的兩側，讀路徑是從SA輸入端經過存儲單元、源線到達位于另一側的控制管。
[0020]所述存儲器電路還包含有串接于位線BL中的位線等效電阻IV，以及串接于源線SL中的源線等效電阻Ra。
[0021]當進行讀操作時，數據從SA依次經位線等效電阻IV、SONOS管、選擇管，再通過控制管；或者從SA依次經SONOS管、選擇管、源線等效電阻Ra，再通過控制管，減少數據流通路徑。
[0022]以上僅為本發明的優選實施例，并不用于限定本發明。對于本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
【主權項】
1.一種SONOS Flash存儲器電路結構，包括:由存儲單元組成的矩陣結構，每個存儲單元包含有一選擇管及一 SONOS管，選擇管的漏極與SONOS管的源極相連，SONOS管的漏極接位線，選擇管的源極接源線；所述選擇管的柵極接字線，SONOS管的柵極接第二字線；位線的一端接SA控制信號； 所述的存儲單元以行列方式排列，位于同一行上的所有存儲單元的選擇管的柵極都接在對應該行的同一字線上，位于同一行上的所有存儲單元的SONOS管的柵極都接在對應該列的同一第二字線上，同一列上的所有存儲單元的選擇管的源極都接在同一源線上，同一列上的SONOS管的漏極都接在同一位線上； 所述源線上還接有一控制管，所述控制管的柵極接讀寫控制信號； 其特征在于:所述控制管與SA分別位于存儲單元陣列的兩側，讀路徑是從SA輸入端經過存儲單元、源線到達位于存儲單元陣列另一側的控制管。2.如權利要求1所述的SONOSFlash存儲器電路結構，其特征在于:所述存儲器電路還包含有串接于位線中的位線等效電阻IV，以及串接于源線中的源線等效電阻Ra。3.如權利要求1所述的SONOSFlash存儲器電路結構，其特征在于:當進行讀操作時，數據從SA依次經位線等效電阻、SONOS管、選擇管，再通過控制管；或者從SA依次經SONOS管、選擇管、源線等效電阻，再通過控制管，減少讀數據路徑。
【專利摘要】本發明公開了一種SONOS？Flash存儲器的電路結構，是由包含有一選擇管及一SONOS管的存儲單元組成的矩陣結構，選擇管的漏極與SONOS管的源極相連，SONOS管的漏極接位線，選擇管的源極接源線；所述選擇管的柵極接字線，SONOS管的柵極接第二字線；位線的一端接SA控制信號；同一行上所有存儲單元的選擇管的柵極接對應該行的同一字線，同一行上所有存儲單元的SONOS管的柵極接對應該列的同一第二字線，同一列上所有存儲單元的選擇管的源極接同一源線，同一列上SONOS管的漏極接同一位線；所述源線上接有一控制管，所述控制管的柵極接讀寫控制信號；所述控制管與SA分別位于存儲單元陣列的兩側，讀出路徑是從SA輸入端經過存儲單元、源線到達位于另一側的控制管以減少存儲器讀出路徑。
【IPC分類】G11C16/06
【公開號】CN105006249
【申請號】CN201510458746
【發明人】劉芳芳
【申請人】上海華虹宏力半導體制造有限公司
【公開日】2015年10月28日
【申請日】2015年7月30日