一次編程存儲器及其相關存儲單元結構的制作方法
【技術領域】
[0001]本發明涉及一種存儲器，且特別涉及一次編程存儲器及其相關存儲單元結構。
【背景技術】
[0002]眾所周知，非易失性存儲器在斷電之后仍舊可以保存其數據內容。一般來說，當非易失性存儲器制造完成并出廠后，使用者即可以編程(program)非易失性存儲器，進而將數據記錄在非易失性存儲器中。而根據編程的次數，非易失性存儲器可進一步區分為多次編程存儲器(mult1-time programming memory,簡稱MTP存儲器)，或者一次編程存儲器(one time programming memory,簡稱 OTP 存儲器)。
[0003]基本上，使用者可以對MTP存儲器進行多次的儲存數據修改。相反地，使用者僅可以編程一次OTP存儲器。一旦OTP存儲器編程完成之后，其儲存數據將無法修改。
[0004]請參照圖1A與圖1B，其所繪示為OTP存儲器的存儲單元及其等效電路示意圖。圖1A與圖1B中包括二個存儲單元110、120，每個存儲單元110、120中具有二個晶體管，可稱為2T存儲單元。
[0005]如圖圖1A所示，利用淺溝渠隔離結構(STI) 130將P型基板(P_sub) 100區分為二個部分以定義出二個存儲單元110、120的區域。于第一存儲單元110中，二個N摻雜區域111、112之間的P型基板100表面上具有第一柵極結構113，其包括一柵極氧化層(gateoxide)、多晶娃柵極(poly gate)以及間隙壁(spacer)。再者,N摻雜區域112與淺溝渠隔離結構(STI) 130之間的P型基板100表面上具有第二柵極結構114。再者，N摻雜區域111連接至位元線BL0、第一柵極結構113連接至字元線WL0、第二柵極結構114連接至控制線CLO。
[0006]同理，于第二存儲單元120中，二個N摻雜區域121、122之間的P型基板100表面上具有第一柵極結構123。再者，N摻雜區域122與淺溝渠隔離結構(STI) 130之間的P型基板100表面上具有第二柵極結構124。再者，N摻雜區域121連接至位元線BL1、第一柵極結構123連接至字元線WLl、第二柵極結構124連接至控制線CLl。
[0007]如圖1B所示，第一存儲單元110中包括一開關晶體管TOl以及一儲存晶體管T00，開關晶體管TOl柵極連接至字元線WL0,其第一汲/源端(drain/source terminal)連接至位元線BLO ;儲存晶體管T00柵極連接至控制線CL0，其第一汲/源端連接至開關晶體管TOl的第二汲/源端，其第二汲/源端為浮接(floating)。
[0008]同理，第二存儲單元120中包括一開關晶體管Tll以及一儲存晶體管T10，開關晶體管Tll柵極連接至字元線WLl，其第一汲/源端連接至位元線BLl ;儲存晶體管TlO柵極連接至控制線CLl，其第一汲/源端連接至開關晶體管Tll的第二汲/源端，其第二汲/源端為浮接。
[0009]舉例來說，于編程第一存儲單元110時，提供OV至位元線BLO、3.3V至字元線WLO、6.5V至控制線CL0。則開關晶體管TOl導通(turn on)，并造成儲存晶體管T00的柵極氧化層被破壞，使得儲存晶體管T00的柵極與第一汲/源端之間呈現短路的低電阻的特性。因此，第一存儲單元110可視為一第一儲存狀態。
[0010]另外，于編程第二存儲單元120時，提供OV至位元線BL1、3.3V至字元線WL1、0V至控制線CU。則開關晶體管Tll導通(turn on)，而儲存晶體管TlO的柵極氧化層不會被破壞，使得儲存晶體管TlO的柵極與第一汲/源端之間呈現開路的高電阻的特性。因此，第二存儲單元120可視為一第二儲存狀態。
[0011]請參照圖1C，其所繪示為公知OTP存儲器編程后的存儲單元等效電路示意圖。經由上述的方式編程后，第一存儲單元110中的儲存晶體管TOO可等效為一電阻，其具有低電阻的特性，可視為第一儲存狀態。而第二存儲單元120中的儲存晶體管TlO可等效為一電容，其具有高電阻的特性，可視為第二儲存狀態。
[0012]請參照圖2A與圖2B，其所繪示為另一 OTP存儲器的存儲單元及其等效電路示意圖。圖2A與圖2B中包括二個存儲單元210、220，每個存儲單元210、220中具有一個晶體管，可稱為IT存儲單元。
[0013]如圖2A所示，利用淺溝渠隔離結構(STI) 230將P型基板(P_sub) 200區分為二個部分以定義出二個存儲單元210、220的區域。于第一存儲單元210中，N摻雜區域212與淺溝渠隔離結構230之間的P型基板200表面上形成第一柵極結構214。再者，N摻雜區域212連接至位元線BL0、第一柵極結構214連接至字元線WL0。
[0014]同理，于第二存儲單元220中，N摻雜區域222與淺溝渠隔離結構230之間的P型基板200表面上形成第二柵極結構224。再者，N摻雜區域222連接至位元線BL1、第二柵極結構224連接至字元線WLl。
[0015]由圖2A可知，第一柵極結構214與第二柵極結構224皆包括一柵極氧化層、多晶硅柵極以及間隙壁。其中，柵極氧化層被區分為二個部分，靠近N摻雜區域222的第一部分柵極氧化層的厚度較厚，靠近淺溝渠隔離結構230的第二部分柵極氧化層的厚度較薄。
[0016]如圖2B所示，第一存儲單元210中的晶體管可等效為一子開關晶體管TOl與一子儲存晶體管T00，子開關晶體管TOl的柵極連接至字元線WL0，其第一汲/源端連接至位元線BLO ;子儲存晶體管TOO柵極連接至字元線WL0，其第一汲/源端連接至子開關晶體管TOl的第二汲/源端，其第二汲/源端為浮接。
[0017]同理，第二存儲單元220中的晶體管可效為一子開關晶體管Tll與一子儲存晶體管T10，子開關晶體管Tll的柵極連接至字元線WLl，其第一汲/源端連接至位元線BLl ;子儲存晶體管TlO柵極連接至字元線WLl，其第一汲/源端連接至子開關晶體管Tll的第二汲/源端，其第二汲/源端為浮接。
[0018]舉例來說，于編程第一存儲單元210時，提供OV至位元線BL0、5V至字元線WL0。則子開關晶體管TOl導通(turn on)，并造成子儲存晶體管TOO中較薄的柵極氧化層被破壞，使得儲存晶體管TOO的柵極與第一汲/源端之間呈現短路的低電阻的特性。因此，第一存儲單元210可視為一第一儲存狀態。
[0019]另外，于編程第二存儲單元220時，提供OV至位元線BLl、3.3V至字元線WLl。貝丨J開關晶體管Tll導通(turn on)，而儲存晶體管TlO中較薄的柵極氧化層亦不會被破壞，使得儲存晶體管TlO的柵極與第一汲/源端之間呈現開路的高電阻的特性。因此，第二存儲單元220可視為一第二儲存狀態。
[0020]請參照圖2C，其所繪示為公知OTP存儲器編程后的存儲單元等效電路示意圖。經由上述的方式編程后，第一存儲單元210中的儲存晶體管TOO可等效為一電阻，其具有低電阻的特性，可視為第一儲存狀態。而第二存儲單元220中的儲存晶體管TlO可等效為一電容，其具有高電阻的特性，可視為第二儲存狀態。
[0021]眾所周知，淺溝渠隔離結構(STI)是用來隔絕二個晶體管，使得二個晶體管之間不會形成通道(channel)而產生漏電并互相影響。
[0022]換句話說，將淺溝渠隔離結構運用在OTP存儲器是用來防止二存儲單元之間形成N型摻雜區，避免于存儲單元編程時產生漏電至相鄰的存儲單元而造成編程失敗。
[0023]再者，在存儲單元中，儲存存儲器的柵極結構需要覆蓋在淺溝渠隔離結構上。而為了防止對準偏差(misalignment)，在存儲單元的制作過程，需要提供一些保留區域(margin)。所以存儲單元的尺寸會較大。
[0024]另一方面，由于淺溝渠隔離結構的尺寸非常大，也會使得存儲單元之間的距離變大。因此，公知OTP存儲器的尺寸無法進一步的縮小。
【發明內容】
[0025]本發明的目的是提出一種一次編程存儲器，其存儲單元之間并無淺溝渠隔離結構。用以縮小存儲單元之間的距離，并且有效地縮小OTP存儲器的尺寸。
[0026]本發明為一種一次編程存儲器，包括:一第一型區域，該第一型區域的一表面有一第一第二型摻雜區域、一第二第二型摻雜區域、一第三第二型摻雜區域與一第四第二型摻雜區域；一第一柵極結構，形成于該第一第二型摻雜區域與該第二第二型摻雜區域之間的該表面上方；一第二柵極結構；一第三柵極結構，形成于該第三第二型摻雜區域與該第四第二型摻雜區域之間的該表面上方；一第四柵極結構；其中該第二柵極結構與該第四柵極結構