專利名稱：可調(diào)強(qiáng)度驅(qū)動電路及調(diào)節(jié)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，特別涉及用于半導(dǎo)體存儲器的片外驅(qū)動器的可調(diào)強(qiáng)度驅(qū)動電路及調(diào)節(jié)方法。
例如動態(tài)隨機(jī)存取存儲器(DRAM)等半導(dǎo)體存儲器包括片外驅(qū)動器(0CD)或在工作期間提供要送出半導(dǎo)體芯片外的信號的輸出緩沖器。存儲芯片一般包括一個輸出緩沖器陣列，從而允許同時輸出多個數(shù)據(jù)位。在緩沖器陣列的數(shù)個驅(qū)動器工作時，輸出信號的上升和/或下降時間延遲。存儲芯片外驅(qū)動的信號也是如此。延遲主要是電源和地電源噪聲引起的，并且結(jié)果是使緩沖陣列的各驅(qū)動晶體管的柵-漏電壓(Vgs)和漏-源電壓(Vds)下降。輸出的負(fù)載受較小的過驅(qū)動電壓Vgs和較小的驅(qū)動晶體管源和漏間壓差Vds驅(qū)動。
在DRAM中，一般有排列成陣列的4-32個輸出緩沖器，具有專用電源。封裝寄生包括引線框和鍵合引線電感及包括內(nèi)部和外部輸出負(fù)載的客性負(fù)載，如
圖1所示。最壞情況下，多數(shù)輸緩沖器不得不驅(qū)動相同極性(或?yàn)椤?”或?yàn)椤?”，單側(cè))的數(shù)據(jù)，這引起了驅(qū)動晶體管上Vgs和Vds的下降。延遲了輸出信號的上升沿或下降沿，結(jié)果造成了DRAM的低速性能。盡管可以通過增大驅(qū)動晶體管的寬度，來補(bǔ)償上升或下降沿的延遲，但這不能動態(tài)進(jìn)行，因此，最好情況下也會破壞最大轉(zhuǎn)換速率。
參見圖1，該圖示出了一個典型的輸出緩沖器10，具有與引線框和鍵合引線有關(guān)的寄生負(fù)載12及容性負(fù)載13和15。輸出緩沖器10包括兩個驅(qū)動晶體管14和16。晶體管14由n邏輯信號驅(qū)動，而晶體管16由p邏輯信號驅(qū)動。晶體管14的源耦合到第一電源電壓(即，VSSD)，而晶體管16的源耦合到第二電源電壓(即VDDQ)。在n邏輯驅(qū)動晶體管14(為NFET上拉晶體管)，從而驅(qū)動節(jié)點(diǎn)OUT為低時，節(jié)點(diǎn)2暫時上彈(dI/dt噪聲，即，_U＝L·dI/dt，其中_U為寄生電感L引起的電壓偏差，dI/dt是電流時間的導(dǎo)數(shù))。這種電感引起的電壓變化不能忽略，會對晶體管14的Vgs和Vds的下降起很大作用。在陣列中多數(shù)輸出緩沖器驅(qū)動相同數(shù)據(jù)時(1，或0)，由于Vgs和Vds進(jìn)一步下降，所以這種效應(yīng)進(jìn)一步加劇，引起信號的OUT下降沿延遲。尤其是在DRAM芯片高頻工作時，輸出時序變得與數(shù)據(jù)模式有關(guān)，導(dǎo)致時序裕度減小。
因此，需要一輸出緩沖器，能夠根據(jù)從其附近的輸出緩沖器陣列輸出的數(shù)據(jù)模式，動態(tài)的調(diào)節(jié)驅(qū)動強(qiáng)度。
根據(jù)本發(fā)明的輸出緩沖器包括第一驅(qū)動電路，用于在第一驅(qū)動電路導(dǎo)通時，把第一電壓耦合到輸出；第二驅(qū)動電路，用于在第二驅(qū)動電路導(dǎo)通時，把第二電壓耦合到輸出。連接到第一和第二驅(qū)動電路的輸入，用于根據(jù)第一輸出信號導(dǎo)通和截止第一和第二驅(qū)動電路。耦合到第一和第二驅(qū)動電路的調(diào)節(jié)電路，用于根據(jù)一數(shù)據(jù)模式，調(diào)節(jié)第一和第二驅(qū)動電路的強(qiáng)度，所說數(shù)據(jù)模式包括所說第一輸入信號和多個輸出緩沖器的各輸入信號。
在另一實(shí)施例中，數(shù)據(jù)模式較好包括位，所說調(diào)節(jié)電路根據(jù)具有相同值的位的數(shù)量，調(diào)節(jié)第一和第二驅(qū)動電路的強(qiáng)度。第一和第二驅(qū)動電路較好是包括場效應(yīng)晶體管。所說調(diào)節(jié)電路較好是根據(jù)分級強(qiáng)度比例，調(diào)節(jié)驅(qū)動電路的強(qiáng)度，分級數(shù)等于數(shù)據(jù)模式的輸入數(shù)加1。調(diào)節(jié)電路可以過驅(qū)動驅(qū)動電路，從而調(diào)節(jié)驅(qū)動電路的強(qiáng)度。調(diào)節(jié)電路可以包括邏輯電路，用于調(diào)節(jié)第一和第二驅(qū)動電路。多個輸出緩沖器可以設(shè)置成輸出緩沖器陣列，可以包括相鄰的輸出緩沖器。
另一輸出緩沖器包括第一驅(qū)動器件，用于在第一驅(qū)動器件導(dǎo)通時，把第一電壓耦合到輸出；第二驅(qū)動器件，用于在第二驅(qū)動器件導(dǎo)通時，把第二電壓耦合到輸出。連接到第一和第二驅(qū)動器件的輸入，用于根據(jù)第一輸入信號導(dǎo)通和截止第一和第二驅(qū)動器件。提供NOR門，具有耦合到第一驅(qū)動電路的輸出，用于導(dǎo)通和截止第一驅(qū)動電路，第一驅(qū)動電路用于在其導(dǎo)通時把第一電壓耦合到輸出。還提供NAND門，其具有耦合到第二驅(qū)動電路的輸出，用于導(dǎo)通和截止第二驅(qū)動電路，第二驅(qū)動電路用于在其導(dǎo)通時把第二電壓耦合到輸出。NOR門和NAND門接收輸入數(shù)據(jù)模式，從而在與多個輸入邏輯結(jié)合后，第一和第二驅(qū)動電路與第一和第二驅(qū)動器件一起導(dǎo)通和截止，從而根據(jù)該數(shù)據(jù)模式，調(diào)節(jié)到輸出的驅(qū)動強(qiáng)度。所說數(shù)據(jù)模式包括第一輸入信號和多個輸出緩沖器的各輸入信號。
在其它實(shí)施例中，數(shù)據(jù)模式較好包括位，在數(shù)據(jù)模式包括具有相同值的所有位時，可以調(diào)節(jié)到輸出的驅(qū)動強(qiáng)度。第一和第二驅(qū)動器件較好是包括場效應(yīng)晶體管。第一和第二驅(qū)動電路包括分別與第一和第二驅(qū)動器件相同類型的場效應(yīng)晶體管。驅(qū)動器件可以包括激活驅(qū)動器件的柵，該柵被過驅(qū)動，從而調(diào)節(jié)驅(qū)動電路的強(qiáng)度。多個輸出緩沖器可以設(shè)置成輸出緩沖器陣列，并可以包括相鄰的輸出緩沖器。第一和第二驅(qū)動電路可以都包括控制電路，輸出一個脈沖，激活至少一個驅(qū)動器件，幫助調(diào)節(jié)第一驅(qū)動器件和第二驅(qū)動器件之一的驅(qū)動強(qiáng)度。
調(diào)節(jié)輸出緩沖器的驅(qū)動強(qiáng)度的方法包括以下步驟提供輸出緩沖器，該輸出緩沖器包括第一驅(qū)動電路、第二驅(qū)動電路、連接到第一和第二驅(qū)動電路的輸入及耦合到第一和第二驅(qū)動器件的調(diào)節(jié)電路，所說第一驅(qū)動電路用于在其導(dǎo)通時把第一電壓耦合到輸出，所說第二驅(qū)動電路用于在其導(dǎo)通時把第二電壓耦合到輸出，所說輸入用于根據(jù)第一輸入信號使第一和第二驅(qū)動電路導(dǎo)通和截止，所說調(diào)節(jié)電路用于根據(jù)一數(shù)據(jù)模式，調(diào)節(jié)第一和第二驅(qū)動電路的強(qiáng)度，所說數(shù)據(jù)模式包括第一輸入信號和多個輸出緩沖器的各輸入信號；把所說數(shù)據(jù)模式輸入到調(diào)節(jié)電路；根據(jù)數(shù)據(jù)模式中的高和低位的個數(shù)，調(diào)節(jié)第一和第二驅(qū)動電路的強(qiáng)度；及輸出第一輸入信號。
根據(jù)另一方法，調(diào)節(jié)步驟可以包括在數(shù)據(jù)模式包括所有具有相同值的位時調(diào)節(jié)各驅(qū)動電路的強(qiáng)度的步驟。各驅(qū)動電路可以包括晶體管，其柵用于激活晶體管，還可以包括過驅(qū)動所說柵的步驟，從而調(diào)節(jié)驅(qū)動電路的強(qiáng)度。根據(jù)數(shù)據(jù)模式中相同位的個數(shù)，調(diào)節(jié)第一和第二驅(qū)動電路的強(qiáng)度的步驟可以包括以下步驟對位中1的求和；比較各位的和與驅(qū)動器強(qiáng)度的分級比例；根據(jù)該比例調(diào)節(jié)驅(qū)動強(qiáng)度。根據(jù)數(shù)據(jù)模式中相同位個數(shù)調(diào)節(jié)第一和第二驅(qū)動電路強(qiáng)度的步驟可以包括以下步驟把數(shù)據(jù)模式輸入邏輯門，根據(jù)邏輯門的輸出調(diào)節(jié)驅(qū)動強(qiáng)度。根據(jù)邏輯門的輸出調(diào)節(jié)驅(qū)動強(qiáng)度的步驟，可以包括在數(shù)據(jù)模式具有所有相同值的位時，調(diào)節(jié)驅(qū)動器強(qiáng)度。邏輯門可以包括NAND門和/或NOR門。
在以下對例示實(shí)施例詳細(xì)介紹中，本發(fā)明的這些和其它目、特點(diǎn)及優(yōu)點(diǎn)將變得更清楚，以下介紹可以結(jié)合附圖閱讀。
本公開將具體展現(xiàn)于以下結(jié)合附圖對優(yōu)選實(shí)施例的介紹中，各附圖中圖1是現(xiàn)有技術(shù)動態(tài)隨機(jī)存取存儲器的輸出緩沖器的示意圖2是根據(jù)本發(fā)明具有用于調(diào)節(jié)輸出緩沖器的驅(qū)動器強(qiáng)度的調(diào)節(jié)電路的輸出緩沖器的示意圖；圖3是根據(jù)本發(fā)明具有用于調(diào)節(jié)輸出緩沖器的驅(qū)動器強(qiáng)度且包括NAND和NOR門的調(diào)節(jié)電路的輸出緩沖器的示意圖；圖4是根據(jù)本發(fā)明的控制電路的示意圖，該電路用于通過驅(qū)動輸出緩沖器的驅(qū)動器的柵，輸出調(diào)節(jié)驅(qū)動器強(qiáng)度的脈沖；圖5是根據(jù)本發(fā)明另一控制電路的示意圖，該電路用于通過驅(qū)動輸出緩沖器的驅(qū)動器的柵，輸出調(diào)節(jié)驅(qū)動器強(qiáng)度的脈沖。
本公開涉及半導(dǎo)體器件，特別涉及用于半導(dǎo)體存儲器的片外驅(qū)動器的可調(diào)強(qiáng)度驅(qū)動電路。根據(jù)本發(fā)明，提供對各輸出緩沖器或OCD陣列的片外驅(qū)動器(OCD)的驅(qū)動強(qiáng)度的適當(dāng)調(diào)節(jié)。在由OCD和OCD陣列驅(qū)動的數(shù)據(jù)之前已知從動態(tài)隨機(jī)存取存儲器(DRAM)驅(qū)動的數(shù)據(jù)。因此，可以根據(jù)將從OCD陣列輸出的數(shù)據(jù)模式，調(diào)節(jié)驅(qū)動強(qiáng)度，并使之最佳。下面結(jié)合DRAM輸出緩沖器的實(shí)例介紹本發(fā)明。利用本發(fā)明，其它器件也可以用于調(diào)節(jié)驅(qū)動強(qiáng)度。
下面具體參見各附圖，各附圖中的類似參考數(shù)字表示類似或相同的部件，先參見圖2，提供輸出緩沖器50。調(diào)節(jié)電路54包括一組輸入(IN)，它們共享一個VSSQ/VDDQ對。輸入的個數(shù)可或大或小，取決于設(shè)計(jì)。一個輸入代表在輸出52被驅(qū)動的輸出信號，而其它輸入表示緩沖器50附近的輸出緩沖器的輸出?？梢岳盟形唤浦拖扔?jì)算該組輸入中的數(shù)據(jù)。該輸入位具有高(VDDQ)或低(0)的電壓。根據(jù)表1調(diào)節(jié)驅(qū)動56的驅(qū)動器強(qiáng)度，即，驅(qū)動晶體管的強(qiáng)度，表1中，數(shù)據(jù)狀態(tài)之和等于驅(qū)器強(qiáng)度，包括具有根據(jù)作為分級數(shù)的各輸入之和加1的分級強(qiáng)度比。由于電路54具有4個輸入，表1例示了包括驅(qū)動晶體管的5個分級強(qiáng)度。根據(jù)DQ上的數(shù)據(jù)模式，調(diào)節(jié)電路54計(jì)算適當(dāng)驅(qū)動輸出52所需要的強(qiáng)度。在一個實(shí)施例中，通過根據(jù)所需要的強(qiáng)度即表1選擇合適尺寸的晶體管，可以改變驅(qū)動強(qiáng)度。
表1
∑(bDQ＝0)是對于該組中i個緩沖器的的輸入數(shù)據(jù)位為零的位的總和(這種情況下，4個緩沖器為一組)。bDQj是其驅(qū)動強(qiáng)度可調(diào)的緩沖器的輸入。附加驅(qū)動器件可以如圖所示通過圖3的晶體管106和110連接。一個實(shí)施例中，對于選項(xiàng)1和2來說，附加強(qiáng)和弱晶體管是PFET，對于選項(xiàng)4和5來說，附加強(qiáng)和弱晶體管是NFET。為提供表1中所有附加選項(xiàng)，可以加入附加驅(qū)動器?？梢酝ㄟ^增大驅(qū)動晶體管的數(shù)量、增大它們的寬度或利用各驅(qū)動器過驅(qū)動合適柵避免Vgs降低到低閾值之下，實(shí)現(xiàn)強(qiáng)度調(diào)節(jié)的結(jié)果。以此方式，可以根據(jù)輸入到其附近輸出驅(qū)動器的數(shù)據(jù)模式，調(diào)節(jié)緩沖器50的驅(qū)動強(qiáng)度。通過把附加晶體管的源和漏跨接在與圖3的晶體管106和110相同的節(jié)點(diǎn)上，可以加入附加的驅(qū)動晶體管。調(diào)節(jié)電路54較好是控制根據(jù)本發(fā)明激活的晶體管。
參見圖3，該圖示出了根據(jù)本發(fā)明的片外驅(qū)動電路100。電路100包括NOR門102和NAND門104。NOR門102和NAND門104接收來自數(shù)據(jù)模式的同一組輸入，被輸出緩沖器(OCD’s)陣列驅(qū)動。一組管腳或DQs運(yùn)載OCD的輸出信號。這些DQs分成組，并由專門的VDDQ/VSSQ對提供。圖3所示實(shí)施例中的數(shù)據(jù)包括由VDDQ/VSSQ對共享的4個DQs。然而，DQ的數(shù)量也可以更大或更小。
NOR門102具有耦合到電路122的輸出，電路122在NOR門102的輸出升高時，產(chǎn)生低啟動脈沖(going pulse)。電路122的輸出耦合到晶體管106的柵。PFET晶體管的源耦合到晶體管108的源。晶體管106和108較好是同一導(dǎo)電類型的晶體管，更好是PFET晶體管。晶體管106和108的源耦合到VDDQ，晶體管106和108的漏連接到節(jié)點(diǎn)3。NAND門104的輸出耦合到電路124，電路124在NAND門104的輸出下降時，產(chǎn)生高啟動脈沖。電路124的輸出耦合到晶體管110的柵。NFET晶體管的源耦合到晶體管112的源。晶體管110和112較好是相同導(dǎo)電類型的晶體管，更好是NFET晶體管。晶體管110和112的源耦合到VSSQ，晶體管110和112的漏連接到節(jié)點(diǎn)3。晶體管108和112的柵包括輸入信號線(bDQ<1>)，用于激活晶體管108和112。晶體管106、108、110和112都是驅(qū)動晶體管。
到NOR和NAND門102和104的輸出分別包括要被電路100的OCD附近的陣列中的這個和其它OCD(對應(yīng)于DQ<1∶4>)輸出的數(shù)據(jù)。這些輸入包括bDQ<1∶4>。NOR門102和NAND門104為電路100附近最壞情況提供驅(qū)動強(qiáng)度補(bǔ)償。輸入bDQ被進(jìn)行了NOR和NAND運(yùn)算，NOR門102和NAND門104的輸出用于激活附加的驅(qū)動晶體管106和110。以此方式，根據(jù)本發(fā)明，可以增大所有位都是1或都是0的數(shù)據(jù)模式的最壞情況下的驅(qū)動強(qiáng)度?？梢岳孟嗤姆绞接?jì)算更大數(shù)量的DQ數(shù)據(jù)或給強(qiáng)度調(diào)節(jié)增加更多不連續(xù)級。激活附加驅(qū)動晶體管106和110的時序可以選擇成與設(shè)計(jì)規(guī)格相符，例如最大和/或最小電流等。
圖3展示了能夠?qū)崿F(xiàn)上述表1中的選項(xiàng)1、3和5的電路。選項(xiàng)3利用缺省驅(qū)動強(qiáng)度。在bDQs為低時實(shí)現(xiàn)選項(xiàng)1。NOR門102的輸出變高，對于其它情況下保持高的信號產(chǎn)生一個低脈沖(寬度可變)。該信號激活晶體管106(用作表1中的強(qiáng)晶體管)，幫助晶體管108驅(qū)動輸出DQ(i)為高。NAND門104的輸出保持高，晶體管112和110不導(dǎo)通。在所有bDQs都為高時實(shí)現(xiàn)選項(xiàng)5。NOR門102的輸出保持低，晶體管106和108不導(dǎo)通。NAND門104的輸出變低，產(chǎn)生高脈沖(可變寬度)。晶體管110(用作表1中的強(qiáng)晶體管)和112導(dǎo)通，驅(qū)動輸出DQ(i)為低。在所有其它組合中，晶體管108或112是有效的。
電路122提供圖3所示的脈沖。參見圖4，電路122較好包括分成兩條腿的輸入(in)。一條腿包括耦合到NADN門128的一組反相器126。NADN門128對反相器126的輸入和輸出進(jìn)行NAND運(yùn)算，產(chǎn)生如圖3所示的低啟動脈沖。電路124提供3所示的脈沖。參見圖5，電路124較好包括分成兩條腿的輸入(in)。一條腿包括耦合到NOR門132的一組反相器130。NOR門132對反相器130的輸出和輸出進(jìn)行NOR運(yùn)算，產(chǎn)生圖3所示的高啟動脈沖。
上述本發(fā)明的實(shí)施例包括可以快速調(diào)節(jié)OCD的驅(qū)動強(qiáng)度的器件。驅(qū)動輸出前數(shù)據(jù)已知，因此，可以有效地安裝驅(qū)動器。僅僅需要附加驅(qū)動強(qiáng)度的OCD才能接收它。在一個優(yōu)選實(shí)施例中，驅(qū)動強(qiáng)度被相對于封裝寄生優(yōu)化。結(jié)合修整熔絲或其它器件，本發(fā)明可以結(jié)合具體應(yīng)用環(huán)境優(yōu)化DRAM。
以上介紹了半導(dǎo)體存儲器的新式可調(diào)強(qiáng)度驅(qū)動電路器件的優(yōu)選實(shí)施例(意在例示，而非限制)，應(yīng)注意，所屬領(lǐng)域的技術(shù)人員在上述教導(dǎo)下可以做出改進(jìn)和變化。因此，應(yīng)理解，可對屬于所附權(quán)利要求書限定的本發(fā)明范圍和實(shí)質(zhì)的本性地定實(shí)施例進(jìn)行變化。以上根據(jù)專利法的要求對發(fā)明進(jìn)行了詳細(xì)和具體的介紹，所要求和需要專利保護(hù)的內(nèi)容記載于所附權(quán)利要求書中。
權(quán)利要求
權(quán)利要求書1.一種輸出緩沖器，包括第一驅(qū)動電路，用于在第一驅(qū)動電路導(dǎo)通時，把第一電壓耦合到輸出；第二驅(qū)動電路，用于在第二驅(qū)動電路導(dǎo)通時，把第二電壓耦合到輸出；連接到第一和第二驅(qū)動電路的輸入，用于根據(jù)第一輸入信號導(dǎo)通和截止第一和第二驅(qū)動電路；耦合到第一和第二驅(qū)動電路的調(diào)節(jié)電路，用于根據(jù)一數(shù)據(jù)模式，調(diào)節(jié)第一和第二驅(qū)動電路的強(qiáng)度，所說數(shù)據(jù)模式包括所說第一輸入信號和多個輸出緩沖器的各輸入信號。
2.根據(jù)權(quán)利要求1的輸出緩沖器，其中數(shù)據(jù)模式包括位，調(diào)節(jié)電路根據(jù)具有相同值的位的數(shù)量，調(diào)節(jié)第一和第二驅(qū)動電路的強(qiáng)度。
3.根據(jù)權(quán)利要求1的輸出緩沖器，其中第一和第二驅(qū)動電路包括場效應(yīng)晶體管。
4.根據(jù)權(quán)利要求1的輸出緩沖器，其中調(diào)節(jié)電路根據(jù)分級強(qiáng)度比例調(diào)節(jié)驅(qū)動電路強(qiáng)度，分級數(shù)為數(shù)據(jù)模式的輸入數(shù)加一。
5.根據(jù)權(quán)利要求1的輸出緩沖器，其中調(diào)節(jié)電路過驅(qū)動驅(qū)動電路，以調(diào)節(jié)驅(qū)動電路強(qiáng)度。
6.根據(jù)權(quán)利要求1的輸出緩沖器，其中調(diào)節(jié)電路包括邏輯電路，從而調(diào)節(jié)第一和第二驅(qū)動電路。
7.根據(jù)權(quán)利要求1的輸出緩沖器，其中多個輸出緩沖器設(shè)置成輸出緩沖器陣列，并包括相鄰的輸出緩沖器。
8.一種輸出緩沖器，包括第一驅(qū)動器件，用于在第一驅(qū)動器件導(dǎo)通時，把第一電壓耦合到輸出；第二驅(qū)動器件，用于在第二驅(qū)動器件導(dǎo)通時，把第二電壓耦合到輸出；連接到第一和第二驅(qū)動器件的輸入，用于根據(jù)第一輸入信號導(dǎo)通和截止第一和第二驅(qū)動器件；NOR門，具有耦合到第一驅(qū)動電路的輸出，用于導(dǎo)通和截止第一驅(qū)動電路，第一驅(qū)動電路用于在其導(dǎo)通時把第一電壓耦合到輸出；NAND門，具有耦合到第二驅(qū)動電路的輸出，用于導(dǎo)通和截止第二驅(qū)動電路，第二驅(qū)動電路用于在其導(dǎo)通時把第二電壓耦合到輸出；NOR門和NAND門接收輸入數(shù)據(jù)模式，從而在與多個輸入邏輯結(jié)合后，第一和第二驅(qū)動電路與第一和第二驅(qū)動器件一起導(dǎo)通和截止，從而根據(jù)該數(shù)據(jù)模式，調(diào)節(jié)到輸出的驅(qū)動強(qiáng)度，所說數(shù)據(jù)模式包括第一輸入信號和多個輸出緩沖器的各輸入信號。
9.根據(jù)權(quán)利要求8的輸出緩沖器，其中所說數(shù)據(jù)模式包括位，在數(shù)據(jù)模式包括具有相同值的所有位時，調(diào)節(jié)到輸出的驅(qū)動強(qiáng)度。
10.根據(jù)權(quán)利要求8的輸出緩沖器，其中第一和第二驅(qū)動器件包括場效應(yīng)晶體管。
11.根據(jù)權(quán)利要求10的輸出緩沖器，其中第一和第二驅(qū)動電路包括分別與第一和第二驅(qū)動器件相同類型的場效應(yīng)晶體管、
12.根據(jù)權(quán)利要求8的輸出緩沖器，其中第一和第二驅(qū)動器件包括激活驅(qū)動器件的柵，該柵被過驅(qū)動，從而調(diào)節(jié)驅(qū)動電路的強(qiáng)度。
13.根據(jù)權(quán)利要求8的輸出緩沖器，其中多個輸出緩沖器設(shè)置成輸出緩沖器陣列，并包括相鄰的輸出緩沖器。
14.根據(jù)權(quán)利要求8的輸出緩沖器，其中第一和第二驅(qū)動電路都包括控制電路，該電路輸出一個脈沖，激活至少一個驅(qū)動器件，幫助調(diào)節(jié)第一驅(qū)動器件和第二驅(qū)動器件之一的驅(qū)動強(qiáng)度。
15.一種調(diào)節(jié)輸出緩沖器的驅(qū)動強(qiáng)度的方法，包括以下步驟提供輸出緩沖器，該輸出緩沖器包括第一驅(qū)動電路、第二驅(qū)動電路、連接到第一和第二驅(qū)動電路的輸入及耦合到第一和第二驅(qū)動器件的調(diào)節(jié)電路，所說第一驅(qū)動電路用于在其導(dǎo)通時把第一電壓耦合到輸出，所說第二驅(qū)動電路用于在其導(dǎo)通時把第二電壓耦合到輸出，所說輸入用于根據(jù)第一輸入信號使第一和第二驅(qū)動電路導(dǎo)通和截止，所說調(diào)節(jié)電路用于根據(jù)一數(shù)據(jù)模式，調(diào)節(jié)第一和第二驅(qū)動電路的強(qiáng)度，所說數(shù)據(jù)模式包括第一輸入信號和多個輸出緩沖器的各輸入信號；把所說數(shù)據(jù)模式輸入到調(diào)節(jié)電路；根據(jù)數(shù)據(jù)模式中具有相同值的位的個數(shù)，調(diào)節(jié)第一和第二驅(qū)動電路的強(qiáng)度；及輸出第一輸入信號。
16.根據(jù)權(quán)利要求15的方法，其中調(diào)節(jié)步驟包括在數(shù)據(jù)模式包括所有具有相同值的位時調(diào)節(jié)各驅(qū)動電路的強(qiáng)度的步驟。
17.根據(jù)權(quán)利要求15的方法，其中各驅(qū)動電路包括晶體管，晶體管的柵用于激活晶體管，還包括過驅(qū)動?xùn)牛瑥亩{(diào)節(jié)驅(qū)動電路的強(qiáng)度的步驟。
18.根據(jù)權(quán)利要求15的方法，其中調(diào)節(jié)第一和第二驅(qū)動電路的強(qiáng)度的步驟包括以下步驟把各位相加；比較各位的和與驅(qū)動器強(qiáng)度的分級比例；根據(jù)該比例調(diào)節(jié)驅(qū)動強(qiáng)度。
19.根據(jù)權(quán)利要求15的方法，其中調(diào)節(jié)第一和第二驅(qū)動電路的調(diào)節(jié)步驟包括以下步驟把數(shù)據(jù)模式輸入邏輯門；及根據(jù)邏輯門的輸出調(diào)節(jié)驅(qū)動強(qiáng)度。
20.根據(jù)權(quán)利要求19的方法，其中其中邏輯門包括一個NAND門和一個NOR門。
21.根據(jù)權(quán)利要求19的方法，其中根據(jù)邏輯門的輸出調(diào)節(jié)驅(qū)動強(qiáng)度的步驟，包括在數(shù)據(jù)模式具有所有相同值的位時，調(diào)節(jié)驅(qū)動器強(qiáng)度。
全文摘要
根據(jù)本發(fā)明的輸出緩沖器包括:第一驅(qū)動電路,在其導(dǎo)通時把第一電壓耦合到輸出;第二驅(qū)動電路,在其導(dǎo)通時把第二電壓耦合到輸同出;連接到第一和第二驅(qū)動電路的輸入,根據(jù)第一輸出信號導(dǎo)通和截止第一和第二驅(qū)動電路;耦合到第一和第二驅(qū)動電路的調(diào)節(jié)電器,根據(jù)數(shù)據(jù)模式調(diào)節(jié)第一和第二驅(qū)動電路的強(qiáng)度,所說數(shù)據(jù)模式包括所說第一輸入信號和多個輸出緩沖器的各輸入信號。此外還包括一種調(diào)節(jié)輸出緩沖器驅(qū)動強(qiáng)度的方法。
文檔編號G11C11/409GK1259743SQ9912534
公開日2000年7月12日 申請日期1999年12月17日 優(yōu)先權(quán)日1998年12月17日
發(fā)明者S·勒夫勒 申請人:西門子公司