專(zhuān)利名稱(chēng)：存儲(chǔ)器中的位存儲(chǔ)單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器中的位存儲(chǔ)單元。
傳統(tǒng)的相聯(lián)存儲(chǔ)器的存儲(chǔ)單元分為相聯(lián)區(qū)域和存儲(chǔ)區(qū)域。在相聯(lián)存儲(chǔ)器中寫(xiě)入信息是不用地址的。存儲(chǔ)單元區(qū)域通常做成移位寄存器。
計(jì)算機(jī)是一十世紀(jì)四十年代發(fā)明的。從那以后，它以極高的速度發(fā)展著。盡管這樣，現(xiàn)在計(jì)算機(jī)的體系結(jié)構(gòu)仍然與最早的那些相同。
大部分的改進(jìn)是對(duì)硬件做出的。僅在五年前，引入了VLSI技術(shù)，并提高了金屬板印刷技術(shù)，這就有可能制造單片計(jì)算機(jī)，它們被稱(chēng)為超級(jí)計(jì)算機(jī)。其大小按指數(shù)規(guī)律縮小，目前已小于1微米。時(shí)種頻率以及有源晶體管的數(shù)目提高了許多數(shù)量級(jí)。物理極限可能將線寬限制在0.2微米。
本發(fā)明的主要目的是提供一種特別適用于相聯(lián)存儲(chǔ)器的位存儲(chǔ)單元，該存儲(chǔ)器能夠作為計(jì)算機(jī)的工作部件，這樣，它不僅存儲(chǔ)信息，而且也參與邏輯運(yùn)算。
本發(fā)明的另一個(gè)目的是提供一種位存儲(chǔ)單元，它具有很高的存儲(chǔ)密度。
本發(fā)明的再一個(gè)目的是提供一種位存儲(chǔ)單元，它可以通過(guò)VLSI技術(shù)(超大規(guī)模集成電路)來(lái)實(shí)現(xiàn)。
本發(fā)明的最后一個(gè)目的是提供一種位存儲(chǔ)單元，它最適合于高速運(yùn)算。
本發(fā)明設(shè)想一個(gè)用于相聯(lián)存儲(chǔ)器的位存儲(chǔ)單元，在該單元中可存儲(chǔ)一個(gè)Vstore值，其值為“真”或“假”，該單元具有可在幾個(gè)不同功能狀態(tài)下設(shè)置的結(jié)構(gòu)，并包括一個(gè)持續(xù)施加電壓的第一聯(lián)接線，第二、第三和第四聯(lián)接線，每線可在至少三種不同控制狀態(tài)下設(shè)置，第二、第三和第四聯(lián)接線的控制狀態(tài)的每一種組合使該存儲(chǔ)單元處于功能狀態(tài)中的一個(gè)獨(dú)立狀態(tài)。
存儲(chǔ)器位存儲(chǔ)單元適合于用VLSI技術(shù)來(lái)實(shí)現(xiàn)，它包括一個(gè)單元電路，其中一個(gè)位值是可存儲(chǔ)的，該值為“真”或“假”;
持續(xù)施加電壓的第一聯(lián)接線;
第二、第三和第四聯(lián)接線，每線可在不同控制狀態(tài)下設(shè)置;
該單元電路的第二、第三和第四聯(lián)接線的每一種控制的組合使該存儲(chǔ)單元處于一組功能狀態(tài)中的一個(gè)獨(dú)立狀態(tài)。
控制單元電路的控制狀態(tài)為“高”電位、“低”電位，無(wú)電流流入該單元，電流流入單元的第二、第三和第四聯(lián)線，電流至少?gòu)膯卧倪@幾個(gè)聯(lián)接線中的一個(gè)流出，“高”電位“低”電位與電壓被視為正或負(fù)有關(guān)，即與該第一聯(lián)接線上的電壓Vcc相對(duì)于地是正還是負(fù)有關(guān)。
第二聯(lián)接線是個(gè)存取聯(lián)接線，第三和第四聯(lián)接線(d，d＊)在寫(xiě)入或讀出單元電路時(shí)具有電位相反的信號(hào)。
它是包括兩種相位的控制回路控制的，一個(gè)第一預(yù)充電相位，其中該第二、第三和第四聯(lián)線與第一聯(lián)接線電壓和地之間的一個(gè)額外電壓聯(lián)接，以及一個(gè)第二工作相位，使其處于一個(gè)預(yù)定的功能狀態(tài)，相對(duì)上述額外電壓取一個(gè)“高”或“低”電位，“高”電位和“低”電位與電路中的電壓正負(fù)有關(guān)。
根據(jù)本發(fā)明，盡管存儲(chǔ)器位單元只包括四條聯(lián)接線，而且只有三條是可控的，但它能發(fā)揮很多功能。它包括很少的元件。這使得有可能制造一個(gè)包含巨大數(shù)量存儲(chǔ)器位單元的緊湊的存儲(chǔ)器件。
一個(gè)相聯(lián)存儲(chǔ)器，特別適合于與簡(jiǎn)化型的計(jì)算機(jī)合作，并且根據(jù)本發(fā)明，位存儲(chǔ)單元特別適用于該存儲(chǔ)器，g埃存儲(chǔ)器在待批的美國(guó)專(zhuān)利申請(qǐng)No. 中有說(shuō)明。
為了更完整地理解本發(fā)明和它的進(jìn)一步的目的及優(yōu)點(diǎn)，以下說(shuō)明將結(jié)合附圖進(jìn)行
圖1 以圖解方式展示了存儲(chǔ)單元中的一個(gè)位存儲(chǔ)單元的第一實(shí)施例;以及圖2 以圖解方式展示了存儲(chǔ)單元中的一個(gè)位存儲(chǔ)單元的第二實(shí)施例和與它相聯(lián)接的驅(qū)動(dòng)及傳感電路。
根據(jù)本發(fā)明，位存儲(chǔ)單元(以下稱(chēng)位單元)設(shè)想為在存儲(chǔ)單元的存儲(chǔ)區(qū)域中的一個(gè)位單元，該存儲(chǔ)單元包括大量的位單元，這些位單元由通過(guò)與驅(qū)動(dòng)及傳感電路聯(lián)接的一條信息總線分配到全部位單元的外部編制的數(shù)字信息來(lái)控制。一條關(guān)于外部聯(lián)接點(diǎn)的信息被寫(xiě)入這些單元，在這些單元中的一條信息從這些單元讀出給外部聯(lián)接線。
在每個(gè)存儲(chǔ)區(qū)域中的位單元可自存儲(chǔ)區(qū)域的一個(gè)端部來(lái)進(jìn)行控制，這樣，位單元能一次進(jìn)行下列操作之一種
保留 每個(gè)位單元保留一個(gè)已存儲(chǔ)的位值;
讀出 讀出在單元中的一個(gè)已存儲(chǔ)的位值;
寫(xiě)入 將一個(gè)位值寫(xiě)入位單元;
比較 根據(jù)本發(fā)明，由存儲(chǔ)在位單元中的位值組成的一個(gè)數(shù)據(jù)字與另一個(gè)數(shù)據(jù)字進(jìn)行比較。
依靠邏輯條件進(jìn)行控制。這些不是實(shí)際發(fā)發(fā)明的一部分，因此，不在本申請(qǐng)中加以說(shuō)明。
圖1 所示的根據(jù)本發(fā)明的一個(gè)位單元的實(shí)施例與帶有兩條線d和d＊的外部控制相聯(lián)。一條與端部(未示出)相聯(lián)的線acc與一個(gè)存儲(chǔ)單元的全部位單元相互聯(lián)接，該存儲(chǔ)單元包括幾個(gè)位單元，例如38個(gè)。所有在存儲(chǔ)單元中的位單元由線acc的信號(hào)控制。在位單元聯(lián)接的線d和d＊再與包括大量存儲(chǔ)單元的存儲(chǔ)器中的其它存儲(chǔ)單元中相應(yīng)的位單元聯(lián)接。
整個(gè)存儲(chǔ)器設(shè)想用VLSI來(lái)實(shí)現(xiàn)。因此每個(gè)位單元有一個(gè)適合應(yīng)用VLSI技術(shù)的設(shè)計(jì)，并且最適合于大量位單元進(jìn)行高密度地存儲(chǔ)。如圖1所示，位單元只有四條聯(lián)接線，即，一條持續(xù)施加電壓的第一聯(lián)接線Vcc，和第二、第三、第四聯(lián)接線acc、d、d＊，每條線可在至少三種不同控制狀態(tài)下設(shè)置，以后將詳細(xì)說(shuō)明。
圖1 所示位單元的實(shí)施例是一個(gè)四晶體管CMOS單元。份所示實(shí)施例中的晶體管為n型。但是，在位單元電路中的元件可以是許多不同的種類(lèi)，從下面所給的一張?jiān)鍐沃芯蜁?huì)看得很清楚。四晶體管CMOS單元是靜態(tài)的并有一個(gè)電阻性負(fù)載。該單元為一個(gè)可從每邊控制的能發(fā)器。在存取線acc和供應(yīng)線Vcc之間，并聯(lián)放置兩條串聯(lián)的聯(lián)接線，每條包括由一個(gè)MOS場(chǎng)效應(yīng)管組成的源極/漏極通路和分別由T1、L1及T2、L2組成的一個(gè)負(fù)載。晶體管T1的漏極與晶體管T2的柵極相聯(lián)接，晶體管T2的漏極與晶體管T1的柵極相聯(lián)接。二極管D1在線d與晶體管T1的漏極、負(fù)載L1和晶體管T2的柵極的相互聯(lián)接點(diǎn)n1之間相聯(lián)。二極管D2在線d＊與晶體管T2的漏極、負(fù)載L2和晶體管T1的柵極的相互聯(lián)接點(diǎn)n2之間相聯(lián)。二極管D1和D2是將MOS場(chǎng)效應(yīng)管的漏極和柵極連接在一起構(gòu)成的，并分別與到線d和d＊相連。
電路元件的重要品質(zhì)是二極管D1和D2只允許電流向相對(duì)于導(dǎo)線d和d＊的一個(gè)方向流動(dòng)，二極管是有源元件，其中電流可由其柵極的電位變化進(jìn)行控制。n1和n2的相互聯(lián)接點(diǎn)為交點(diǎn)，在該點(diǎn)上可存儲(chǔ)涉及一個(gè)一位信息的電位。每一個(gè)負(fù)載都是相當(dāng)于一個(gè)電阻的元件。
在圖1的實(shí)施例中，電壓Vcc為一個(gè)高電位。二極管D1和D2使電流從導(dǎo)線d和d＊分別流向交點(diǎn)n1或n2。當(dāng)其柵極電位上升時(shí)，一個(gè)有源元件T1或T2的電阻值分別減小。這樣，在其漏極的交點(diǎn)的電阻值也就減小。但是，在其它實(shí)施例中，電位和電流的方向可選擇為與圖1的實(shí)施例所示的方向相反。
圖1 電路中的元件可以許多不同方式進(jìn)行選擇?？稍谝韵略羞x擇二極管D1和D2(1)n溝道MOS場(chǎng)效應(yīng)管，其漏極和柵極相互聯(lián)接(正電壓);
(2)p溝道MOS場(chǎng)效應(yīng)管，其漏極和柵極相互聯(lián)接(負(fù)電壓);
(3)pn結(jié)二極管(正電壓，二極管反向時(shí)為負(fù)電壓);
(4)肖特基二極管(正電壓，二極管反向時(shí)為負(fù)電壓);
下列元件可用做有源元件T1和T2(1)n溝道MOS場(chǎng)效應(yīng)管(正電壓);
(2)p溝道MOS場(chǎng)效應(yīng)管(負(fù)電壓);
(3)npn雙極晶體管(正電壓);
(4)pnp雙極晶體管(負(fù)電壓);
下列元件可用做負(fù)載L1和L2(1)一個(gè)電阻器;
(2)n溝道MOS場(chǎng)效應(yīng)管，其漏極和柵極相互聯(lián)接(正電壓);
(3)p溝道MOS場(chǎng)效應(yīng)管，其漏極和柵極相互聯(lián)接(負(fù)電壓);
(4)n溝道耗盡型MOS場(chǎng)效應(yīng)管，其漏極和柵極相互聯(lián)接(正電壓);
(5)p溝道耗盡型MOS場(chǎng)效應(yīng)管，其漏極和柵極相互聯(lián)接(負(fù)電壓);
(6)n溝道MOS場(chǎng)效應(yīng)管，其柵極作為控制極，源極和漏極作為驅(qū)動(dòng)聯(lián)接點(diǎn)(正電壓);
(7)p溝道MOS場(chǎng)效應(yīng)管，其柵極作為控制極，源極和漏極作為驅(qū)動(dòng)聯(lián)接點(diǎn)(負(fù)電壓);
(8)npn雙極晶體管，其基極作為控制極，發(fā)射極和集電極作為驅(qū)動(dòng)聯(lián)接點(diǎn)(正電壓);
(9)pnp雙極晶體管，其基極作為控制極，發(fā)射極和集電極作為驅(qū)動(dòng)聯(lián)接點(diǎn)(負(fù)電壓);
帶有正負(fù)電壓是指Vcc相對(duì)于地是正還是負(fù)有關(guān)。
位單元電路的第二實(shí)施例與位單元驅(qū)動(dòng)器、導(dǎo)線d和d＊和acc均展示在圖2中。與圖1元件相應(yīng)的元件用同樣的標(biāo)號(hào)。位單元7′用虛線框起來(lái)。其負(fù)載為MOS場(chǎng)效應(yīng)管I1和I2分別構(gòu)成的源極/漏極通路，在本實(shí)施例中為p型，即為本實(shí)施例中n型晶體管T1和T2的相反型。晶體管If的柵極與交點(diǎn)n2聯(lián)接，晶體管I2的柵極與交點(diǎn)n1聯(lián)接。
關(guān)于圖1和圖2中的位單元實(shí)施例，位單元可存儲(chǔ)一個(gè)V存儲(chǔ)值，該值為“真”或“假”。位單元具有這樣的結(jié)構(gòu)，即它可在幾個(gè)不同的功能狀態(tài)下，通過(guò)在導(dǎo)線acc、d和d＊上設(shè)定不同電位來(lái)設(shè)置。
控制狀態(tài)為高電位、低電位、電流經(jīng)所有導(dǎo)線流入位單元、電流經(jīng)導(dǎo)線acc流出位單元。導(dǎo)線acc是一條存取導(dǎo)線，自端部8與存儲(chǔ)單元中的所有位單元7′聯(lián)接。當(dāng)對(duì)位單元進(jìn)行讀寫(xiě)，并且存取導(dǎo)線acc為低電位時(shí)，第三和第四條導(dǎo)線d和d＊具有相互相反的信號(hào)。
端部8中的驅(qū)動(dòng)和傳感放大器在圖2中以虛線框示意地表示。在端部8中對(duì)存取導(dǎo)線acc進(jìn)行控制，端部8則是由一個(gè)外部控制器來(lái)控制，該外部控制器可以是一臺(tái)計(jì)算機(jī)，它提供電壓Vr和V3，以及一個(gè)預(yù)充電信號(hào)prech。在本實(shí)施例中為n型的一個(gè)第一晶體管T3，其源極與電壓Vr相接，其漏極與在存儲(chǔ)單元中所有位單元7′中的存取導(dǎo)線acc相接，其柵極被施加預(yù)充電信號(hào)prech，該信號(hào)可視為一個(gè)時(shí)鐘信號(hào)。在本實(shí)施例中為n型的一個(gè)第二晶體管T4，其源極與電壓OV相接，其漏極與在存儲(chǔ)單元中所有位單元7′中的存取導(dǎo)線acc相接，其柵極由一個(gè)外部控制器來(lái)控制，它設(shè)定一個(gè)電壓V3，當(dāng)電壓OV加在存取導(dǎo)線acc上時(shí)，電壓V3將是高的。如上所述，導(dǎo)線acc將與存儲(chǔ)單元中所有的位單元相聯(lián)接，例如包括38個(gè)位單元，并且對(duì)于導(dǎo)線acc，所有的位單元會(huì)因此而受到同樣的控制。為了控制導(dǎo)線acc，在第一相位進(jìn)行預(yù)充電，控制MOS場(chǎng)效應(yīng)管T3進(jìn)入導(dǎo)通狀態(tài)，從而將導(dǎo)線acc設(shè)在電壓Vr。在下一個(gè)相位，導(dǎo)線acc上的高電壓或低電壓(由控制種類(lèi)決定其高低)信號(hào)V施加至MOS場(chǎng)效應(yīng)管T4。導(dǎo)線acc的電壓在放大器AMP中放大并傳送到外部電路，作進(jìn)一步處理。向端頭8以及下述向驅(qū)動(dòng)電路9提供控制信號(hào)和對(duì)這些電路的輸入輸出信號(hào)的使用均不是本發(fā)明的一部分，因此不做進(jìn)一步說(shuō)明。
用于位單元導(dǎo)線d和d＊的驅(qū)動(dòng)和傳感電路的一個(gè)實(shí)施例在圖2中以另一個(gè)虛線框表示。但是，請(qǐng)注意線路9只展示一個(gè)驅(qū)動(dòng)和傳感導(dǎo)線d和d＊可能實(shí)現(xiàn)的方法。
用于導(dǎo)線d的寫(xiě)電路包括一個(gè)第一對(duì)晶體管T5和T6，在實(shí)施例中第一個(gè)晶體管為n型，第二個(gè)為p型，其漏極均與導(dǎo)線d相聯(lián)，并提供一個(gè)分壓器。晶體管T5的源極與一個(gè)電位Vr相聯(lián)，柵極被施加預(yù)充電信號(hào)prech。另一個(gè)晶體管T6的漏極與一個(gè)電位Vcc相聯(lián)，柵極被施加一個(gè)控制信號(hào)V4，當(dāng)線d的電位為Vcc時(shí)，控制信號(hào)V4會(huì)變低，下面將進(jìn)一步予以解釋。用于導(dǎo)線d的寫(xiě)電路還包括一個(gè)由一個(gè)p型晶體管T9和一個(gè)n型晶體管T10組成的源極/漏板通路的串聯(lián)接點(diǎn)，它們?cè)陔妷涸碫cc和一個(gè)n型晶體管T11的漏極之間聯(lián)接，晶體管T11的源極接地，柵極與外部控制器的一個(gè)寫(xiě)輸入相聯(lián)接。晶體管T9和T10漏極之間的相互聯(lián)接點(diǎn)與晶體管T6的柵極聯(lián)接，并帶有電壓V4。晶體管T的柵極被施加反向預(yù)充電信號(hào)prech＊，在預(yù)充電相位期間，通過(guò)一個(gè)導(dǎo)通晶體管T9將晶體管T6柵極與電壓源Vcc聯(lián)接。
用于導(dǎo)線d＊的寫(xiě)電路包括一個(gè)第二對(duì)串聯(lián)耦合晶體管T7和T8，在實(shí)施例中第一個(gè)為n型，第二個(gè)為p型，其漏極與導(dǎo)線d＊相聯(lián)，并提供一個(gè)分壓器。晶體管T7的源極與一個(gè)電位Vr相聯(lián)，柵極被施加預(yù)充電信號(hào)prech。另一個(gè)晶體管T8的漏極與一個(gè)電位Vcc相聯(lián)，柵極被施加一個(gè)控制信號(hào)V5，當(dāng)電位Vcc應(yīng)被施加至導(dǎo)線d＊時(shí)，控制信號(hào)V5會(huì)變低。
用于導(dǎo)線d＊的寫(xiě)電路還包括一個(gè)由一個(gè)p型晶體管T12和一個(gè)n型晶體管T13組成的源極/漏極通路的串聯(lián)接點(diǎn)，它們?cè)陔妷涸碫cc和晶體管T11的漏極之間聯(lián)接。晶體管T12和T13漏極之間的相互聯(lián)接點(diǎn)與晶體管T8的柵極聯(lián)接，并帶有電壓V5。晶體管T12的柵極被施加反向預(yù)充電信號(hào)prech＊，在預(yù)充電相位期間，通過(guò)一個(gè)導(dǎo)通晶體管T12將晶體管T8的柵極與電壓源Vcc相聯(lián)。
用于輸入輸出的外簿導(dǎo)線IN/OUT與兩個(gè)三狀態(tài)反相器相聯(lián)。其中一個(gè)三態(tài)反相器的輸出與導(dǎo)線IN/OUT相聯(lián)，它包括一個(gè)由兩個(gè)n型晶體管T14、T15和兩個(gè)p型晶體管T16、T17組成的源極/漏極通路的串聯(lián)接點(diǎn)。晶體管T16的柵極與一個(gè)提供信號(hào)bitin的外部控制線相聯(lián)，晶體管T15的柵極被施加反向信號(hào)bitin＊。第二個(gè)三態(tài)反相器的輸入與導(dǎo)線IN/OUT相聯(lián)，它包括一個(gè)由兩個(gè)n型晶體管T18、T19和兩個(gè)p型晶體管T20、T21組成的源極/漏極通路的串聯(lián)接點(diǎn)。晶體管T19的柵極與提供信號(hào)bitin的外部控制線相聯(lián)，晶體管T20的柵極被施加反向信號(hào)bitin＊。第二個(gè)三態(tài)反相器的輸出與晶體管T13的柵極相聯(lián)，并通過(guò)一個(gè)反相器INV羽晶體管T10的柵極相聯(lián)。
一個(gè)讀出放大器包括一個(gè)n型晶體管T22，其源極接地，其柵極接一個(gè)使晶體管T22持續(xù)導(dǎo)通并起電流發(fā)生器作用的恒定電壓Vbias，其漏極接一個(gè)分別由一個(gè)n型晶體管和一個(gè)p型晶體管，T23、T24和T25、T26組成的兩個(gè)串聯(lián)源極/晶體管T通路的并聯(lián)接點(diǎn)，其另一端與電壓源Vcc相聯(lián)。p型晶體管T24和T26的柵極相互聯(lián)接，并接晶體管T23和T24漏極的相互聯(lián)接點(diǎn)。晶體管T23的柵極接位單元7′的導(dǎo)線d，晶體管T25的柵極接導(dǎo)線d＊。
每一個(gè)時(shí)鐘周期，信號(hào)prech和prech＊分成一個(gè)預(yù)充電相位(在該相位中信號(hào)prech為高電位置)和一個(gè)make相位置(在該相位中信號(hào)prech為低電位置)，并且來(lái)自外部控制器的其它控制信號(hào)決定要進(jìn)行的操作。這樣，在預(yù)充電相位，導(dǎo)線d、d＊和acc分別通過(guò)晶體管T5、T7和T3預(yù)充電至電壓Vr。
信號(hào)bitin和bitin＊控制何時(shí)將數(shù)據(jù)送到位單元7′或從位單元7′中取出。當(dāng)信號(hào)bitin為低電位，信號(hào)bitin＊為高電位時(shí)，第一三狀態(tài)反相器將數(shù)據(jù)從位單元轉(zhuǎn)送到導(dǎo)線IN/OUT。當(dāng)信號(hào)bitin為高電位，信號(hào)bitin＊為低電位時(shí)，第二三態(tài)反相器將數(shù)據(jù)從導(dǎo)線IN/OUT轉(zhuǎn)送到位單元。
在相位二讀出操作時(shí)，在導(dǎo)線d和d＊acc預(yù)充電至Vr后，將導(dǎo)線d和d＊浮置，一個(gè)高電壓V3將導(dǎo)線acc置于電壓OV，使晶體管T4導(dǎo)通。這使有最低電位的交點(diǎn)(設(shè)為n1)被降低到一個(gè)在Vr和OV之間的電位。因此，一個(gè)電流自導(dǎo)線d流向交點(diǎn)n1、流向?qū)Ь€acc。這個(gè)放電電流經(jīng)導(dǎo)線d，即導(dǎo)線d上的電壓降低。這個(gè)壓降由讀出放大器T22至T26測(cè)得。在晶體管T25和T26漏極的相互聯(lián)接點(diǎn)上得到讀出結(jié)果，該讀出結(jié)果被施加到第一三態(tài)反相器T14至T17的輸入上。信號(hào)bitin為低電位，信號(hào)bitin＊為高電位，使經(jīng)讀出和放大的位值轉(zhuǎn)送到輸入輸出導(dǎo)線IN/OUT。重要的是在相位二期間，導(dǎo)線d和d＊不是以積極的方式驅(qū)動(dòng)，自那以后，在這些導(dǎo)線中的每一條都不應(yīng)有任何壓降低。
這樣，為了進(jìn)行讀出操作，導(dǎo)線d和d＊上最初都施加電位Vr。d和d＊大致都保持在電位置Vr，但是由于“入電流”流入單元之中而使導(dǎo)線d和d＊中的某一條放電，所以該條導(dǎo)線的電位有所下降。由于此處Vr定義為“低”電位，所以下降后的低電位將此定義的“低”電位更低。d和d＊給出讀出值。當(dāng)d低于d＊，其值為“假”;當(dāng)d高于d＊，其值為“真”。對(duì)不寫(xiě)、寫(xiě)假、寫(xiě)真、不寫(xiě)和不進(jìn)行比較操作時(shí)，導(dǎo)線d和d＊上的信息電位不給出任何信息。
為了在相位二進(jìn)行寫(xiě)入操作，導(dǎo)線d和d＊和acc被預(yù)充電至Vr后，通過(guò)高電壓V將導(dǎo)線acc置于電壓OV，使晶體管T4導(dǎo)通。要存儲(chǔ)的值提供給輸入/輸出導(dǎo)線IN/OUT。高電位信號(hào)bitin和低電位bitin＊啟動(dòng)第二三態(tài)反相器T18至T21，將導(dǎo)線d和d＊上的值傳送給它的輸出。晶體管T11上的高電位控制信號(hào)write將晶體管T10和T13的源極連接至OV。
從第二三態(tài)反相器T18至T21得到的一個(gè)高電位信號(hào)，即“0”或“假”的寫(xiě)入，控制晶體管T13成導(dǎo)通狀態(tài)，將電壓V5設(shè)置成低電壓，控制晶體管T8，使其導(dǎo)通，并且導(dǎo)線d＊接電壓Vcc，即高電位。從第二三態(tài)反相器饋送至晶體管T10柵極的反相信號(hào)為低電位，它將使該晶體管保持截止，預(yù)充電相位期間電壓V4接至電壓源Vcc，并保持在此電壓。晶體管T6保持截止，在預(yù)充電期間通過(guò)晶體管T5聯(lián)接至導(dǎo)線d的電壓Vr將得到保持。
從第二三態(tài)反相器T18至T21得到的一個(gè)高電位信號(hào)，即“1”或“真”的寫(xiě)入，通過(guò)反相器INN控制寫(xiě)電話(huà)T5、T6、T9和T10，使導(dǎo)線d接高電壓Vcc，而寫(xiě)電路T1、T8、T12和T13將使在預(yù)充電相位期間設(shè)定電壓Vr的導(dǎo)線d＊繼續(xù)保持為Vr。
從以上實(shí)例可以清楚地看到，圖2實(shí)施例中的存儲(chǔ)交點(diǎn)n1和n2的工作原理是這樣的在工作周期的第二相位期間，交點(diǎn)n1、n2中之一個(gè)或全部被充電或放電，這取決于使用了控制信號(hào)V3、V4和V5中的哪幾個(gè)，即導(dǎo)線acc是否設(shè)置在OV，或?qū)Ь€d和d＊中之一條或全部是否設(shè)置在Vcc。
如上所述，每個(gè)工作周期包括一個(gè)預(yù)充電時(shí)期和一個(gè)執(zhí)行時(shí)期。這樣，當(dāng)下面將說(shuō)明的導(dǎo)線acc設(shè)置在高電位時(shí)，意味著在執(zhí)行期間信號(hào)V3并沒(méi)有控制晶體管T4使導(dǎo)線acc接OV電壓。同樣，當(dāng)下面將說(shuō)明的導(dǎo)線d和d＊設(shè)置在低電位時(shí)，意味著在執(zhí)行期間控制信號(hào)V或V并沒(méi)有控制晶體管T或T，使其處于經(jīng)電壓Vcc(高于電壓Vr)聯(lián)接至導(dǎo)線d和d＊的狀態(tài)。然而，當(dāng)導(dǎo)線d和d＊設(shè)置在高電位時(shí)，將控制晶體管T或T經(jīng)電壓Vcc與導(dǎo)線相聯(lián)。
存儲(chǔ)單元區(qū)域可以相當(dāng)大，例如包括256個(gè)存儲(chǔ)單元，這意味著每對(duì)晶體管T、T和T、T分別與一條為所有存儲(chǔ)單元(例如256個(gè)位單元)中的位單元服務(wù)的導(dǎo)線相聯(lián)，因此，晶體管的規(guī)模必須符合全部總線容量和所要求的速度。
電壓Vr可以從一個(gè)短路反相器產(chǎn)生，以便保持Vr和驅(qū)動(dòng)放大器反相器之間的已知關(guān)系。在端部的存取電路將控制位單元，并從位單元得到信息。
通過(guò)控制狀態(tài)能夠設(shè)定以下功能狀態(tài)保留 單元僅存儲(chǔ)值Vstore;
讀假 讀出值Vstore＝假;
讀真 讀出值Vstore＝真;
不讀 單元僅存儲(chǔ)值Vstore;
寫(xiě)假 存儲(chǔ)值Vstore設(shè)置為“假”;
寫(xiě)真 存儲(chǔ)值Vstore設(shè)置為“真”;
不寫(xiě) 單元僅存儲(chǔ)值Vstore;
比較假 存儲(chǔ)值Vstore與值“假”進(jìn)行比較;
比較真 存儲(chǔ)值Vstore與值“真”進(jìn)行比較;
不比較 單元僅存儲(chǔ)值Vstore。
以下是位單元的不同操作方式的操作表操作方式 acc d d＊保留 高 低 低讀假 低 電流流入 低讀真 低 低 電流流入不讀 高 任意 任意寫(xiě)假 低 低 高寫(xiě)真 低 高 低不寫(xiě) 高 任意 任意比較假 任意 低 高比較真 任意 高 低不比較 任意 低 低對(duì)比較假和比較真而言，如果比較的結(jié)果是“不同”，則導(dǎo)線acc上有電流流出。
對(duì)比較假或比較真操作而言，導(dǎo)線acc(存取導(dǎo)線)給出比較結(jié)果。導(dǎo)線acc被預(yù)充電至Vr，并且輸入數(shù)據(jù)施加至導(dǎo)線d，它的反相值施加至導(dǎo)線d＊。如果存在位單元中的數(shù)值不同于輸入數(shù)據(jù)，那么導(dǎo)線acc將通過(guò)二極管D1或D2中的一個(gè)，以及通過(guò)相應(yīng)的n型三極管T1或T2充電。這由端部8中的放大器晶體管T11檢測(cè)到。當(dāng)檢測(cè)到一個(gè)經(jīng)比較的FIT，導(dǎo)線acc將保持在電位Vr上。
流入電流和流出電流表示在一時(shí)間順序內(nèi)，電荷分別進(jìn)入和退出有關(guān)導(dǎo)線。這通常是通過(guò)在操作方式“保留”下使導(dǎo)線分別進(jìn)入“高”電位或“低”電位，然后再轉(zhuǎn)換成實(shí)際方式。那么電流會(huì)分別對(duì)有關(guān)導(dǎo)線充電或放電。當(dāng)沒(méi)有電流時(shí)，就不會(huì)輸送可估計(jì)的電荷。因此，在時(shí)間順序時(shí)，不會(huì)有電壓變化。
盡管參照具體實(shí)施例來(lái)說(shuō)明本發(fā)明，本技術(shù)領(lǐng)域的人員均懂得，對(duì)本發(fā)明可做許多變動(dòng)，有許多替代物可以替代實(shí)施例中的元件。此外，對(duì)本發(fā)明做出各種改進(jìn)。也是不背離本發(fā)明的精神的。
權(quán)利要求
1.應(yīng)用VLSI技術(shù)的存儲(chǔ)器位單元，其特征在于包括一個(gè)單元電路(T1、T2、L1、L2、D1、D2；T1、T2、I1、I2、D1、D2)，其中位值是可存儲(chǔ)的，所說(shuō)的值不是為“真”就是為“假”；一個(gè)持續(xù)施加電壓的第一聯(lián)線(Vcc)；第二、三、四聯(lián)線(acc、d、d＊)，每線可在不同控制狀態(tài)下設(shè)置；該單元電路的第二、三、四聯(lián)線的每一種組合使存儲(chǔ)器位單元處于一組功能狀態(tài)中的一個(gè)獨(dú)立狀態(tài)。
2.根據(jù)權(quán)利要求1的存儲(chǔ)器位單元，其特征在于控制所說(shuō)單元電路的控制狀態(tài)為“高”電位，“低”電位，無(wú)電流流入該單元，電流流入單元的第二、三、四聯(lián)線，電流至少?gòu)膯卧倪@幾個(gè)聯(lián)接線中的一個(gè)(acc)流出，“高”電位“低”電位與電壓被視為正或負(fù)有關(guān)，即與該第一聯(lián)接線上的電壓Vcc相對(duì)于地是正還是負(fù)有關(guān)。
3.根據(jù)權(quán)利要求2的存儲(chǔ)器位單元，其特征在于第二聯(lián)接線是個(gè)存取聯(lián)接線(acc)，第三和第四聯(lián)接線(d，d＊)在寫(xiě)入或讀出單元電路時(shí)具有電位相反的信號(hào)。
4.根據(jù)權(quán)利要求1至3中任一個(gè)的存儲(chǔ)器位單元，其特征在于它是由一個(gè)包括兩種相位的控制回路控制的，一個(gè)第一預(yù)充電相位，其中所說(shuō)的第二、三、四聯(lián)線與第一聯(lián)接線電壓(Vcc)和地之間的一個(gè)額外電壓(Vr)聯(lián)接，以及一個(gè)第二工作相位，使其處于一個(gè)預(yù)定的功能狀態(tài)，相對(duì)上述額外電壓(Vr)取一個(gè)“高”或“低”電位，“高”電位和“低”電位與電路中的電壓正負(fù)有關(guān)。
5.根據(jù)權(quán)利要求1至4中任一個(gè)的存儲(chǔ)器位單元，其特征在于所說(shuō)的單元電路通過(guò)在所說(shuō)的第二、三、四聯(lián)線的所說(shuō)的控制狀態(tài)不同的功能組合，可設(shè)置以下的功能狀態(tài)保留 所說(shuō)的單元電路僅存儲(chǔ)所說(shuō)的位值;讀出 從所說(shuō)的單元電路讀出所說(shuō)的位值;不讀 所說(shuō)的單元電路僅存儲(chǔ)所說(shuō)的位值;寫(xiě)假 所說(shuō)單元電路中存儲(chǔ)的所說(shuō)的位值設(shè)置為“假”;寫(xiě)真 所說(shuō)單元電路中存儲(chǔ)的所說(shuō)的位值設(shè)置為“真”;不寫(xiě) 所說(shuō)的單元電路僅存儲(chǔ)所說(shuō)的位值;比較假 所說(shuō)單元電路中存儲(chǔ)的所說(shuō)的位值與值“假”進(jìn)行比較;比較真 所說(shuō)單元電路中存儲(chǔ)的所說(shuō)的位值與值“真”進(jìn)行比較;不比較 所說(shuō)的單元電路僅存儲(chǔ)所說(shuō)的位值;
6.根據(jù)權(quán)利要求1至5中任一個(gè)的存儲(chǔ)器位單元，其特征在于所說(shuō)的單元電路包括可以通過(guò)所說(shuō)的第三和第四聯(lián)接線(d、d＊)從每邊控制的觸發(fā)器(T1、T2、L1、L2、D1、D2;T1、T2、I1、I2、D1、D2)，所說(shuō)的觸發(fā)器具有第和第二交點(diǎn)(n1，n2)，可設(shè)置在不同的電位，并且所說(shuō)的觸發(fā)器在所說(shuō)的第一(Vcc)和第二聯(lián)接線(acc)之間得到施加的電壓，所說(shuō)的第二聯(lián)接點(diǎn)可控制成具有不同的電位。
7.根據(jù)權(quán)利要求6的存儲(chǔ)器位單元，其特征在于第二聯(lián)接線(acc)和第一聯(lián)接線(Vcc)之間，第一和第二串聯(lián)聯(lián)接線是并聯(lián)放置的，每條線都包括一個(gè)晶體管的源極/漏極通路和一個(gè)負(fù)載(T1，L1和T2，L2)，在所說(shuō)的第一串聯(lián)聯(lián)接線上的晶體管的柵極相聯(lián)，在所說(shuō)的第二串聯(lián)聯(lián)接線上的負(fù)載和晶體管之間的相互聯(lián)接點(diǎn)稱(chēng)為第二交點(diǎn)(n2)，并與所說(shuō)的第一串聯(lián)聯(lián)接線上的晶體管的柵極相聯(lián)，第一整流元件(D1)聯(lián)接在所說(shuō)第三聯(lián)接線(d)和第一交點(diǎn)(n1)之間，使得電流僅沿相對(duì)于所說(shuō)的第三聯(lián)接線的一個(gè)方向流動(dòng)，以及第二整流元件(D2)聯(lián)接在所說(shuō)的第四聯(lián)接線(d＊)和第二交點(diǎn)(n2)之間，使得電流僅沿相對(duì)于所說(shuō)四聯(lián)接線的一個(gè)方向流動(dòng)。
8.根據(jù)權(quán)利要求7的存儲(chǔ)器位單元，其特征在于所說(shuō)的整流元件(D1和D2)可從以下元件中選取(1)n溝道MOS場(chǎng)效應(yīng)管，其漏極和柵極相互聯(lián)接(正電壓);(2)p溝道MOS場(chǎng)效應(yīng)管，其漏極和柵極相互聯(lián)接(負(fù)電壓);(3)pn結(jié)二極管(正電壓，二極管反向時(shí)為負(fù)電壓);(4)肖特基二極管(正電壓，二極管反向時(shí)為負(fù)電壓);
9.根據(jù)權(quán)利要求7的存儲(chǔ)器位單元，其特征在于所說(shuō)的晶體管(T1和T2)可從以下元件中選取(1)n溝道MOS場(chǎng)效應(yīng)管(正電壓);(2)p溝道MOS場(chǎng)效應(yīng)管(負(fù)電壓);(3)npn雙極晶體管(正電壓);(4)pnp雙極晶體管(負(fù)電壓);
10.根據(jù)權(quán)利要求7的存儲(chǔ)器位單元，其特征在于所說(shuō)的負(fù)載(L1和L2)可從以下元件中選取(1)一個(gè)電阻器;(2)n溝道MOS場(chǎng)效應(yīng)管，其漏極和柵極相互聯(lián)接(正電壓);(3)p溝道MOS場(chǎng)效應(yīng)管，其漏極和柵極相互聯(lián)接(負(fù)電壓);(4)n溝道耗盡型MOS場(chǎng)效應(yīng)管，其漏極和柵極相互聯(lián)接(正電壓);(5)p溝道耗盡型MOS場(chǎng)效應(yīng)管，其漏極和柵極相互聯(lián)接(負(fù)電壓);(6)n溝道MOS場(chǎng)效應(yīng)管，其柵極作為控制極，源極和漏極作為驅(qū)動(dòng)聯(lián)接點(diǎn)(正電壓);(7)p溝道MOS場(chǎng)效應(yīng)管，其柵極作為控制極，源極和漏極作為驅(qū)動(dòng)聯(lián)接點(diǎn)(正電壓);(8)npn雙極晶體管，其基極作為控制極，發(fā)射極和集電極作為驅(qū)動(dòng)聯(lián)接點(diǎn)(正電壓);(9)pnp雙極晶體管，其基極作為控制極，發(fā)射極和集電極作為驅(qū)動(dòng)聯(lián)接點(diǎn)(負(fù)電壓);
11.根據(jù)權(quán)利要求5和權(quán)利要求6至10中任一個(gè)的存儲(chǔ)器位單元，其中“低”和“高”電壓與所說(shuō)位單元中的電壓被視為正或負(fù)有關(guān)，即與所說(shuō)第一聯(lián)接線上的電壓Vcc相對(duì)于地是正還是負(fù)有關(guān)，其特征在于通過(guò)聯(lián)接線acc、d和d＊的下列組合“高、低、低”設(shè)置所說(shuō)的“保留”操作方式。
12.根據(jù)權(quán)利要求5和權(quán)利要求6至10中任一個(gè)的存儲(chǔ)器位單元，其中“低”和“高”電壓與所說(shuō)位單元中的電壓被視為正或負(fù)有關(guān)，即與所說(shuō)第一聯(lián)接線上的電壓Vcc相對(duì)于地是正還是負(fù)有關(guān)，其特征在于通過(guò)聯(lián)接線acc、d和d＊的下列組合“低、電流流入、低”設(shè)置所說(shuō)的“讀假”操作方式。
13.根據(jù)權(quán)利要求5和權(quán)利要求6至10中任一個(gè)的存儲(chǔ)器位單元，其中“低”和“高”電壓與所說(shuō)位單元中的電壓被視為正或負(fù)有關(guān)，即與所說(shuō)第一聯(lián)接線上的電壓Vcc相對(duì)于地是正還是負(fù)有關(guān)，其特征在于通過(guò)聯(lián)接線acc、d和d＊的下列組合“低、低、電流流入”設(shè)置所說(shuō)的“讀真”操作方式。
14.根據(jù)權(quán)利要求5和權(quán)利要求6至10中任一個(gè)的存儲(chǔ)器位單元，其中“低”和“高”電壓與所說(shuō)位單元中的電壓被視為正或負(fù)有關(guān)，即與所說(shuō)第一聯(lián)接線上的電壓Vcc相對(duì)于地是正還是負(fù)有關(guān)，其特征在于通過(guò)聯(lián)接線acc、d和d＊的下列組合“高、任意、任意”設(shè)置所說(shuō)的“不讀”操作方式。
15.根據(jù)權(quán)利要求5和權(quán)利要求6至10中任一個(gè)的存儲(chǔ)器位單元，其中“低”和“高”電壓與所說(shuō)位單元中的電壓被視為正或負(fù)有關(guān)，即與所說(shuō)第一聯(lián)接線上的電壓Vcc相對(duì)于地是正還是負(fù)有關(guān)，其特征在于通過(guò)聯(lián)接線acc、d和d＊的下列組合“低、低、高”設(shè)置所說(shuō)的“寫(xiě)假”操作方式。
16.根據(jù)權(quán)利要求5和權(quán)利要求6至10中任一個(gè)的存儲(chǔ)器位單元，其中“低”和“高”電壓與所說(shuō)位單元中的電壓被視為正或負(fù)有關(guān)，即與所說(shuō)第一聯(lián)接線上的電壓Vcc相對(duì)于地是正還是負(fù)有關(guān)，其特征在于通過(guò)聯(lián)接線acc、d和d＊的下列組合“低、高、低”設(shè)置所說(shuō)的“寫(xiě)真”操作方式。
17.根據(jù)權(quán)利要求5和權(quán)利要求6至10中任一個(gè)的存儲(chǔ)器位單元，其中“低”和“高”電壓與所說(shuō)位單元中的電壓被視為正或負(fù)有關(guān)，即與所說(shuō)第一聯(lián)接線上的電壓Vcc相對(duì)于地是正還是負(fù)有關(guān)，其特征在于通過(guò)聯(lián)接線acc、d和d＊的下列組合“高、任意、任意”設(shè)置所說(shuō)的“不寫(xiě)”操作方式。
18.根據(jù)權(quán)利要求5和權(quán)利要求6至10中任一個(gè)的存儲(chǔ)器位單元，其中“低”和“高”電壓與所說(shuō)位單元中的電壓被視為正或負(fù)有關(guān)，即與所說(shuō)第一聯(lián)接線上的電壓Vcc相對(duì)于地是正還是負(fù)有關(guān)，其特征在于通過(guò)聯(lián)接線acc、d和d＊的下列組合“任意、低、高”設(shè)置所說(shuō)的“比較假”操作方式。
19.根據(jù)權(quán)利要求5和權(quán)利要求6至10中任一個(gè)的存儲(chǔ)器位單元，其中“低”和“高”電壓與所說(shuō)位單元中的電壓被視為正或負(fù)有關(guān)，即與所說(shuō)第一聯(lián)接線上的電壓Vcc相對(duì)于地是正還是負(fù)有關(guān)，其特征在于通過(guò)聯(lián)接線acc、d和d＊的下列組合“任意、高、低”設(shè)置所說(shuō)的“比較真”操作方式。
20.根據(jù)權(quán)利要求5和權(quán)利要求6至10中任一個(gè)的存儲(chǔ)器位單元，其中“低”和“高”電壓與所說(shuō)位單元中的電壓被視為正或負(fù)有關(guān)，即與所說(shuō)第一聯(lián)接線上的電壓Vcc相對(duì)于地是正還是負(fù)有關(guān)，其特征在于通過(guò)聯(lián)接線acc、d和d＊的下列組合“任意、低、低”設(shè)置所說(shuō)的“不比較”操作方式。
全文摘要
本發(fā)明涉及應(yīng)用VLSI技術(shù)的超高速存儲(chǔ)器位單元，許多位單元可高密度地壓縮，該位單元包括一個(gè)單元電路(T
文檔編號(hào)G11C11/412GK1058667SQ91105268
公開(kāi)日1992年2月12日 申請(qǐng)日期1991年8月2日 優(yōu)先權(quán)日1990年8月2日
發(fā)明者卡爾斯特·拉斯·岡納 申請(qǐng)人:卡爾斯特電子工司