具有讀取定時信息的多數據速率存儲器的制造方法
【專利摘要】一種存儲器(14或24)包括存儲器陣列(18或26)、讀取電路(20或28)和選通發生器(22或30)。所述讀取電路被配置用于響應于讀取請求提供來自所述存儲器陣列的讀取數據，其中所述讀取電路根據第一時鐘提供所述讀取數據。所述選通發生器被配置用于提供所述讀取數據的選通信號，其中所述選通發生器根據第二時鐘提供所述選通信號。所述第二時鐘以30度到150度的范圍內的相位與所述第一時鐘異相。
【專利說明】具有讀取定時信息的多數據速率存儲器
【技術領域】
[0001]本公開總的來說涉及多數據速率存儲器，更具體地，涉及具有有助于執行由存儲器提供的數據的讀取的定時信息的多數據速率存儲器。
【背景技術】
[0002]多數據速率存儲器現已普及，尤其是對于DRAM，但對于其它類型的存儲器(例如，非易失性存儲器)也變得很普及。最常見的，它們是雙數據速率(DDR)存儲器，其中數據在時鐘周期的兩個一半部分上提供。在通過控制器的DDR存儲器的讀取中，DDR存儲器以數據突發提供數據，其伴隨著數據選通(strobe)信號(有時也被稱為DQS信號)，該數據選通信號在讀取數據時給控制器提供幫助。這種達到兩倍時鐘頻率的數據推動能夠讀取的極限。DQS信號被控制器內的DQS電路非常仔細地延遲，以使得數據可以被正確讀取。該DQS電路通常在實現有效讀取中是非常重要的，但該電路可能對溫度、電壓以及工藝變化敏感。因此，DQS電路的有效設計會是費時的，并且需要比延遲電路通常要求的大得多的空間。由于DQS電路的敏感性，對于這樣的延遲電路，工藝改進可能實際上產生可靠性問題。
[0003]因此，在給從多數據速率存儲器讀取的數據提供定時方面需要提供進一步改進。
[0004]概述
[0005]根據本公開的一個實施例，提供了一種存儲器，包括:存儲器陣列；讀取電路，其耦接到所述存儲器陣列，并且被配置為響應于讀取請求提供來自所述存儲器陣列的讀取數據，其中所述讀取電路根據第一時鐘提供所述讀取數據；以及選通發生器，被配置用于提供所述讀取數據的選通信號，其中所述選通發生器根據第二時鐘提供所述選通信號，該第二時鐘以30度到90度的相位與所述第一時鐘異相。
[0006]根據本公開的另一個實施例，提供了一種具有存儲器陣列的存儲器中的方法包括:接收讀取請求；以及響應所述讀取請求:根據第一時鐘提供來自所述存儲器陣列的讀取數據，以及根據第二時鐘提供所述讀取數據的選通信號，其中所述第二時鐘以在30度到150度的范圍內的相位與所述第一時鐘異相。
[0007]根據本公開的又一實施例，提供了一種存儲器系統，包括:存儲器控制器，被配置用于提供第一時鐘、第二時鐘和讀取請求的，其中所述第二時鐘和所述第一時鐘異相30度到150度的范圍內的相位；以及存儲器，耦接到所述存儲器控制器，并且被配置用于接收所述第一時鐘、所述第二時鐘和所述讀取請求，所述存儲器包括:存儲器陣列；讀取電路，耦接到所述存儲器陣列，并且被配置用于響應于讀取請求將來自所述存儲器陣列的讀取數據提供給所述存儲器控制器，其中所述讀取電路根據第一時鐘將所述讀取數據提供給所述存儲器控制器；以及選通發生器，被配置用于將所述讀取數據的選通信號提供給所述存儲器控制器的，其中所述選通發生器根據第二時鐘提供所述選通信號。
[0008]根據本公開的又一實施例，提供了一種用于與存儲器接口連接的存儲器控制器，包括:地址/控制終端，所述地址/控制終端被配置用于對所述存儲器尋址來從所述存儲器請求讀取數據；時鐘終端，所述時鐘終端被配置用于給所述存儲器提供真數據時鐘和互補數據時鐘，以請求所述讀取數據在所述真和互補時鐘的一致的邊緣之間被提供；相位終端，所述相位終端被配置用于給所述存儲器提供真相位時鐘和互補相位時鐘以輔助所述存儲器生成選通信號，所述真相位時鐘和互補相位時鐘與所述真和互補數據時鐘異相；數據終端，所述數據終端被配置用于接收從所述存儲器請求的所述讀取數據以用于感測；以及選通終端，所述選通終端被配置用于響應于來自所述存儲器的選通信號對所述感測進行鐘控。
[0009]根據本公開再一實施例，提供了一種用于操作存儲器控制器的方法，所述存儲器控制器用于與存儲器接口連接，所述存儲器響應于真相位時鐘和互補相位時鐘提供選通信號，所述方法包括:生成對于讀取數據的請求以供所述存儲器使用；提供真數據時鐘和互補數據時鐘以供所述存儲器使用，以請求所述讀取數據在所述真和互補時鐘的一致的邊緣之間提供；提供真相位時鐘和互補相位時鐘以供所述存儲器使用，以輔助所述存儲器生成所述選通信號，所述真和互補相位時鐘與所述真和互補數據時鐘異相；提供數據終端，所述數據終端被配置來接收從所述存儲器請求的所述讀取數據以用于感測；以及提供選通終端，所述選通終端被配置用于響應于來自所述存儲器的選通信號對所述感測進行鐘控。
[0010]根據本公開又一實施例，還提供了一種用于與存儲器接口連接的存儲器控制器，包括:地址/控制終端，所述地址/控制終端被配置來從所述存儲器請求讀取數據；時鐘終端，所述時鐘終端被配置用于給所述存儲器提供真數據時鐘和互補數據時鐘，以請求所述讀取數據在所述真和互補時鐘的一致的邊緣之間提供；相位終端，所述相位終端被配置用于給所述存儲器提供真相位時鐘和互補相位時鐘以供所述存儲器使用，以提供選通信號，所述真相位時鐘和互補相位時鐘以第一預定量與所述真和互補數據時鐘異相，所述選通信號以第二預定量與所述真和互補數據時鐘異相；以及數據終端，所述數據終端被配置用于接收從所述存儲器請求的所述讀取數據以用于感測；以及選通終端，所述選通終端被配置用于響應于來自所述存儲器的選通信號對所述感測進行鐘控。
【專利附圖】
【附圖說明】
[0011]通過舉例的方式說明本發明，并且本發明不受附圖的限制，在附圖中，類似的參考符號表示類似的元素。附圖中的元素是出于簡明的目的而示出的，并不一定按比例繪制。
[0012]圖1是根據一實施例的具有存儲器的系統的框圖；
[0013]圖2是用于圖1的系統中的信號的時序圖；
[0014]圖3是圖1的存儲器的框圖；
[0015]圖4是可以替代圖1的存儲器的存儲器的框圖；以及
[0016]圖5是用于圖1的系統中的存儲器控制器的一部分。
【具體實施方式】
[0017]在具有多速率存儲器和控制器的系統中，多速率存儲器以多個時鐘速率提供數據，并且也提供了相對于數據的開始被延遲的選通脈沖。這樣的結果是一種更簡單的方式來提供用于通過控制器從存儲器讀取數據的定時。參考附圖和下面的說明將更好地理解此。
[0018]在此，當涉及使信號、狀態位、或類似的裝置呈現為其邏輯真或邏輯假狀態時，分別使用術語“斷言(assert)”或“設置”以及“反(negate) ”(或，“去斷言(deassert)”或“清除(clear)”)。如果邏輯真狀態是邏輯電平“ 1”，則邏輯假狀態是邏輯電平“O”。如果邏輯真狀態是邏輯電平“O”，則邏輯假狀態是邏輯電平“I”。
[0019]圖1所示的系統10包括存儲器控制器12和能以多數據速率操作的存儲器14。在該特定情形下，速率是時鐘頻率的兩倍。這對于多數據速率存儲器是常見的，但四倍數據速率存儲器也可以是可行的。存儲器控制器12從存儲器14讀取數據，以及將數據寫入存儲器14。存儲器控制器12給存儲器14提供時鐘以及地址和其它控制信號。為了寫入存儲器14，存儲器控制器12向存儲器14提供DQS信號。為了從存儲器14讀取數據，存儲器控制器12從存儲器14接收DQS信號。時鐘信號包括分別作為主時鐘及其補的時鐘信號C和Cb。時鐘信號還包括相移時鐘PSC和互補相移時鐘PSCb。用于讀取的DQS信號包括數據選通信號DQS和互補數據選通信號DQSb。
[0020]圖2所示的是用于讀取操作的時序圖，示出了時鐘信號C和Cb、相移時鐘PSC和PSCb、讀取數據DO、DU D2和D3、數據選通信號DQS和DQSb。時鐘C和Cb以及相移時鐘PSC和PSCb通常不間斷操作，并且可以被稱為自由運轉時鐘。本該例子中，有四個數據節拍(data beat);對于每一個讀取數據D0、D1、D2和D3 —個。數據節拍出現在時鐘C和Cb的連續邊沿之間。時鐘C和Cb的每個相符一致的邊沿可以被稱為“標桿(picket)”。因此，數據節拍可以被認為處于兩個連續的標桿之間。在讀取操作期間從存儲器14提供讀取數據。數據選通信號DQS和DQSb僅在讀取操作期間操作，并且被從存儲器14提供，以提供用于存儲器控制器12正確讀取該讀取數據的定時。當不發生讀取時，數據選通DQS處于邏輯低，而互補數據選通DQSb處于邏輯高。如圖2所示，在時間t0，當時鐘C從邏輯低切換至邏輯高，互補時鐘Cb從邏輯高切換至邏輯低，并且相移時鐘PSC處于邏輯低而相移時鐘PSCb處于邏輯高，數據選通DQS處于邏輯低而數據選通DQSb處于邏輯高時，讀取數據就開始被發送到存儲器控制器12。
[0021]在時間tl，讀取數據DO已具有充足的時間以處于被讀取的狀態。這個時間點是讀取的建立時間的開始。數據必須在充足的時間有效，以被可靠地讀取。在時間t2，相移信號PSC和PSCb切換邏輯狀態。響應于相移信號PSC和PSCb切換狀態，選通信號DQS切換至邏輯高，而DQSb信號切換至邏輯低，使得能夠開始感測。為了使感測可靠，數據須在充足的時間保持處于有效狀態。該時間通常被稱為保持時間。在該例子中提供的保持時間是從時間t2到時間t3。在時間t3，數據DO開始變化到無效狀態。在時間t4，時鐘C和Cb切換狀態，這完成時鐘C和Cb的半個周期，并且讀取數據Dl開始變為激活(active)。這也完成了一個數據節拍。在時間t5，數據Dl變得有效，因此開始用于讀取數據Dl的讀取的建立時間周期。在時間t6，響應于數據選通信號DQS切換至邏輯低和數據選通信號DQSb切換至邏輯高(其又響應于相移時鐘PSC和PSCb分別切換至邏輯低和邏輯高)，讀取開始。在時間t7，讀取數據Dl不再有效，并且保持時間結束。在時間t8，隨著時鐘C切換至邏輯高以及互補時鐘切換到至邏輯低，對于讀取數據Dl的數據節拍結束。這完成了具有兩個數據節拍的時鐘C周期，其中讀取數據DO和Dl已被提供給存儲器控制器12，并開始讀取數據D3的第三節拍。這也是其中讀取數據D2開始顯現的第二時鐘周期的開始。在時間t9，數據D2變得有效并且建立時間開始。在時間tlO，響應于數據選通信號DQS切換至邏輯高和互補的DQSb切換至邏輯低，開始讀取讀取數據D2。處理過程繼續完成D2的讀取，并且隨后在數據選通信號DQS切換至邏輯低并且互補的DQSb切換至邏輯高的時間tll，開始讀取數據D3的讀取。在時間tl2，讀取數據D3的讀取完成，該時間tl2即是時鐘C和互補時鐘Cb分別切換到邏輯高和邏輯低時。從時間tO到tl2，兩個完整的時鐘C的周期和四個數據節拍完成。
[0022]數據選通信號DSQ和DSQb所提供的定時，提供了數據信號DO、DU D2和D3的讀取何時開始的精確定時。所提供的相位差是90度。即，選通信號DQS的上升沿被相對于時鐘C延遲四分之一周期，周期為360度。數據本身被相對于時鐘C定時，但是該數據的感測需要被相對于時鐘C延遲，以用于讀取該數據。在傳輸數據至存儲器控制器12時，存儲器14提供90度延遲。該90度相移提供了相等的建立時間和保持時間，這通過訪問用于啟動數據到存儲器控制器12的傳送的時鐘(時鐘C或Cb)很容易獲得。因此，對于利用時鐘C傳輸數據的存儲器14，隨后相比于基于接收數據選通建立延遲(其在傳輸時沒有期望的定時，如在符合相關的JEDEC標準的典型DDR DRAM中的情況中的那樣)，數據選通DQS的精確延遲相對簡單。
[0023]圖3所示的是存儲器14，它詳細示出了耦接到讀/寫控制電路20的陣列18和從耦接到讀/寫控制電路20的存儲器控制器12接收相移時鐘PSC和互補相移時鐘PSCb的選通發生器22。陣列18存儲數據，其被響應于控制儲存器12提供的地址/控制信號和時鐘信號C和Cb而提供作為讀取數據。響應于讀/寫控制電路20指示讀取數據已被傳輸至存儲器控制器12，選通發生器開始提供數據選通信號DQS和DQSb。當被提供時，數據選通信號以最小延遲跟隨相移時鐘PSC的邊沿。這示出了存儲器14從存儲器控制器12接收時鐘C和相移時鐘PSC兩者，其中相移時鐘偏移了 90度。通過存儲器控制器12容易地生成該90度的差，并且隨后被傳輸至存儲器14的時鐘C和相移時鐘PSC維持該90度的差。隨后，利用該相移時鐘PSC生成數據選通信號DQS，以非常精確地具有90度的偏移。時鐘C和相移時鐘PSC可以由雙倍的時鐘C(doubled clock C)生成。因為時鐘C和相移時鐘PSC經過固有地基本上相同的路徑，并且可以被設計得非常一致，所以90度的相移被維持。
[0024]如果期望不同的相移，則可以使用相同的方法來生成和維持所要求的相移。例如，建立時間要求與保持時間迥然不同。因此，如果建立時間要求相對較短，則可能期望30度的相移。另一方面，如果保持時間要求相對較短，則可能期望150度的延遲。
[0025]圖4所示的是存儲器14的替代存儲器24，它有耦接到讀/寫控制電路28的陣列26、耦接到讀/寫控制電路28的選通發生器30、以及2x時鐘發生器32。在這種情況下，時鐘C和相移時鐘PSC生成2x時鐘2xc，其是時鐘C的頻率的兩倍。利用時鐘相移時鐘PSC與時鐘C異相90度，2x時鐘2xc可以容易地利用異或電路生成。2x時鐘2xc在形成讀/寫控制電路28的雙數據速率輸出方面是有用的。當讀/寫控制電路28在準備提供數據時，它信號通知選通發生器30以提供數據選通信號DQS和互補數據選通信號DQSb。通過使其邊沿(在正向行進和負向行進之間交替)被2x時鐘2xc的負邊沿觸發而獲取該數據選通信號DQS。互補數據選通時鐘DQSb簡單地是數據選通時鐘DQS的反。原理相同之處在于，相移時鐘PSC和時鐘C經過非常相似的路徑，因此維持了由存儲器控制器12為其生成的相移。
[0026]圖5所示的是讀取電路40，其是存儲器12的一部分，包括:緩沖器42，其接收數據選通信號DQS和DQSb并將緩沖的數據選通信號BDQS提供給邊沿觸發的觸發器44的時鐘輸入C ;邊沿觸發的觸發器44、邊沿觸發的觸發器46 ;讀取FIF048 ;讀取FIF050 ;多路復用器52 ;以及，總線接口 54，其具有耦接到系統總線的輸出。觸發器44具有被耦接以接收數據D的數據輸入和耦接到讀取FIF048的輸入的輸出Q。觸發器46具有用于接收緩沖的數據選通信號BDQS的反時鐘輸入、用于接收讀取數據D的數據輸入、以及耦接到讀取FIF050的輸入的輸出Q。多路復用器52具有耦接到讀取FIF048的輸出的第一輸入、耦接到讀取FIF050的輸出的第二輸入、以及耦接到總線接口 54的輸入的輸出。讀取數據D也可以被緩沖。緩沖的數據選通信號BDQS的生成可以不需要數據選通信號DQS和DQSb兩者。
[0027]在操作中，如圖2所示，在時間t0，觸發器44在時鐘C的上升沿接收讀取數據D。隨后，在時間t2，讀取數據D (在該階段，其是數據D0)被通過緩沖的數據選通BDQS的上升沿鐘控到觸發器44中。隨后，觸發器44將該讀取數據加載到讀取FIF048中。隨后，在時間t4，時鐘C的下一邊沿(也就是互補時鐘Cb的上升沿)，讀取數據D被觸發器46接收。在時間t6，緩沖的數據選通BDQS切換至邏輯低，這使觸發器46加載讀取數據Dl的狀態，其隨后加載FIF050以讀取數據Dl的狀態。這一直持續，直到被讀取的所有數據被加載到FIF048和FIF050中。在該時候，隨著數據被請求提供到系統總線上，多路復用器52在將數據提供給總線接口 54過程中在讀取FIF048和FIF050之間交替，總線接口 54反過來又將數據提供到系統總線上。
[0028]正如可以看到的，通過觸發器44和46對數據的讀取受緩沖的數據選通BDQS鐘控，這可以將時鐘C和在觸發觸發器44和46中的期望的延遲之間的非常精確的關系提供為時鐘周期的百分之幾。在該例子中，選擇90度(作為百分比，其是周期的25%)作為用于提供觸發器44和46所需的建立時間和保持時間的優化選擇。
[0029]至此，應了解，已經提供了包含了存儲器陣列、讀取電路和選通發生器的存儲器。所述讀取電路耦接到所述存儲器陣列，并且被配置用于響應于讀取請求提供來自所述存儲器陣列的讀取數據。所述讀取電路根據第一時鐘提供所述讀取數據。所述選通發生器被配置來提供所述讀取數據的選通信號。所述選通發生器根據第二時鐘提供所述選通信號，所述第二時鐘與所述第一時鐘異相30度到150度的范圍內的相位。所述存儲器可以進一步特征在于:所述選通發生器被配置用于在所述第二時鐘的上升沿和下降沿轉換所述選通信號。所述存儲器可以進一步特征在于:所述選通發生器被配置用于接收所述第二時鐘和所述第二時鐘的反，并且被配置用于在所述第二時鐘和所述第二時鐘的反的過零處轉換選通信號。所述存儲器可以進一步特征在于:所述第二時鐘和所述第一時鐘異相90度。所述存儲器可以進一步特征在于:所述第一時鐘和所述第二時鐘具有不同的頻率。所述存儲器可以進一步特征在于:所述讀取電路被配置用于在所述第一時鐘的上升沿和下降沿提供讀取數據的數據節拍。所述存儲器可以進一步特征在于:所述讀取電路被配置用于在所述第一時鐘的上升沿和緊接的下降沿之間提供多個數據節拍。所述存儲器可以進一步特征在于:所述讀取電路被配置用于將所述讀取數據提供給存儲器控制器，以及所述選通發生器被配置用于將所述選通信號提供給存儲器控制器。所述存儲器可以進一步特征在于:所述讀取電路被配置用于從所述存儲器控制器接收所述第一時鐘，以及所述選通發生器被配置用于從所述存儲器控制器接收所述第二時鐘。所述存儲器可以進一步特征在于:所述選通發生器被配置來接收第三時鐘，其中所述第三時鐘由所述第一時鐘和所述第二時鐘的組合而生成，并且具有比所述第一時鐘和所述第二時鐘每一個都高的頻率。所述存儲器可以進一步特征在于:所述讀取電路被配置用于在所述第三時鐘的第一類型邊沿提供所述讀取數據，以及所述選通發生器被配置用于在所述第三時鐘的與所述第一類型邊沿不同的第二類型邊沿轉換所述選通信號，其中所述第一類型邊沿和所述第二類型邊沿各自是上升沿或下降沿其中之一。所述存儲器可以進一步特征在于:所述選通信號的每一轉換都出現在所述讀取數據的相應數據節拍期間。
[0030]還公開了一種用于存儲器的方法。所述方法包括接收讀取請求。為了響應接收所述讀取請求，根據第一時鐘提供來自所述存儲器陣列的讀取數據，以及根據第二時鐘提供所述讀取數據的選通信號，其中所述第二時鐘以在30度到150度的范圍內的相位與所述第一時鐘異相。所述方法可以進一步特征在于:提供所述讀取數據包括，在所述第一時鐘的上升沿和下降沿提供所述讀取數據的數據節拍；以及，提供所述選通信號包括，在所述第二時鐘的上升沿和下降沿，使所述選通信號在第一級別和第二級別之間轉換。所述方法可以進一步特征在于:所述第二時鐘與所述第一時鐘異相90度。所述方法可以進一步特征在于:在所述第二時鐘的上升沿和下降沿提供所述選通信號的轉換包括，在所述第二時鐘和所述第二時鐘的反的過零處提供所述選通信號的轉換。所述方法可以還包括:組合所述第一時鐘和所述第二時鐘以生成具有比所述第一時鐘和所述第二時鐘每一都高的頻率的第三時鐘，并且其中提供所述讀取數據包括在所述第三時鐘的第一類型邊沿處提供讀取數據的數據節拍；以及，提供所述選通信號包括在所述第三時鐘的不同于第一類型邊沿的第二類型邊沿處，使所述選通信號在第一級別和第二級別之間轉換，其中所述第一邊沿類型和所述第二邊沿類型各自是上升沿或下降沿其中之一。所述方法可以進一步特征在于:提供所述讀取數據的所述選通信號包括，在所述讀取數據的每一相繼的數據節拍期間，使所述選通信號在第一級別和第二級別之間轉換。
[0031]還公開了包括存儲器控制器和存儲器的存儲系統。所述存儲器控制器被配置用于提供第一時鐘、第二時鐘和讀取請求，其中所述第二時鐘與所述第一時鐘異相30度到150度的范圍內的相位。所述存儲器耦接到所述存儲器控制器，并且被配置來接收所述第一時鐘、所述第二時鐘和所述讀取請求。所述存儲器包括存儲器陣列。所述存儲器還包括讀取電路，其耦接到所述存儲器陣列，并且被配置用于響應于讀取請求將來自所述存儲器陣列的讀取數據提供給所述存儲器控制器，其中所述讀取電路根據第一時鐘將所述讀取數據提供給所述存儲器控制器。所述存儲器還包括選通發生器，其被配置用于將所述讀取數據的選通信號提供給所述存儲器控制器，其中所述選通發生器根據第二時鐘提供所述選通信號。所述存儲器控制器可以進一步特征在于:所述選通發生器被配置用于在所述第二時鐘的上升沿和下降沿轉換所述選通信號，以及所述讀取電路被配置用于在所述第一時鐘的上升沿和下降沿提供讀取數據的數據節拍。
[0032]雖然在此參照具體實施例描述了本發明，但可以進行多種修改以及變化而不脫離如以下權利要求所述的本發明的范圍。例如，可以使用用于生成選通使能信號的不同機制。因此，在正邊沿被描述用于觸發事件的情況下，也可以替代地使用負邊沿。因此，說明書和圖被認為是說明性而不是限制性的意義，并且意圖將所有這些修改包含在本發明的范圍內。這里就特定實施例描述的任何好處、優點或問題的解決方案都不應被解釋為任何或所有權利要求的關鍵性的、必需的或實質性的特征或要素。
[0033]在此所用的術語“耦接”并不意圖限于直接耦接或機械耦接。
[0034]此外，在此所用的“一”(“a”或“an”)被定義為一個或多于一個。另外，權利要求中的諸如“至少一個”以及“一個或多個”之類的引入性的詞語的使用不應被解釋為暗示了通過“一”(不定冠詞“a”或“an”)對其它權利要求元素的引入將包含這樣引入的權利要求元素的任何特定權利要求限制到僅僅包括一個這樣的元素的發明，即使當同一權利要求中包括引語“一個或多個”或“至少一個”以及“一”(不定冠詞，例如“a”或“an”)。對于“所述”(定冠詞)的使用也是如此。
[0035]除非另有說明，使用術語如“第一”以及“第二”來任意區分這些術語所描述的元素。因此，這些術語并不必然意圖表示這些元素在時間上的或其它的優先次序。
【權利要求】
1.一種存儲器，包括: 存儲器陣列； 讀取電路，其耦接到所述存儲器陣列，并且被配置為響應于讀取請求提供來自所述存儲器陣列的讀取數據，其中所述讀取電路根據第一時鐘提供所述讀取數據；以及 選通發生器，被配置用于提供所述讀取數據的選通信號，其中所述選通發生器根據第二時鐘提供所述選通信號，該第二時鐘以30度到90度的范圍內相位與所述第一時鐘異相。
2.根據權利要求1所述的存儲器，其中所述選通發生器被配置用于在所述第二時鐘的上升沿和下降沿轉換所述選通信號。
3.根據權利要求2所述的存儲器，其中所述選通發生器被配置用于接收所述第二時鐘和所述第二時鐘的反，并且被配置用于在所述第二時鐘和所述第二時鐘的反的過零處轉換選通信號。
4.根據權利要求2所述的存儲器，其中所述第二時鐘和所述第一時鐘異相90度。
5.根據權利要求2所述的存儲器，其中所述第一時鐘和所述第二時鐘具有不同頻率。
6.根據權利要求2所述的存儲器，其中所述讀取電路被配置用于在所述第一時鐘的上升沿和下降沿提供讀取數據的數據節拍。
7.根據權利要求2所述的存儲器，其中所述讀取電路被配置用于在所述第一時鐘的上升沿和緊接的下降沿之間提供多個數據節拍。
8.根據權利要求1所述的存儲器，其中所述讀取電路被配置用于將所述讀取數據提供給存儲器控制器，以及所述選通發生器被配置用于將所述選通信號提供給存儲器控制器。
9.根據權利要求8所述的存儲器，其中所述讀取電路被配置用于從所述存儲器控制器接收所述第一時鐘，以及所述選通發生器被配置用于從所述存儲器控制器接收所述第二時鐘。
10.根據權利要求1所述的存儲器，其中所述選通發生器被配置用于接收第三時鐘，其中所述第三時鐘根據所述第一時鐘和所述第二時鐘的組合而生成，并且具有比所述第一時鐘和所述第二時鐘中的每一個都高的頻率。
11.根據權利要求10所述的存儲器，其中所述讀取電路被配置用于在所述第三時鐘的第一類型邊沿提供所述讀取數據，以及所述選通發生器被配置用于在所述第三時鐘的不同于所述第一類型邊沿的第二類型邊沿轉換所述選通信號，其中所述第一類型邊沿和所述第二類型邊沿中的每一個是上升沿或下降沿其中之一。
12.根據權利要求1所述的存儲器，其中所述選通信號的每一次轉換出現在所述讀取數據的相應數據節拍期間。
13.一種具有存儲器陣列的存儲器中的方法包括: 接收讀取請求；以及 響應所述讀取請求: 根據第一時鐘提供來自所述存儲器陣列的讀取數據，以及 根據第二時鐘提供所述讀取數據的選通信號，其中所述第二時鐘以在30度到150度的范圍內的相位與所述第一時鐘異相。
14.根據權利要求13所述的方法，其中: 提供所述讀取數據包括在所述第一時鐘的上升沿和下降沿提供所述讀取數據的數據節拍；以及 提供所述選通信號包括在所述第二時鐘的上升沿和下降沿將所述選通信號在第一級別和第二級別之間轉換。
15.根據權利要求14所述的方法，其中所述第二時鐘和所述第一時鐘異相90度。
16.根據權利要求14所述的方法，其中在所述第二時鐘的上升沿和下降沿提供所述選通信號的轉換包括:在所述第二時鐘和所述第二時鐘的反的過零處提供所述選通信號的轉換。
17.根據權利要求13所述的方法，還包括: 組合所述第一時鐘和所述第二時鐘以生成頻率高于所述第一時鐘和所述第二時鐘中的每一個的頻率的第三時鐘，其中: 提供所述讀取數據包括在所述第三時鐘的第一類型邊沿處提供數據節拍；以及 提供所述選通信號包括在所述第三時鐘的不同于第一類型邊沿的第二類型邊沿處，使所述選通信號在第一級別和第二級別之間轉換，其中所述第一類型邊沿和所述第二類型邊沿中的每一個都是上升沿或下降沿其中之一。
18.根據權利要求13所述的存儲器，其中提供所述讀取數據的所述選通信號包括:在所述讀取數據的每一個連續數據節拍期間，使所述選通信號在第一級別和第二級別之間轉換。
19.一種存儲器系統,包括: 存儲器控制器，被配置用于提供第一時鐘、第二時鐘和讀取請求，其中所述第二時鐘以30度到150度的范圍的相位與所述第一時鐘異相；以及 存儲器，耦接到所述存儲器控制器，并且被配置用于接收所述第一時鐘、所述第二時鐘和所述讀取請求，所述存儲器包括: 存儲器陣列； 讀取電路，耦接到所述存儲器陣列，并且被配置用于響應于讀取請求將來自所述存儲器陣列的讀取數據提供給所述存儲器控制器，其中所述讀取電路根據第一時鐘將所述讀取數據提供給所述存儲器控制器；以及 選通發生器，被配置用于將所述讀取數據的選通信號提供給所述存儲器控制器，其中所述選通發生器根據第二時鐘提供所述選通信號。
20.根據權利要求19所述的存儲器系統，其中所述選通發生器被配置用于在所述第二時鐘的上升沿和下降沿轉換所述選通信號，以及所述讀取電路被配置用于在所述第一時鐘的上升沿和下降沿提供讀取數據的數據節拍。
21.一種用于與存儲器接口連接的存儲器控制器，包括: 地址/控制終端，所述地址/控制終端被配置用于對所述存儲器尋址來從所述存儲器請求讀取數據； 時鐘終端，所述時鐘終端被配置用于給所述存儲器提供真數據時鐘和互補數據時鐘，以請求所述讀取數據在所述真和互補時鐘的一致的邊緣之間被提供； 相位終端，所述相位終端被配置用于給所述存儲器提供真相位時鐘和互補相位時鐘以輔助所述存儲器生成選通信號，所述真相位時鐘和互補相位時鐘與所述真數據時鐘和互補數據時鐘異相； 數據終端，所述數據終端被配置用于接收從所述存儲器請求的所述讀取數據以用于感測；以及 選通終端，所述選通終端被配置用于響應于來自所述存儲器的選通信號對所述感測進行鐘控。
22.根據權利要求21所述的存儲器控制器，其中所述數據終端連接到系統總線。
23.根據權利要求22所述的存儲器控制器，其中所述數據終端被配置用于在所述真數據時鐘的上升沿和緊接的下降沿之間接收多個數據節拍。
24.根據權利要求21所述的存儲器控制器，其中所述真相位時鐘與所述真數據時鐘異相90度。
25.根據權利要求21所述的存儲器控制器，其中所述真相位時鐘與所述真數據時鐘有不同的頻率。
26.根據權利要求21所述的存儲器控制器，還包括讀取電路，其被配置來接收所述選通信號和所述讀取數據。
27.根據權利要求26所述的存儲器控制器，其中所述讀取電路包括觸發器，其被配置來接收所述選通時鐘和所述讀取數據。
28.根據權利要求27所述的存儲器控制器，其中所述讀取電路還包括總線接口，其具有耦接到所述觸發器的輸入和耦接到系統總線的輸出。
29.根據權利要求28所述的存儲器控制器，其中所述總線接口通過讀取FIFO耦接到所述觸發器。
30.根據權利要求29所述的存儲器控制器，所述總線接口通過讀取FIFO耦接到所述觸發器。
31.一種用于操作存儲器控制器的方法，所述存儲器控制器用于與存儲器接口連接，所述存儲器響應于真相位時鐘和互補相位時鐘提供選通信號，所述方法包括: 生成對于讀取數據的請求以供所述存儲器使用； 提供真數據時鐘和互補數據時鐘以供所述存儲器使用，以請求所述讀取數據在所述真和互補時鐘的一致的邊緣之間提供； 提供真相位時鐘和互補相位時鐘以供所述存儲器使用，以輔助所述存儲器生成所述選通信號，所述真相位時鐘和互補相位時鐘與所述真數據時鐘和互補數據時鐘異相； 提供數據終端，所述數據終端被配置來接收從所述存儲器請求的所述讀取數據以用于感測；以及 提供選通終端，所述選通終端被配置用于響應于來自所述存儲器的選通信號對所述感測進行鐘控。
32.根據權利要求31所述的方法，還包括提供讀取電路以用于接收所述讀取數據信號。
33.一種用于與存儲器接口連接的存儲器控制器，包括: 地址/控制終端，所述地址/控制終端被配置來從所述存儲器請求讀取數據； 時鐘終端，所述時鐘終端被配置用于給所述存儲器提供真數據時鐘和互補數據時鐘，以請求所述讀取數據在所述真和互補時鐘的一致的邊緣之間提供； 相位終端，所述相位終端被配置用于給所述存儲器提供真相位時鐘和互補相位時鐘以供所述存儲器使用，以提供選通信號，所述真相位時鐘和互補相位時鐘以第一預定量與所述真數據時鐘和互補數據時鐘異相，所述選通信號以第二預定量與所述真數據時鐘和互補數據時鐘異相；以及 數據終端，所述數據終端被配置用于接收從所述存儲器請求的所述讀取數據以用于感測；以及 選通終端，所述選通終端被配置用于響應于來自所述存儲器的選通信號對所述感測進行鐘控。
34.根據權利要求33所述的存儲器控制器，其中所述數據終端被配置用于在所述真數據時鐘的上升沿和緊接的下降沿之間接收多個數據節拍。
35.根據權利要求33所述的存儲器控制器，其中所述第一預定量等于所述第二預定量。
36.根據權利要求35所述的存儲器控制器，其中所述第一預定量是90度。
37.根據權利要求33所述的存儲器控制器，還包括讀取電路，其被配置用于接收所述選通信號和所述讀取數據。
38.根據權利要求37所述的存儲器控制器，其中所述讀取電路包括觸發器，其被配置用于接收所述選通信號和所述讀取數據。
39.根據權利要求38所述的存儲器控制器，其中所述讀取電路還包括總線接口，其具有耦接到所述觸發器的輸入和耦接到系統總線的輸出。
40.根據權利要求39所述的存儲器控制器，其中所述總線接口通過讀取FIFO耦接到所述觸發器。
【文檔編號】G11C7/10GK104282325SQ201410190606
【公開日】2015年1月14日 申請日期:2014年5月7日 優先權日:2013年5月31日
【發明者】J·G·蓋爾 申請人:飛思卡爾半導體公司