校準阻抗的電路和使用該電路的半導體裝置制造方法
【專利摘要】一種校準阻抗的電路，包括：使能信號發生器，代碼發生器和連接控制器。所述使能信號發生器響應于芯片選擇信號產生使能信號。所述代碼發生器響應于所述使能信號，利用耦合到電極的外部電阻來產生阻抗校準代碼。所述連接控制器響應于所述使能信號，控制所述代碼發生器和所述電極之間的連接。
【專利說明】校準阻抗的電路和使用該電路的半導體裝置
[0001]本申請是于2010年2月9日提交的、申請號為201010107474.8、發明名稱為“校準阻抗的電路和使用該電路的半導體裝置”的中國專利申請的分案申請。相關申請的交叉引用
[0002]根據35U.S.C § 119(a)，本申請要求于2009年6月30日向韓國知識產權局提交的韓國申請號為10-2009-0058932的優先權，其全部內容通過引用合并進來，如同全部列出一樣。
【技術領域】
[0003]本發明的實施例總的來說涉及半導體電路技術，具體地說涉及校準阻抗的電路和使用該電路的半導體裝置。
【背景技術】
[0004]半導體封裝是一種以提高集成效率為目的的技術。其中封裝有兩個或多個裸片(或者稱為“芯片”)的多芯片封裝類型在半導體封裝技術中較為普遍。
[0005]多芯片封裝的裸片中的每一裸片是獨立的元件。在每一裸片是如動態隨機存取存儲器(DRAM)的存儲設備的情況下，每一存儲設備需要為執行精確匹配信號輸入/輸出阻抗至目標值的操作(以下稱為“阻抗校準操作”)而設計的阻抗校準模塊。
[0006]圖1是現有技 術的半導體裝置10的方框圖。
[0007]如圖1所示的半導體裝置10包含兩個裸片DIEl和DIE2。
[0008]阻抗校準模塊20和阻抗校準模塊30分別設置在DIEl和DIE2中。
[0009]阻抗校準單元20和阻抗校準單元30中的每一個需要具有目標阻抗值的參考電阻來執行阻抗操作。
[0010]裸片的工藝/電壓/溫度(PVT)的變化可以對阻抗校準操作產生不利影響。因此，阻抗校準模塊利用放置在裸片外部的電阻(以下稱為“外部電阻”)作為參考電阻，以執行對抗裸片中的工藝/電壓/溫度(PVT)變化的精確阻抗校準操作。
[0011]如圖1所示，所述兩個裸片DIEl和DIE2分別通過外部電阻連接電極ZQO和ZQl耦合到各自的外部電阻RQO和RQl。
[0012]然而，配置有外部電阻的半導體裝置的缺點是增加被電阻器件以及額外的元件例如用于連接外部電阻到其相應裸片的導線占據的電路面積，因此減少了所述半導體裝置的布圖裕度。
【發明內容】
[0013]本發明的實施例包括校準阻抗的電路和為了改善布圖裕度而使用該電路的半導體設備。
[0014]在一個實施例中，提供一種校準阻抗的電路，包括:使能信號發生器，配置為響應于芯片選擇信號，產生使能信號；代碼發生器，配置為響應于所述使能信號，利用耦合到電極的外部電阻來產生阻抗校準代碼；以及連接控制器，配置為響應于所述使能信號，控制所述代碼發生器和所述電極之間的連接。
[0015]在另一個實施例中，提供一種半導體裝置，包括:第一裸片和第二裸片，分別包含阻抗校準模塊，其中，用于連接外部電阻的第一裸片的電極和第二裸片的電極互相耦合，并且第一裸片的阻抗校準模塊和第二裸片的阻抗校準模塊分別響應于芯片選擇信號，執行阻抗校準操作。
[0016]在另一個實施例中，提供一種半導體裝置，包括:第一裸片和第二裸片，分別包含阻抗校準模塊；以及通孔，配置為穿透第一裸片和第二裸片以用作電極，其中，外部電阻經通孔共同耦合到第一裸片和第二裸片，并且第一裸片的阻抗校準模塊和第二裸片的阻抗校準模塊分別響應于芯片選擇信號，執行阻抗校準操作。
[0017]下面在“【具體實施方式】”部分描述這些和其它特征，方面和實施例。
【專利附圖】
【附圖說明】
[0018]結合附圖描述本發明的特征、方面和實施例，在附圖中:
[0019]圖1是現有技術的半導體裝置的方框圖；
[0020]圖2是根據本發明的一個實施例的示例性半導體裝置100的方框圖；
[0021]圖3是根據本發明的一個實施例的圖2的示例性阻抗校準模塊200和300的方框圖；
[0022]圖4是示出圖3所示的使能信號發生器210的一個實施例的電路圖；
[0023]圖5是示出根據本發明的一個實施例的示例性半導體裝置的阻抗校準操作的時序圖；
[0024]圖6是根據本發明的一個實施例的以雙裸片封裝(DDP)形式實現的示例性半導體裝置101的結構圖；以及
[0025]圖7是根據本發明的一個實施例的以穿透硅通孔形式實現的示例性半導體裝置102的結構圖。
【具體實施方式】
[0026]下文中，參考附圖來詳細描述本發明的優選實施例。
[0027]在本發明的實施例中，不同裸片共享用于執行阻抗校準操作的一個外部電阻。通過使用選擇裸片的信號，對裸片進行以在不同時刻執行阻抗校準操作。
[0028]圖2是根據本發明的一個實施例的示例性半導體存儲裝置100的方框圖。
[0029]在圖2所示一個實施例中，半導體裝置100被配置為包含兩個裸片DIEl和DIE2。
[0030]在一個實施例中，兩個裸片DIEl和DIE2配置為分別包含阻抗校準模塊200和300。
[0031]如圖2所示，阻抗校準模塊200和300經外部電阻連接電極ZQO和ZQl共同耦合到相同的外部電阻RQ。
[0032]裸片選擇信號‘CS0’和‘CS1’分別被提供作為DIEl和DIE2的輸入。所述裸片選擇信號‘CS0’和‘CS1’控制阻抗校準模塊200和300，使各個裸片DIEl和DIE2的阻抗校準操作在不同的時刻被執行。[0033]圖3是圖2所示的阻抗校準模塊200和300的實施例的電路圖。
[0034]在圖3所示的實施例中，阻抗校準模塊200配置為包含使能信號發生器210，代碼發生器211，以及連接控制器250。
[0035]在一個實施例中，可以與阻抗校準模塊200相同的配置方式來配置阻抗校準模塊300。
[0036]使能信號發生器210配置為響應于系統穩定信號‘RES’，芯片選擇信號‘CS0’以及刷新識別信號‘CALP’，產生使能信號‘CAL_EN’。
[0037]系統穩定信號‘RES’是用于當諸如圖形處理單元(GPU)和中央處理單元(CPU)的存儲控制器中的電源電壓穩定在目標電平時使裸片DIEl和DIE2切換為激活模式的信號。
[0038]芯片選擇信號‘CS0’是指示是否已在兩個裸片DIEl和DIE2中選定裸片DIEl的信號。同理，芯片選擇信號‘CS1’是指示裸片DIE2是否已被選定的信號。
[0039]刷新識別信號‘CALP’是通過自我刷新或自動刷新而產生的信號。
[0040]代碼發生器211配置為響應于使能信號‘CAL_EN’，利用耦合到外部電阻連接電極ZQO的外部電阻RQ產生阻抗校準代碼‘C0DE_0UT〈0:N>’。
[0041]在一個實施例中，代碼發生器211包含數字/模擬轉換器220，比較器230，以及代碼計數器240。
[0042]數字/模擬轉換器220配置為將內部代碼‘C0DE〈0:N>’轉換為代碼電壓‘VC0DE’。
[0043]在一個實施例中，數字/模擬轉換器220包含具有與內部代碼‘C0DE〈0:N>’中的位數相同數目的分支電路。每個分支電路包含晶體管和電阻器。這樣，在一個實施例中，晶體管MO至麗的數量和電阻器RO至RN的數量各自與內部代碼‘C0DE〈0:N>’中的位數相同。
[0044]內部代碼‘C0DE〈0:N>’通過位單元被輸入至分支電路的晶體管的柵極。這樣，根據內部代碼‘C0DE〈0:N>’的相應的位單元選定分支電路的電阻，并且因此，選定的電阻的數量和具體被選定的電阻由內部代碼‘C0DE〈0:N>’確定。
[0045]代碼電壓‘VC0DE’的值依賴于數字/模擬轉換器220中選定的電阻的電阻值與外部電阻RQ的電阻值的電阻比率。例如，當數字/模擬轉換器220中的選定電阻的阻值與外部電阻RQ的阻值相等時，代碼電壓‘VC0DE’是數字/模擬轉換器220的電源電壓的二分之一(例如，分壓器效果)。
[0046]比較器230配置為通過比較參考電壓‘VREF’和代碼電壓‘VC0DE’，輸出比較信號‘CMP，。
[0047]在代碼計數器240的一個實施例中，所述代碼計數器240響應于使能信號‘CAL_EN，的激活，根據比較信號‘CMP’，增大內部代碼‘C0DE〈0:N>，或者減小內部代碼‘C0DE〈0:N>’。所述代碼計數器240配置為在完成阻抗校準時輸出內部代碼‘C0DE〈0:N>’作為阻抗校準代碼C0DE_0UT〈0: N〉’。
[0048]此時，應當在數字/模擬轉換器220的分辨率范圍內完成代表阻抗校準操作的內部代碼‘C0DE〈0:N>’的重復增大和減小。因此，隨著內部代碼‘C0DE〈0:N>’重復地增大和減小，代碼計數器240配置為內部確定校準的完成并且固定內部代碼‘C0DE〈0:N>’，以防止內部代碼的增大或減小，之后，輸出內部代碼作為阻抗校準代碼‘ C0DE_0UT<0: N〉’。
[0049]連接控制器250配置為根據使能信號‘CAL_EN’，將阻抗校準模塊200與外部電阻RQ和另一裸片DIE2的阻抗校準模塊300電分離開。也就是，連接控制器250配置為根據使能信號‘CAL_EN’，將外部電阻連接電極ZQO與數字/模擬轉換器220電分離開。
[0050]在一個實施例中，連接控制器250包含反相器IVl和晶體管Tl。反相器IVl接收使能信號‘CAL_EN’并隨后使之反相。反相的使能信號‘CAL_EN’輸入到晶體管Tl的柵極。晶體管Tl的源極耦合到數字/模擬轉換器220的電阻RO至RN，并且晶體管Tl的漏極通過外部電阻連接電極ZQO耦合到外部電阻RQ。
[0051]圖4是圖3所示的使能信號發生器210的一個實施例的電路圖。
[0052]在圖4所示的實施例中，使能信號發生器210包含初始信號發生單元215，信號組合單元212，振蕩器213以及計數器214。
[0053]當激活芯片選擇信號‘CS0’時，初始信號發生單元215根據系統穩定信號‘RES’激活初始信號‘CAL_PRE’，并且響應于計數限制信號‘CAL_MAX’，去激活初始信號‘CAL_PRE’。計數限制信號‘CAL_MAX’用于去激活由初始信號‘CAL_PRE’產生的使能信號‘CAL_EN’。
[0054]信號組合單元212配置為通過組合刷新識別信號‘CALP’和初始信號‘CAL_PRE’，產生使能信號‘CAL_EN’。
[0055]振蕩器213配置為響應于初始信號‘CAL_PRE’的激活，產生振蕩信號‘0SC’。
[0056]計數器214對振蕩信號‘0SC’的脈沖數進行計數，并且當脈沖數達到目標計數值時，所述計數器214配置為激活計數限制信號‘CAL_MAX’。
[0057]下面參考圖2至圖5，描述如圖2至圖4所示配置的本發明的實施例的操作。此時，假設裸片DIEl和DIE2是諸如DRAM的存儲設備。
[0058]在一個實施例中，例如存儲控制器的外部系統，通過識別電源電壓‘VDD’ ‘VDDQ’
的穩定，激活系統穩定信號‘RES’。
[0059]在激活系統穩定信號‘RES’后，存儲控制器可以控制裸片DIEl和DIE2的阻抗校準操作的性能。
[0060]此時，在本發明的一個實施例中，通過使用芯片選擇信號‘CS0’和‘CS1’，在不同時刻進行裸片DIEl和DIE2中的每個裸片的阻抗校準操作。即，一旦完成裸片DIEl和DIE2中任何一個裸片的阻抗校準操作，執行對另一裸片的阻抗校準操作。下文將描述根據本發明的一個實施例的執行阻抗校準操作的一個例子，其中，執行阻抗校準操作的順序是先裸片DIEl后裸片DIE2。
[0061]如圖5所示，首先激活芯片選擇信號‘CS0’。此時，去激活芯片選擇信號‘CS1’。此時，相對于如讀出操作或寫入操作的正常狀態執行阻抗校準操作，該阻抗校準操作是在激活系統穩定信號‘RES’后被首先執行。
[0062]因為系統穩定信號‘RES’和芯片選擇信號‘CS0’都被激活，由圖4所示的初始信號發生單元215輸出激活的初始信號‘CAL_PRE’。
[0063]在一個實施例中，信號組合單元212響應于激活的初始信號‘CAL_PRE’，激活使能信號 ‘CAL_EN’。
[0064]振蕩器213基于初始信號‘CAL_PRE’的激活，產生振蕩信號‘0SC’。
[0065]在一個實施例中，計數器214對振蕩器信號‘0SC’的脈沖數進行計數，并且當計數值達到目標計數值時，所述計數器214激活計數限制信號‘CAL_MAX’。
[0066]當計數限制信號‘CAL_MAX’被激活時，信號組合單元212去激活初始信號‘CAL_PRE，。[0067]只要不執行自我刷新或自動刷新操作，刷新識別信號‘CALP’保持去激活狀態。當刷新識別信號‘CALP’被去激活時，隨著初始信號‘CAL_PRE’被去激活，信號組合單元212去激活使能信號‘CAL_EN’。
[0068]圖3的代碼計數器240執行內部代碼的增大和減小。當使能信號‘CAL_EN’被激活時，內部代碼‘C0DE〈0:N>’是否增大或減小依賴于比較信號‘CMP’。
[0069]當使能信號‘CAL_EN’被激活時，連接控制器250將數字/模擬轉換器220與外部電阻RQ連接。
[0070]數字/模擬轉換器220將內部代碼‘C0DE〈0:N>’轉換為代碼電壓‘VC0DE’，并且向比較器230輸出代碼電壓‘ VCODE’。
[0071]比較器230通過比較參考電壓‘VREF’和代碼電壓‘VCODE’，輸出比較信號‘CMP’。
[0072]當使能信號‘CAL_EN’被激活時，重復上述操作，并且一旦完成阻抗校準操作，輸出阻抗校準代碼‘C0DE_0UT〈0:N>’。
[0073]同時，在阻抗校準模塊300中，因為芯片選擇信號‘CS1’處于去激活狀態，使能信號‘CAL_EN’保持去激活狀態，使得代碼計數器240不操作。
[0074]并且，在阻抗校準模塊300中，因為使能信號‘CAL_EN’處于去激活狀態，連接控制器250可以將外部電阻連接電極ZQl和數字/模擬轉換器220電分離。
[0075]因此，當阻抗校準模塊200執行阻抗校準操作時，阻抗校準模塊300不操作，并且其電阻不耦合到外部電阻連接電極ZQ0。
[0076]這樣，在完成阻抗校準模塊200的阻抗校準后，通過去激活芯片選擇信號‘CS0’并且激活芯片選擇信號‘CS1’，執行阻抗校準模塊300的阻抗校準操作。
[0077]以與阻抗校準模塊200的阻抗校準操作相同的方式來執行阻抗校準模塊300的阻抗校準操作。此時，阻抗校準模塊200的連接控制器250可以將外部電阻連接電極ZQO與數字/模擬轉換器220電分離開。
[0078]因此，當阻抗校準模塊300執行阻抗校準操作時，阻抗校準模塊200不操作，并且其電阻不耦合到外部電阻連接電極ZQl。
[0079]同時，如圖5所示，在計數限制信號‘CAL_MAX’被激活后，通過刷新識別信號‘CALP’執行阻抗校準操作，所述刷新識別信號基于自我刷新和自動刷而被激活。
[0080]當然，即使在這種情況下，芯片選擇信號‘CS0’和‘CS1’被順序地激活。結果是，順序地執行對裸片DIEl的阻抗校準模塊200的阻抗校準操作和對裸片DIE2的阻抗校準模塊300的阻抗校準操作。
[0081]以與根據上述正常操作來操作阻抗校準的相同方式來執行基于刷新操作的阻抗校準操作。然而，因為刷新識別信號‘CALP’的激活部分與初始信號‘CAL_PRE’的激活部分不同，在使能信號‘CAL_EN’的激活部分可能存在差異。
[0082]即，正常操作中執行阻抗校準的時間可能與基于刷新操作的阻抗校準的時間存在差異。
[0083]圖6是根據本發明的一個實施例的以雙裸片封裝(DDP)形式實現的示例性半導體裝置101的結構圖。
[0084]參考圖2至圖5描述的本發明的實施例可應用于如圖6所示的雙裸片封裝中。
[0085]因為雙裸片封裝不具有用于電極安置的額外空間，如果阻抗校準功能需要較多的空間，阻抗校準功能不能應用于雙裸片封裝。
[0086]然而，在本發明的實施例中，因為不同的裸片DIEl和DIE2共享一個外部電阻RQ，所述實施例可應用于如圖6所示的雙裸片封裝。
[0087]在雙裸片封裝中，僅形成一個外部電阻RQ，并且僅有一個在封裝PKG外部的焊接球被分配以連接外部電阻RQ到不同的裸片DIEl以及DIE2。在圖6所示的實施例中，僅示出兩個裸片；然而，本發明可應用于各種裸片數目的場合。
[0088]圖7是根據本發明的一個實施例的以TSV(穿透硅通孔)實現的示例性半導體裝置102的結構圖。
[0089]穿透硅通孔方案是一種通過在硅晶片中制造通孔來形成電極的方案。所述TSV方案在高速輸入/輸出信號處理以及增加信號通道數量上具有極佳的效果。
[0090]參見圖2至圖5，本發明的實施例甚至可以應用于如圖7所示的穿透硅通孔結構。[0091 ] 在本發明的一個實施例中，不同的裸片DIEl和DIE2可以共享一個外部電阻RQ。因此，如圖7所示，在使用穿透硅通孔結構的情況下，僅需一個用于外部電阻連接電極ZQ的通孔。因此，簡化了工藝并且提高布圖方面的效果。
[0092]在本發明的一個實施例中，因為無論裸片數目多少都僅形成一個通孔，所述實施例不限于僅設置兩個裸片DIEl和DIE2的圖7的實施例，而是可以應用于不論裸片數目多少的情形。
[0093]雖然上面已經描述了一些實施例，但是本領域技術人員將理解，描述的實施例僅僅是示例性的。因此，不應基于描述的實施例來限制在此描述的裝置。而是，應當僅根據所附的權利要求結合上面的描述和附圖來限制在此描述的器件和方法。
【權利要求】
1.一種半導體裝置，包括: 第一裸片和第二裸片，每一裸片包含阻抗校準模塊，并且每一裸片具有分別將第一裸片和第二裸片連接到外部電阻的電極， 其中，用于連接外部電阻的第一裸片和第二裸片的電極互相耦合，并且， 第一裸片的阻抗校準模塊和第二裸片的阻抗校準模塊中的每一個響應于芯片選擇信號，執行阻抗校準操作。
2.根據權利要求1所述的半導體裝置，其中，第一裸片的阻抗校準模塊和第二裸片的阻抗校準模塊配置為使得當第一裸片的阻抗校準模塊和第二裸片的阻抗校準模塊之間的阻抗校準模塊未被選定時，所述未被選定的阻抗校準模塊與相應電極電分離開。
3.根據權利要求1所述的半導體裝置，其中，第一裸片和第二裸片中任何一個裸片的阻抗校準模塊包括: 使能信號發生器，配置為響應于所述芯片選擇信號，產生使能信號；和 代碼發生器，配置為響應于所述使能信號，產生阻抗校準代碼。
4.根據權利要求3所述的半導體裝置，其中，所述代碼發生器包括: 數字/模擬轉換器，配置為將內部代碼轉換為代碼電壓； 比較器，配置為通過比較參考電壓和所述代碼電壓，輸出比較信號；和代碼計數器，配置為 響應所述使能信號的激活，以基于所述比較信號增大或減小所述內部代碼。
5.一種半導體裝置，包括: 第一裸片和第二裸片，每一裸片包含阻抗校準模塊； 通孔，穿透第一裸片和第二裸片的每一裸片； 外部電阻，經所述通孔共同耦合到第一裸片和第二裸片；和 第一裸片的阻抗校準模塊以及第二裸片的阻抗校準模塊，其中，第一裸片的阻抗校準模塊和第二裸片的阻抗校準模塊中的每一阻抗校準模塊響應于芯片選擇信號，執行阻抗校準操作。
6.根據權利要求5所述的半導體裝置，其中，第一裸片和第二裸片中任何一個裸片的阻抗校準模塊包括: 使能信號發生器，配置為響應于所述芯片選擇信號，產生使能信號；和 代碼發生器，配置為響應于所述使能信號，產生阻抗校準代碼。
7.根據權利要求6所述的半導體裝置，其中，所述代碼發生器包括: 數字/模擬轉換器，配置為將內部代碼轉換為代碼電壓； 比較器，配置為通過比較參考電壓和所述代碼電壓，輸出比較信號；和代碼計數器，配置為響應所述使能信號的激活，以基于所述比較信號增大或者減小所述內部代碼。
8.一種校準阻抗的半導體裝置，所述半導體裝置包括: 外部電阻； 多個裸片，共同耦合到所述外部電阻，所述多個裸片中的每一裸片包含阻抗校準模塊； 其中，所述阻抗校準模塊中的每一個都配置為響應于芯片選擇信號，使得阻抗校準模塊在彼此不同時刻執行阻抗校準。
9.根據權利要求8所述的半導體裝置，其中，所述多個裸片中任何一個裸片的阻抗校準模塊包括: 使能信號發生器，配置為響應于所述芯片選擇信號，產生使能信號；和 代碼發生器，配置為響應于所述使能信號，產生阻抗校準代碼。
10.根據權利要求9所述的半導體裝置，其中，所述阻抗校準模塊還包括:連接控制器，配置為響應所述使能信號，將所述阻抗校準模塊和所述外部電阻電分離開。
11.根據權利要求9所述的半導體裝置，其中，所述代碼發生器包括: 數字/模擬轉換器，配置為將內部代碼轉換為代碼電壓； 比較器，配置為通過比較參考電壓和所述代碼電壓，輸出比較信號；和代碼計數器，配置為響應所述使能信號的激活，以基于所述比較信號增大或減小所述內部代碼。
12.根據權利要求9所述的半導體裝置，其中，所述使能信號發生器包括: 初始信號發生單元，配置為響應于所述芯片選擇信號和計數限制信號，產生初始信號; 振蕩器，配置為響應于所述初始信號，產生振蕩信號； 計數器，配置為對所述振蕩信號的脈沖數進行計數，并在該脈沖數達到目標計數值時激活所述計數限制信號，其中，所述初始信號發生單元響應于激活的計數限制信號，去激活所述初始信號；和 信號組合單元，配置為響應于所述初始信號和刷新識別信號，產生所述使能信號。
【文檔編號】G11C5/06GK104036810SQ201410171554
【公開日】2014年9月10日 申請日期:2010年2月9日 優先權日:2009年6月30日
【發明者】樸洛圭 申請人:愛思開海力士有限公司