非易失性存儲器件、存儲系統及其外部電源控制方法
【專利摘要】外部電源控制方法包括：根據第一外部電壓的下降確定是否向第一節點施加第二外部電壓；當向第一節點施加第二外部電壓時根據第二外部電壓的下降來生成標志信號；響應于標志信號向第二節點傳送第一節點的電壓；以及響應于標志信號對連接至第二節點的內部電路的至少一個電壓放電。
【專利說明】非易失性存儲器件、存儲系統及其外部電源控制方法
[0001]對相關申請的交叉引用
[0002]本申請要求于2013年I月18日在韓國知識產權局提交的韓國專利申請第10-2013-0005920號的優先權，通過引用將其全部內容合并于此。
【技術領域】
[0003]在此描述的發明構思涉及非易失性存儲器件、包括非易失性存儲器件的存儲系統和/或外部電源控制方法。
【背景技術】
[0004]半導體存儲器件可以是易失性的或非易失性的。非易失性半導體存儲器件即使在斷電時也可以保持在其中存儲的數據。取決于使用的制造技術，非易失性存儲器件可以是永久的或可再編程的。非易失性存儲器件可以用于計算機、航空電子、無線電通信和消費電子產業中廣泛的應用中的用戶數據、程序和微代碼貯存。非易失性存儲器件常常利用外部供電電壓，然而，典型的非易失性存儲器件不能檢測供電電壓的電壓電平的下降并根據檢測結果來控制內部電路。這可能導致可靠地操作非易失性存儲器件中的問題。
【發明內容】
[0005]本發明構思的示例實施例的一方面旨在提供非易失性存儲器件的外部電源控制方法。
[0006]在一個實施例中，所述方法可以包括:根據第一外部電壓的下降確定是否向第一節點施加第二外部電壓；當向第一節點施加第二外部電壓時，根據第二外部電壓的下降來生成標志信號；響應于標志信號，將第一節點的電壓傳送到第二節點；以及響應于標志信號，對連接至第二節點的內部電路的至少一個電壓放電，其中根據第一外部電壓的下降來確定是否向第一節點施加第二外部電壓的步驟包括當第一外部電壓下降時生成檢測信號；以及響應于檢測信號，向第一節點施加第二外部電壓。
[0007]本發明構思的示例實施例的另一個方面針對的是非易失性存儲器件。
[0008]在一個實施例中，該存儲器件可以包括:具有多個存儲塊的存儲單元陣列；外部電源控制邏輯，被配置為接收第一和第二外部電壓，以便檢測第一和第二外部電壓是否下降，以及根據檢測結果決定是否阻斷第一和第二外部電壓，第二外部電壓高于第一外部電壓；電壓生成電路，被配置為基于通過外部電源控制邏輯提供的第一和第二外部電壓來生成驅動電壓；地址譯碼器，被配置為響應于地址選擇存儲塊之一，并且向所選擇的塊提供驅動電壓；輸入/輸出電路，被配置為臨時存儲要在所選擇的存儲塊的存儲單元編程的數據或者從所選擇的存儲塊的存儲單元讀取的數據；以及控制邏輯，被配置為控制電壓生成電路、地址譯碼器和輸入/輸出電路。
[0009]本發明構思的示例實施例的又另一方面針對的是存儲系統。
[0010]在一個實施例中，存儲系統可以包括至少一個非易失性存儲器件；以及存儲控制器，被配置為控制至少一個非易失性存儲器件。所述至少一個非易失性存儲器件包括:外部電源控制邏輯，被配置為根據第一外部電壓的下降來確定向內部電路施加第二外部電壓，以及當向內部電路施加第二外部電壓時根據第二外部電壓的下降來生成標志信號，第二外部電壓高于第一外部電壓；以及外部電壓設置寄存器，被配置為從外部設備接收指示是否向非易失性存儲器件施加第二外部電壓的外部電壓命令，并且存儲與外部電壓命令對應的數據。
[0011]在一個實施例中，存儲器件包括:內部電路，內部電路包括其中具有多個存儲塊的存儲單元陣列；以及電源控制器，被配置為向內部電路提供第一外部電壓和第二外部電壓中的一個，檢測第一外部電壓和第二外部電壓的減少，以及如果電源控制器檢測到第一外部電壓和第二外部電壓中的一個的電壓減少，則禁止向內部電路提供第二外部電壓。
[0012]在一個實施例中，電源控制器進一步包括:包括多個晶體管的第一外部電壓檢測器，被配置為響應于檢測到第一外部電壓的電壓減少而生成檢測信號；以及第二外部電壓檢測器，包括被配置為劃分第二外部電壓的分壓器，被配置為比較劃分的電壓和參考電壓并且如果劃分的電壓低于參考電壓則生成標志信號的比較器。
[0013]在一個實施例中，第二外部電壓具有比第一外部電壓更高的電壓，并且內部電路進一步包括:電壓生成器，被配置為從電源控制器接收第一外部電壓，如果電源控制器沒有檢測到第一外部電壓和第二外部電壓之一中的電壓減少則選擇性地接收第二外部電壓，并且使用第一外部電壓和第二外部電壓來生成驅動存儲單元陣列的驅動電壓；以及內部控制器，被配置為從電源控制器接收標志信號，標志信號指示電源控制器是否檢測到第二外部電壓的電壓減少。
[0014]在一個實施例中，內部控制器被配置為如果標志信號指示電源控制器檢測到了第二外部電壓的電壓減少則指令非易失性存儲器件對連接至多個存儲塊的字線和位線放電。
【專利附圖】
【附圖說明】
[0015]從以下參照附圖的描述中，以上和其他對象和特征將變得明顯，其中遍及各圖，相似的參考標號指代相似的部分，除非另外指定，并且附圖中
[0016]圖1是示意性地圖解根據本發明構思的示例實施例的非易失存儲器件100的框圖；
[0017]圖2是示意性地示出圖1的外部電源控制邏輯的框圖；
[0018]圖3是示意性地圖解圖2的外部高電壓檢測器的電路圖；
[0019]圖4是示意性地圖解圖2的外部高電壓檢測器的電路圖；
[0020]圖5是示意性地圖解根據本發明構思的示例實施例的編程電壓生成器的框圖；
[0021]圖6是示意性地圖解根據本發明構思的示例實施例的通過電壓生成器的框圖；
[0022]圖7是示意性地圖解當外部電壓下降時的根據本發明構思的示例實施例的外部電源控制方法的流程圖；
[0023]圖8是示意性地圖解當外部高壓下降時的根據本發明構思的示例實施例的外部電源控制方法的流程圖；
[0024]圖9是示意性地圖解根據本發明構思的示例實施例的外部電源控制方法的流程圖；[0025]圖10至13是用于描述通過根據本發明構思的示例實施例的外部電源控制邏輯120獲得的效果的示圖；
[0026]圖14是示意性地圖解根據本發明構思的示例實施例的存儲系統的框圖；
[0027]圖15是示意性地圖解根據本發明構思的示例實施例的固態驅動器的框圖；
[0028]圖16是示意性地圖解根據本發明構思的示例實施例的eMMC的框圖；以及
[0029]圖17是示意性地圖解根據本發明構思的示例實施例的通信設備的框圖。
【具體實施方式】
[0030]將參照附圖來詳細地描述示例實施例。然而，本發明構思可以以各種不同的形式具體化，而不應該被認為僅限于所示實施例。而是，作為示例提供這些示例實施例，使得此公開將是徹底和完全的，并且將向本領域技術人員充分地傳達本發明構思。因此，針對本發明構思的一些實施例，不描述公知過程、元件和技術。除非另作說明，否則遍及附圖和所寫描述，相似的參考數字表示相似的元件，因而將不重復描述。在附圖中，為了清楚可能夸大層和區域的尺寸和相對尺寸。
[0031]除非另外定義，否則在此使用的所有術語(包括技術和科學術語)具有與此發明構思所屬的領域中一位普通技術人員所通常理解的相同的意思。還應該理解，諸如在通用詞典中定義的那些術語應該被解釋為具有與它們在本說明書和/或相關領域的上下文中的意思一致的意思，而不應該以理想化或過于正式的意義來解釋，除非在此清楚地如此定義。
[0032]圖1是示意性地圖解根據本發明構思的示例實施例的非易失存儲器件100的框圖。
[0033]參照圖1，非易失性存儲器件100可以包括存儲單元陣列110、外部電源控制邏輯(EPCL) 120、電壓生成電路(VGNRT) 130、地址譯碼器(XDEC) 140、輸入/輸出電路150和控制邏輯160。
[0034]例如，非易失性存儲器件100可以是NAND快閃存儲器件。然而，很好理解，非易失性存儲器件100不限于NAND快閃存儲器件。例如，非易失性存儲器件100可以是NOR快閃存儲器件、阻性隨機存儲存儲器(RRAM)器件、相變存儲(RRAM)器件、磁阻隨機存取存儲(MRAM)器件、鐵電隨機存取存儲器(FRAM)器件、自旋轉移扭矩隨機存取存儲器(STT-RAM)等等。此外，可以將非易失性存儲器件實現為具有三維陣列結構。本發明構思可以應用于包括由絕緣薄膜形成的電荷貯存層的電荷捕獲快閃(CTF)存儲器件，以及包括由導電浮柵形成的電荷貯存層的快閃存儲器件。下面，將在非易失性存儲器件100是NAND快閃存儲器件的假設下描述本發明構思。
[0035]存儲單元陣列110可以包括多個存儲塊。為便于描述，圖1示出一個存儲塊。存儲塊可以包括分別連接至位線BLO至BLn (η是2或更大的整數)的串。這里，串可以包括串聯連接的至少一個串選擇晶體管SST、存儲單元MCO至MCm (m是2或更大的整數)以及至少一個地選擇晶體管GST。串選擇晶體管SST可以由通過串選擇線SSL傳送的電壓來驅動。地選擇晶體管GST可以由通過地選擇線GSL傳送的電壓來驅動。每個存儲單元可以存儲至少一位數據，并且可以由通過字線WLO至WLm的對應一條傳送的電壓來驅動。
[0036]外部電源控制邏輯120可以從外部設備(例如，存儲控制器)接收至少兩個外部電壓EVC和VPPx，并且可以確定外部電壓EVC和VPPx的每個是否已下降。基于確定結果，夕卜部電源控制邏輯120可以選擇性地將外部電壓EVC和VPPx施加到內部電路101，或者生成用于控制內部電路101的標志信號FS。這里，外部電壓VPPx(下文稱為第二外部電壓)可以高于外部電壓EVC (下文稱為第一外部電壓)。在示例實施例中，第二外部電壓VPPx可以大約是12V。內部電路101可以組成非易失性存儲器件100的除了外部電源控制邏輯120之外的元件(例如，110、130、140、150和160)。標志信號FS可以是引導當前操作模式的結束、切換到備用模式中、高電壓的放電等等的控制信號，來穩定地驅動非易失性存儲器件100。
[0037]在示例實施例中，當檢測到第一外部電壓EVC的下降時，可以將第二外部電壓VPPx施加到內部電路101。
[0038]在示例實施例中，當檢測到第二外部電壓VPPx的下降時，可以生成標志信號FS。
[0039]在示例實施例中，可以響應于標志信號FS來結束非易失性存儲器件100的當前模式。在結束當前模式之后，可以使字線WLO至WLm以及位線BLO至BLn的電壓放電。
[0040]電壓生成電路130可以基于第一外部電壓EVC或第二外部電壓VPPx來生成用于驅動的驅動電壓(例如，Vpp、Vers、Vpgm、Vpass、Vr、Vread等)。電壓生成電路130可以通過至少一個電荷泵(未示出)使用第一外部電壓EVC的泵浦操作或者使用第二外部電壓VPPx的分壓操作，來生成驅動電壓(例如，Vpp> Vers、Vpgm、Vpass、Vr、Vread等)。這里,可以響應于泵啟動信號PEB來激活電荷泵。
[0041]地址譯碼器140可以響應于地址選擇多個存儲塊之一，并且可以將用于驅動的字線電壓(例如，編程電壓Vpgm、通過電壓Vpass、擦除電壓Vers、驗證電壓Vvfydlj電壓Vr、讀通過電壓Vread等)傳送到字線WL。
[0042]在編程操作，輸入/輸出電路150可以被配置為臨時存儲從外部設備輸入的數據，并且在所選擇的頁編程臨時存儲的數據。在讀操作，輸入/輸出電路150可以被配置為從所選擇的頁讀取數據并臨時存儲讀取的數據。臨時存儲的讀取的數據可以被輸出到外部設備。輸入/輸出電路150可以包括分別與位線BLO至BLn對應的頁緩沖器。每個頁緩沖器可以包括用于編程/讀操作的多個鎖存器。
[0043]控制邏輯160可以控制非易失性存儲器件100的整體操作。控制邏輯160可以解碼從外部存儲控制器提供的控制信號和命令，并且可以根據解碼的結果來控制電壓生成電路130、地址譯碼器140和輸入/輸出電路150。
[0044]控制邏輯160可以包括外部高電壓設置寄存器162，外部高電壓設置寄存器162被配置為存儲與從外部設備接收的外部高電壓命令對應的數據。在示例實施例中，外部高電壓命令可以從外部存儲控制器傳送，并且可以根據主機請求、用戶請求或者是否檢測到外部高電壓VPPx而由存儲控制器發布。控制邏輯160可以基于在外部高電壓設置寄存器162存儲的數據來生成泵啟動信號PEB。
[0045]另一方面，根據本發明構思的實施例的非易失性存儲器件100可以包括外部電源控制邏輯120，外部電源控制邏輯120檢測外部電壓EVC和VPPx來控制內部電路101。因而，非易失性存儲器件100的操作可以是穩定的。
[0046]圖2是示意性地示出圖1的外部電源控制邏輯120的框圖。
[0047]參照圖2，外部電源控制邏輯120可以包括第一開關SWl、第二開關SW2、外部電壓檢測器(或者，第一外部電壓檢測器)122、外部高電壓檢測器(或者，第二外部電壓檢測器)124。[0048]外部電壓檢測器122可以連接至外部電壓焊盤102來檢測外部電壓EVC的下降。當檢測到外部電壓EVC的下降時，外部電壓檢測器122可以生成檢測信號DET。
[0049]外部高電壓檢測器124可以連接至外部高電壓焊盤103來檢測外部高電壓VPPx的下降。當外部高電壓VPPx低于參考電壓(或，參考值)時，外部高電壓檢測器124可以生成標志信號FS。
[0050]在示例實施例中，標志信號FS可以通過標志信號焊盤104被輸出到外部存儲控制器。當非易失性存儲器件100是NAND快閃存儲器件時，標志信號焊盤104可以是R/B焊盤。響應于標志信號FS,存儲控制器不會向非易失性存儲器件100傳送命令。
[0051 ] 在示例實施例中，外部高電壓檢測器124可以檢測在第一開關SWl和第二開關SW2之間傳送的外部高電壓VPPx。
[0052]在其他示例實施例中，外部高電壓檢測器124可以檢測外部高電壓焊盤103的外部高電壓VPPx。在這種情況下，標志信號FS可以是外部電壓EVC的檢測信號DET和指示外部高電壓VPPx的下降的信號的合并。
[0053]在示例實施例中，第一開關SWl可以響應于檢測信號DET而電連接外部高電壓焊盤103和第一節點ND1。第一開關SWl可以由檢測信號DET控制。然而，第一開關SWl可以由標志信號FS控制。在這種情況下，第一開關SWl可以響應于標志信號FS而電連接外部高電壓焊盤103和第一節點NDl。
[0054]在示例實施例中，第二開關SW2可以響應于標志信號FS而電連接外部高電壓焊盤103和第二節點ND2。施加到外部高電壓焊盤103的外部高電壓VPPx可以通過第二節點ND2傳送到內部電路101 (參照圖1)。
[0055]在圖2中，可切換的高電壓可以通過第二開關SW2傳送到內部電路101。然而，本發明構思的示范性實施例不限于此。可以省去外部電源控制邏輯120的第二開關SW2。
[0056]根據通過檢測到分別施加到外部電壓焊盤102和外部高電壓焊盤103的外部電壓EVC和外部高電壓VPPx下降而生成的檢測信號DET和標志信號FS，根據本發明構思的示例實施例的外部電源控制邏輯120可以保護內部電路101。
[0057]圖3是示意性地圖解圖2的外部電壓檢測器122的電路圖。參照圖3，外部電壓檢測器122可以包括NMOS晶體管NM、PM0S晶體管PM和耗盡型晶體管DT。NMOS晶體管NM和PMOS晶體管PM可以串聯連接，并且其柵極可以連接至外部電壓焊盤102。耗盡型晶體管DT可以連接在外部高電壓焊盤103和PMOS晶體管PM之間。耗盡型晶體管DT的柵極可以連接至輸出端，并且向輸出端提供檢測信號DET。
[0058]在操作中，當經由外部電壓焊盤102接收到外部電壓EVC時，NMOS晶體管匪可以導通，而PMOS晶體管PM可以關斷。此時，檢測信號DET可以具有地電壓。當接收到外部電壓EVC時，NMOS晶體管匪可以關斷，而PMOS晶體管PM可以導通。此時，檢測信號DET可以具有外部高電壓焊盤103的電壓。
[0059]在圖3中，耗盡型晶體管DT可以用于保護低電壓電路免受高電壓VPPx的影響。然而，本發明構思不限于此。例如，根據本發明構思的示例實施例的外部電壓檢測器122可以使用高電壓晶體管代替耗盡型晶體管DT。
[0060]根據本發明構思的示例實施例的外部電壓檢測器122可以根據施加到外部電壓焊盤102的外部電壓EVC是否下降來生成檢測信號DET。[0061]圖4是示意性地圖解圖2的外部高電壓檢測器124的電路圖。參照圖4，外部高電壓檢測器124可以包括比較器CMP以及由串聯連接的二極管Dl和D2形成的分壓器124-1。比較器CMP可以由外部電壓EVC或內部電壓IVC來驅動，并且可以比較參考電壓Vref和來自分壓器124-1的分壓以生成標志信號FS。可以通過由二極管Dl和D2劃分(divide)高電壓VPPx來生成分壓。如圖2中所示，高電壓VPPx可以通過由檢測信號DET導通的第一開關SWl來傳送。
[0062]在示例實施例中，參考電壓Vref可以使用外部電壓EVC或者內部電壓IVC來生成。
[0063]在其他示例實施例中，參考電壓Vref可以是與從外部設備提供的外部電壓EVC和外部高電壓VPPx不同的電壓。
[0064]根據本發明構思的示例實施例的外部高電壓檢測器124可以根據高電壓VPPx是否下降來生成標志信號FS。
[0065]如上所述，從圖1中的外部電源控制邏輯120輸出的外部電壓EVC和VPPx可以用于生成驅動電壓(例如，編程電壓Vpgm、通過電壓Vpass等)的泵浦操作。
[0066]圖5是示意性地圖解根據本發明構思的示例實施例的編程電壓生成器131的框圖。
[0067]參照圖5，編程電壓生成器131可以包括編程電壓電荷泵131-1、編程電壓檢測器
131-2和編程電壓振蕩器131-3。
[0068]編程電壓電荷泵131-1可以響應于泵浦時鐘信號CLK_PGM生成編程電壓Vpgm。例如，通過泵浦操作使用外部電壓EVC或內部電壓IVC對串聯連接的電容器充電，可以將輸出電壓提高至編程電壓Vpgm。編程電壓檢測器131-2可以接收振蕩信號0SC，并且可以檢測編程電壓電荷泵131-1的輸出來生成泵浦時鐘CLK_PGM。編程電壓振蕩器131-3可以生成振蕩信號OSC。
[0069]如圖1中所示，電壓生成電路(VGNRT) 130可以用類似于通過編程電壓生成器131生成的電壓的方式，生成諸如擦除電壓Vers和高電壓Vpp的其他電壓。
[0070]根據本發明構思的示例實施例的編程電壓生成器131可以通過泵浦外部電壓EVC來生成編程電壓Vpgm。
[0071]圖6是示意性地圖解根據本發明構思的示例實施例的通過電壓生成器132的框圖。
[0072]參照圖6，通過電壓生成器132可以包括通過電壓電荷泵132-1、通過電壓檢測器
132-2、通過電壓振蕩器132-3和分壓器132-4。
[0073]響應于泵浦時鐘信號CLK_PASS，通過電壓電荷泵132_1可以通過執行泵浦操作來生成內部高電壓VPPi。
[0074]通過電壓電荷泵132-1可以響應于泵啟動信號PEB而被激活。例如,在泵啟動信號PEB指示外部高電壓VPPx的施加的事件中，通過電壓電荷泵132-1可以被禁用。
[0075]通過電壓檢測器132-2可以接收振蕩信號0SC，并且可以感測通過電壓電荷泵132-1的輸出來生成泵浦時鐘CLK_PASS。通過電壓振蕩器132-3可以生成振蕩信號0SC。
[0076]分壓器132-4可以劃分外部高電壓VPPx或內部高電壓VPPi來生成通過電壓Vpass0[0077]在示例實施例中，通過電壓振蕩器132-3可以在與圖3的編程電壓振蕩器131_3相同的電路中被具體化。
[0078]可以根據指示是否接收到外部高電壓VPPx的泵啟動信號PEB來決定通過電壓生成器132的泵浦操作的激活。
[0079]圖7是示意性地圖解當外部電壓下降時的、根據本發明構思的示例實施例的外部電源控制方法的流程圖。
[0080]參照圖2至7，在操作SllO中，非易失性存儲器件100可以運行編程/讀/擦除命令。在操作S120中，外部電壓檢測器122可以確定外部電壓EVC是否下降，并且可以生成與確定值對應的檢測信號DET。如果確定外部電壓EVC已下降，則在操作S125中，可以斷開第一開關SW1，以便不向內部電路101施加外部高電壓VPPx。之后，方法可以前進到操作S120。如果確定外部電壓EVC沒有下降，則在操作S130，外部電壓檢測器122可以導通第一開關SWl，以便向內部電路101施加外部高電壓VPPx。
[0081]當檢測到外部電壓EVC的下降時，被配置為運行上述外部電源控制方法的非易失性存儲器件可以阻斷外部高電壓VPPx施加到內部電路101。
[0082]圖8是示意性地圖解當外部高壓下降時的根據本發明構思的示例實施例的外部電源控制方法的流程圖。
[0083]參照圖2至8，在操作S210中，非易失性存儲器件100可以運行編程/讀/擦除命令。在操作S220中，外部高電壓檢測器124可以確定外部高電壓VPPx是否下降。例如，外部高電壓檢測器124可以確定通過劃分外部高電壓VPPx獲得的電壓是否低于參考電壓Vref0
[0084]如果外部高電壓檢測器124確定通過劃分外部高電壓VPPx獲得的電壓低于參考電壓Vref，則在操作S225中，外部高電壓檢測器124可以生成標志信號FS。
[0085]非易失性存儲器件100可以由標志信號FS控制。例如，響應于標志信號FS,非易失性存儲器件100可以停止當前狀態(例如，根據在操作S210中運行的命令而執行的操作)，進入備用模式，對內部電路101的高電壓放電或者生成就緒/繁忙信號RnB。此外，響應于標志信號FS，通過對在編程/擦除/讀操作的字線WLO至WLm和位線BLO至BLn的電壓放電，可以執行非易失性存儲器件100的恢復操作。之后，該方法可以前進到操作S220。
[0086]如果通過劃分外部高電壓VPPx獲得的電壓高于參考電壓Vref，則在操作S230中，非易失性存儲器件100可以維持當前狀態。
[0087]當檢測到外部高電壓VPPx的下降時，非易失性存儲器件100可以生成用于控制內部電路101的標志信號FS，來保證非易失性存儲器件100的穩定性。
[0088]圖9是示意性地圖解根據本發明構思的示例實施例的外部電源控制方法的流程圖。
[0089]參照圖1至9，在操作S310中，外部電源控制邏輯120的外部電壓檢測器122基于第一外部電壓EVC (例如，夕卜部電壓EVC)的下降,可以確定是否向內部電路101施加第二外部電壓(例如，外部高電壓VPPx)。第二外部電壓VPPx可以高于第一外部電壓EVC。
[0090]當向內部電路101施加第二外部電壓VPPx時，在操作S320中，外部電源控制邏輯120的外部高電壓檢測器124可以響應于第二外部電壓VPPx的下降而生成標志信號FS。
[0091]在操作S330中，非易失性存儲器件100可以響應于標志信號FS而終止當前操作模式。
[0092]在結束當前操作模式之后，在操作S340中，內部電路101可以使內部電壓101的至少一個電壓放電。
[0093]運行上述外部電源控制方法的非易失性存儲器件100可以檢測外部電壓EVC和外部高電壓VPPx是否下降，根據檢測結果生成標志信號FS，并且響應于標志信號FS來控制非易失性存儲器件100的驅動。
[0094]圖10至13是用于描述通過根據本發明構思的示例實施例的外部電源控制邏輯120獲得的效果的示圖。
[0095]如圖10中圖解的，如果外部電壓EVC是低電壓而外部高電壓VPPx是正常電壓，則外部電壓檢測器122可以檢測到可以是非易失性存儲器件100的主電源的外部電壓EVC已下降到低電壓。外部電壓檢測器122可以斷開第一開關SW1，使得不向非易失性存儲器件100的內部電路101施加外部高電壓VPPx。外部電壓檢測器122可以禁用使用外部電壓EVC或者依賴于外部電壓EVC的電源的內部電路101和所有電路的操作。
[0096]雖然當外部電壓EVC下降時施加外部高電壓VPPx，但是響應于檢測信號的第一開關SWl的斷開可以避免外部高電壓VPPx施加到內部電路101。因而，可以提高不具有針對高電壓的保護電路的內部電路101中的電路的可靠性。
[0097]如圖11中圖解的，如果外部電壓EVC是正常電壓而外部高電壓VPPx是低電壓，則第一開關SWl可以被導通，使得將外部高電壓VPPx施加到非易失性存儲器件100的內部電路 101。
[0098]如圖12中圖解的，如果外部電壓EVC是低電壓而外部高電壓VPPx是正常電壓，則第一開關SWl可以被斷開，使得不將外部高電壓VPPx施加到非易失性存儲器件100的內部電路101。
[0099]如圖13中圖解的，如果外部電壓EVC是正常電壓而外部高電壓VPPx是低電壓，則當外部高電壓VPPx低于參考電壓Vref時，外部高電壓檢測器124可以生成標志信號FS。換言之，如果在外部電源中斷時在外部電壓EVC的下降之前產生外部高電壓VPPx的下降，則外部高電壓檢測器124可以生成標志信號FS。如圖2中圖解的，第二開關SW2可以由標志信號FS來斷開。此外，可以響應于標志信號FS使非易失存儲器件100的內部電路101的電壓放電，來提高非易失性存儲器件100的可靠性。
[0100]其間，第一開關SWl可以由標志信號FS導通或斷開。例如，當標志信號FS指示外部高電壓VPPx的下降時，不管外部電壓EVC是否是正常電壓，都可以如圖13的虛線所示斷開第一開關SWl。
[0101]圖14是示意性地圖解根據本發明構思的示例實施例的存儲系統的框圖。
[0102]參照圖14，存儲系統1000可以包括至少一個非易失性存儲器件1100和存儲控制器1200。可以將參照圖1至13描述的外部電源控制方法應用到非易失性存儲器件1100。存儲控制器1200可以通過多個通道連接至非易失性存儲器件1100。存儲控制器1200可以包括至少一個處理器1210、緩沖存儲器1220、ECC電路1230、代碼存儲器1240、主機接口1250和存儲器接口 1260。
[0103]存儲系統100可以包括外部電源控制邏輯1120，該外部電源控制邏輯1120被配置為根據外部電源是否下降來選擇性地將外部電源施加到內部電路。因而，可以提高非易失性存儲器1100的可靠性。
[0104]在一個或多個示例實施例中，本發明構思適用于固態驅動器(SSD )。
[0105]圖15是示意性地圖解根據本發明構思的示例實施例的固態驅動器的框圖。
[0106]參照圖15，固態驅動器(SSD) 2000可以包括多個快閃存儲器件2100和SSD控制器2200。快閃存儲器件2100可以被配置為由外部高電壓供電。可以將參照圖1至13描述的外部電源控制方法應用到每個快閃存儲器件2100。SSD控制器2200可以經由多個通道CHl至CHi連接至快閃存儲器件2100。SSD控制器2200可以包括至少一個處理器2210、緩沖存儲器2220、主機接口 2250和快閃接口 2260。
[0107]SSD2000可以使用外部高電壓VPPx來提高電源效率。此外，SSD2000可以包括快閃存儲器件2100，其中每個快閃存儲器件都具有外部電源控制邏輯EPCL來提高操作的可靠性。
[0108]本發明構思可適用于嵌入式MMC (下文稱為eMMC)。
[0109]圖16是示意性地圖解根據本發明構思的示例實施例的eMMC的框圖。
[0110]參照圖16，eMMC3000可以包括集成在芯片中的至少一個NAND快閃存儲器件3100和控制器3200。eMMC3000可以支持eMMC4.4標準。
[0111]NAND快閃存儲器件3100可以是單數據速率(SDR)NAND快閃存儲器件或者雙數據速率(DDR) NAND快閃存儲器件。在示例實施例中，NAND快閃存儲器件3100可以包括NAND快閃存儲芯片。在此，NAND快閃存儲器件3100可以通過在一個封裝堆疊NAND快閃存儲芯片來實現(例如，FBGA、細間距球柵陣列等)。可以將參照圖1至13描述的外部電源控制方法應用到每個NAND快閃存儲器件。
[0112]控制器3200可以經由多個通道與快閃存儲器件3100連接。控制器3200可以包括至少一個控制器核3210、主機接口 3250和NAND接口 3260。控制器核3210可以控制eMMC3000的整體操作。主機接口 3250可以被配置為執行控制器3200和主機之間的接口連接。NAND接口 3260可以被配置為提供NAND快閃存儲器件3100和控制器3200之間的接口連接。在示例實施例中，主機接口 3250可以是并行接口(例如，MMC接口)。在其他示例實施例中，eMMC3000的主機接口 3250可以是串行接口(例如，UHS-1I, UFS等)。
[0113]eMMC3000可以從主機接收供電電壓Vcc和Vccq。在此，可以將供電電壓Vcc (約3.3V)提供到NAND快閃存儲器件3100和NAND接口 3260，并且可以將供電電壓Vccq (約
1.8V/3.3V)提供到控制器3200。
[0114]根據本發明構思的示例實施例的eMMC3000可以使用外部高電壓VPPx，因此它可適用于小尺寸和低功率的移動產品(例如，蜂窩電話、平板等)。
[0115]圖17是示意性地圖解根據本發明構思的示例實施例的通信設備的框圖。
[0116]參照圖17，通信設備4000可以包括應用處理器4100、通信單元4200、存儲單元4300、顯示單元4400、觸摸屏單元4500和音頻單元4600。存儲單元4300可以包括至少一個緩沖存儲器和至少一個非易失性存儲器件。在此，可以將參照圖1至13描述的外部電源控制方法應用到非易失性存儲器件。
[0117]雖然已經參照示例實施例描述本發明構思，但是對于本領域技術人員將顯然，在不脫離示例實施例的精神和范圍的情況下可以進行各種改變和修改。因此，應該理解以上實施例不是限制性的，而是說明性的。
【權利要求】
1.一種非易失性存儲器件的外部電源控制方法，該非易失性存儲器件包括內部電路，該內部電路容有存儲單元陣列，該方法包括: 根據第一外部電壓的下降，確定是否向第一節點施加第二外部電壓，所述確定是否向第一節點施加第二外部電壓的步驟包括， 當第一外部電壓下降時，生成檢測信號，以及 響應于檢測信號，向第一節點施加第二外部電壓； 當向第一節點施加 第二外部電壓時，根據第二外部電壓的下降來生成標志信號； 響應于標志信號選擇性地向第二節點傳送第一節點的電壓，第二節點電連接至該內部電路；以及 響應于標志信號，使連接至第二節點的該內部電路的至少一個電壓放電。
2.如權利要求1所述的外部電源控制方法，其中第二外部電壓高于第一外部電壓。
3.如權利要求2所述的外部電源控制方法，進一步包括: 當不向非易失性存儲器件施加第一外部電壓而向非易失性存儲器件施加第二外部電壓時，保護該內部電路使得不向該內部電路施加第二外部電壓。
4.如權利要求1所述的外部電源控制方法，其中生成標志信號的步驟包括: 劃分第二外部電壓； 比較劃分的電壓和參考電壓；以及 當劃分的電壓低于參考電壓時生成標志信號。
5.如權利要求4所述的外部電源控制方法，其中使用第一外部電壓來生成參考電壓。
6.如權利要求1所述的外部電源控制方法，進一步包括: 響應于標志信號而終止非易失性存儲器件的當前模式；以及 啟動非易失性存儲器件的備用模式。
7.如權利要求1所述的外部電源控制方法，進一步包括: 響應于標志信號，輸出指示非易失性存儲器件沒有接收到命令的信息，并且其中所述至少一個電壓包括字線和位線的電壓。
8.一種非易失性存儲器件，包括: 具有多個存儲塊的存儲單元陣列； 外部電源控制邏輯，被配置為， 接收第一和第二外部電壓， 檢測第一和第二外部電壓的電壓下降，并且 根據檢測結果決定是否阻斷第一和第二外部電壓，第二外部電壓高于第一外部電壓；電壓生成電路，被配置為基于通過外部電源控制邏輯提供的第一和第二外部電壓來生成驅動存儲單元陣列的驅動電壓； 地址譯碼器，被配置為響應于地址而選擇存儲塊之一，并且向所選擇的塊提供驅動電壓； 輸入/輸出電路，被配置為臨時存儲要被編程到所選擇的存儲塊的存儲單元的數據或者從所選擇的存儲塊的存儲單元讀取的數據；以及 控制邏輯，被配置為控制電壓生成電路、地址譯碼器和輸入/輸出電路。
9.如權利要求8所述的非易失性存儲器件，其中外部電源控制邏輯包括:第一外部電壓檢測器，被配置為基于通過第一外部電壓焊盤施加的第一外部電壓是否下降來生成檢測信號；以及 第二外部電壓檢測器，被配置為， 響應于檢測信號，向電壓生成電路提供通過第二外部電壓焊盤施加的第二外部電壓，以及 根據第二外部電壓是否下降來生成標志信號。
10.如權利要求9所述的非易失性存儲器件，其中第一外部電壓檢測器包括: 具有連接至第二外部電壓焊盤的漏極和連接至發送檢測信號的輸出端的柵級的耗盡型晶體管； 具有連接至所述耗盡型晶體管的源極的漏極、連接至所述輸出端的源極以及連接至第一外部電壓焊盤的柵極的PMOS晶體管；以及 具有連接至所述輸出端的源極、接地的漏極以及連接至第一外部電壓焊盤的柵極的NMOS晶體管。
11.如權利要求9所述的非易失性存儲器件，其中第二外部電壓檢測器包括: 分壓器，被配置為劃 分施加到電壓生成電路的第二外部電壓來生成分壓；以及 比較器，被配置為， 比較分壓和參考電壓，以及 當分壓低于參考電壓時輸出標志信號。
12.如權利要求11所述的非易失性存儲器件，其中非易失性存儲器件被配置為響應于標志信號而執行恢復操作，以使連接至多個存儲塊的字線和位線放電。
13.如權利要求9所述的非易失性存儲器件，其中外部電源控制邏輯進一步包括: 連接至第二外部電壓焊盤的第一開關，該第一開關被配置為響應于所述檢測信號將施加到第二外部電壓焊盤的第二外部電壓作為可切換的高電壓輸出；以及 第二開關，被配置為響應于標志信號阻斷可切換的高電壓施加到電壓生成電路。
14.如權利要求9所述的非易失性存儲器件，其中外部電源控制邏輯進一步包括: 連接至第二外部電壓焊盤的第一開關，該第一開關被配置為， 響應于所述檢測信號，向電壓生成電路施加被施加到第二外部電壓焊盤的第二外部電壓，以及 響應于標志信號阻斷第二外部電壓施加到電壓生成電路。
15.如權利要求8所述的非易失性存儲器件，其中當向非易失性存儲器件施加第二外部電壓時，電壓生成電路不執行用于生成至少一個電壓的泵浦操作。
16.如權利要求15所述的非易失性存儲器件，其中電壓生成電路包括: 編程電壓生成器，被配置為生成編程電壓，該編程電壓生成器包括， 編程電壓電荷泵，被配置為， 接收第一外部電壓，以及 通過響應于第一泵浦時鐘執行泵浦操作來生成編程電壓； 編程電壓檢測器，連接至編程電壓電荷泵的輸出端，該編程電壓檢測器被配置為， 檢測編程電壓是否達到目標電壓，以及 響應于第一振蕩信號和編程電壓是否達到目標電壓的檢測結果，生成第一泵浦時鐘；以及 編程電壓振蕩器，被配置為生成第一振蕩信號。
17.如權利要求15所述的非易失性存儲器件，其中電壓生成電路包括: 通過電壓生成器，被配置為生成通過電壓，該通過電壓生成器包括， 通過電壓電荷泵，被配置為， 當不向非易失性存儲器件施加第二外部電壓時，接收第一外部電壓，以及 通過響應于第二泵浦時鐘執行泵浦操作來生成內部高電壓； 通過電壓檢測器，連接至通過電壓電荷泵的輸出端，該通過電壓檢測器被配置為， 檢測通過電壓是否達到目標電壓，以及 響應于第二振蕩信號和通過電壓是否達到目標電壓的檢測結果，生成第二泵浦時鐘； 通過電壓振蕩器，被配置為生成第二振蕩信號；以及 分壓器，被配置為通過劃分第二外部電壓或內部高電壓來生成通過電壓。
18.如權利要求8所述的非易失性存儲器件，其中控制邏輯包括: 外部電壓設置寄存器，被配置為， 從外部設備接收指示是否向非易失性存儲器件施加第二外部電壓的外部電壓命令，以及 存儲與外部電壓命令對應的數據。
19.如權利要求18所述的非易失性存儲器件，其中控制邏輯被配置為基于外部電壓設置寄存器中存儲的數據來生成泵啟動信號，以及 電壓生成電路被配置為響應于泵啟動信號執行泵浦操作，從而生成驅動存儲單元陣列的驅動電壓。
20.—種存儲系統，包括: 至少一個非易失性存儲器件，該至少一個非易失性存儲器件包括， 外部電源控制邏輯，被配置為， 根據第一外部電壓的下降確定是否向該至少一個非易失性存儲器件的內部電路施加第二外部電壓，以及 當向內部電路施加第二外部電壓時，根據第二外部電壓的下降生成標志信號，第二外部電壓高于第一外部電壓；以及 外部電壓設置寄存器，被配置為， 從外部設備接收指示是否向非易失性存儲器件施加第二外部電壓的外部電壓命令，以及 存儲與外部電壓命令對應的數據；以及 存儲控制器，被配置為控制該至少一個非易失性存儲器件。
【文檔編號】G11C16/30GK103943149SQ201410024917
【公開日】2014年7月23日 申請日期:2014年1月20日 優先權日:2013年1月18日
【發明者】金兌炫, 樸俊泓, 徐圣煥, 李真燁 申請人:三星電子株式會社