用于集成電路的數字配置的裝置和方法
【專利摘要】本文提供了用于集成電路(IC)的數字配置的裝置和方法。在某些實現中，IC包括阻抗感測電路和至少一個管腳來用于數字配置。阻抗感測電路可以檢測電連接至該管腳的外部無源網絡的阻抗值，并且可以基于所檢測到的阻抗來數字化配置IC。例如，終端用戶可以將特定電阻的外部電阻器連接到該管腳，以及阻抗感測電路可以感測或檢測外部電阻器的電阻并基于所檢測到的阻抗來數字化配置IC。因此，終端用戶可以通過將對應于期望的數字配置的無源外部組件連接到該管腳來數字化配置IC。在某些實現中，IC包括多個管腳，并且數字配置基于管腳中的每個上檢測到的阻抗。
【專利說明】用于集成電路的數字配置的裝置和方法
[0001]背景
[0002]領域
[0003]本發明的實施方案涉及電子設備，且更特別地涉及集成電路的數字配置。
[0004]相關技術的描述
[0005]集成電路(IC)可以包括用于配置IC的一個或多個管腳。例如，IC可以包括與總線相關聯的管腳，總線用于使用(例如)微處理器或電可擦除可編程只讀存儲器(EEPROM)對IC的狀態進行順序編程。或者，管腳可以選擇性地連結到高功率或低功率供電電壓以二元配置1C。在其它實現中，管腳可以用于使用模擬技術諸如通過使用電阻分壓器和/或電阻器組(R-組)配置來對IC編程。
[0006]常規IC配置方案會具有數額相對較大的開銷和/或費用。例如，常規IC配置方案會占據相對較大的電路面積、具有相對較高的復雜度或者使用數量相對較大的管腳進行配置。因此，存在對IC的改進配置的需要，包括(例如)可以被配置具有減少的開銷和/或費用的1C。
[0007]概要
[0008]在一個實施方案中，集成電路(IC)包括第一管腳和電連接到第一管腳的阻抗感測電路。阻抗感測電路被配置成當第一外部無源網絡電連接到第一管腳時確定第一外部無源網絡的阻抗。阻抗感測電路被配置為基于所確定的阻抗將IC數字化配置成至少四種可能狀態中的一種。
[0009]在另一實施方案中，提供了一種數字化配置IC的方法。該方法包括使用IC的阻抗感測電路來確定第一外部無源網絡的阻抗并基于所確定的第一外部無源網絡的阻抗將IC數字化配置成至少四種可能狀態中的一種。第一外部無源網絡電連接到IC的第一管腳，以及第一外部無源網絡被布置在IC的外部。
[0010]附圖簡述
[0011]圖1A是集成電路(IC)的一個實施方案的示意框圖。
[0012]圖1B是IC的另一實施方案的示意框圖。
[0013]圖2A是電阻感測電路的一個實施方案的示意框圖。
[0014]圖2B是電阻感測電路的另一實施方案的示意框圖。
[0015]圖3A是電阻感測電路的另一實施方案的示意框圖。
[0016]圖3B是電阻感測電路的另一實施方案的示意框圖。
[0017]圖3C是包括多個電阻感測電路的數字配置系統的一個實施方案的示意框圖。
[0018]圖3D是包括多個電阻感測電路的數字配置系統的另一實施方案的示意框圖。
[0019]圖4是根據一個實施方案的電阻感測電路的電路圖。
[0020]某些實施方案的詳述
[0021]某些實施方案的下列詳細描述呈現了本發明的具體實施方案的各種描述。然而，可以用由權利要求書定義和覆蓋的許多不同的方式來實施本發明。在本描述中，參考了附圖，其中相同的參考數字指示相同或功能類似的元件。[0022]包括無源數字配置的集成電路的綜述
[0023]集成電路(IC)可以包括用于設備的順序編程的管腳。例如，IC可以包括串行外圍接口(SPI)，其用于當IC初始化時對IC的寄存器編程。雖然順序編程可以允許使用數量相對較小的管腳來向IC提供數額相對較大的數字配置數據，但是順序編程會具有相對較大的開銷，其可能對于某些應用來說是成本非常高的。或者，IC可以包括通過用戶連結到高功率或低功率供電電壓以數字化配置IC的管腳。例如，管腳可以連接到高功率供電電壓以指示邏輯“ I ”或連接到低功率供電電壓以指示邏輯“O”，反之亦然。雖然二進制配置可以向IC有效地傳送少量比特的配置數據，但是當數字配置數據的數額相對較大時，這種配置方案可以使用數量相對較大的管腳。
[0024]本文提供了用于IC的數字配置的裝置和方法。在某些實現中，IC包括阻抗感測電路和至少一個管腳來用于數字配置。阻抗感測電路可以檢測電連接至該管腳的外部無源網絡的阻抗值，并且可以基于所檢測到的阻抗將IC數字化配置成至少四種可能狀態中的一種。例如，終端用戶可以將特定電阻的外部電阻器連接到該管腳，以及阻抗感測電路可以感測或檢測外部電阻器的電阻并基于所檢測到的阻抗來數字化配置1C。因此，終端用戶可以通過將與期望的數字配置相關聯的外部無源網絡連接到該管腳來數字化配置1C。在某些實現中，IC包括用于配置的多個管腳和阻抗感測電路，該電路基于每個管腳上檢測到的阻抗來數字化配置1C。相對于順序編程或二進制配置方案，IC的無源數字配置可以降低數字配置的成本和/或開銷。
[0025]在某些實現中，外部無源網絡連接在管腳和多個參考電壓中的一個之間，以及阻抗感測電路進一步被配置以確定外部無源網絡連接到參考電壓中的哪個并基于確定內容來數字化配置1C。例如，外部無源網絡可以包括連接至管腳的第一端口或端子和電連接到參考電壓中的一個的第二端口或端子。以這種方式來配置阻抗感測電路可以進一步提高可以從每個管腳確定的數字配置數據的數額。
[0026]圖1A是IClO的一個實施方案的示意框圖。IClO包括管腳1、阻抗感測電路2以及存儲器元件3。
[0027]存儲元件3用于儲存數字配置數據4，其包括對應于IClO的數字狀態或配置的數據。例如，數字配置數據4可以用于配置IC10，使得IClO的操作行為根據數字配置數據4的狀態而不同。在一個實施方案中，數字配置數據4可以被配置成至少四種可能狀態，且特別地被配置成五種或更多可能的狀態。存儲元件3可以包括寄存器、存儲器單元、觸發器、鎖存器和/或任何其它合適的存儲器元件，包括易失性和/或非易失性儲存設備。
[0028]阻抗感測電路2可以用于基于連接到管腳I的外部無源網絡將數字配置數據4修改或改變為可能狀態中的一種。例如，ICio的終端用戶可以將特定阻抗的外部無源網絡連接到管腳1，以及阻抗感測電路2可以確定或檢測外部無源網絡的阻抗。此外，阻抗感測電路2可以基于所檢測到的阻抗來改變或設置存儲器元件3的數字配置數據4。在某些實現中，外部無源網絡的所檢測到的阻抗被用于數字化配置IC10，但是IClO的操作是與外部無源網絡的阻抗不相關的別的方式。如本文所用的，外部無源網絡可以涉及IC外部的無源電子電路，其包括一個或多個電阻器、電感器和/或電容器。在一個實施方案中，外部無源網絡包括至少一個分立電阻器、分立電容器或分立電感器。
[0029]在某些實現中，阻抗感測電路2包括被配置以確定電連接至管腳I的外部電阻器的電阻的電阻感測電路。例如，阻抗感測電路2可以通過控制電阻器兩端的電壓并測量流入或流出外部電阻器的電流來確定電阻，或者通過控制流入或流出電阻器的電流并測量電阻器兩端的電壓來確定電阻。
[0030]雖然在某些實現中阻抗感測電路2可以包括電阻感測電路，但是本文的教導也可應用于阻抗感測電路，其確定外部電容器的電容或確定外部電感器的電感。此外，在某些實現中，阻抗感測電路可以確定一個或多個電阻器、電容器和/或電感器的組合阻抗。在一個實施方案中，阻抗感測電路2被配置成基于在管腳I上產生電壓信號、具有受控變化率并測量響應于該電壓信號而流入或流出電容器的電流來確定連接到管腳I的電容器的電容。在另一實施方案中，阻抗感測電路2被配置成基于在管腳I上產生電流信號、具有受控變化率并測量響應于該電流信號的電感器兩端的電壓來確定連接到管腳I的電感器的電感。
[0031]阻抗感測電路2可以被配置為在任何合適的時間數字化配置IC10。例如，阻抗感測電路2可以在IC的電源起動之后數字化配置IClO。在某些實現中，阻抗感測電路2可以被配置成依據IC復位和/或在另一指定時間或條件起動。
[0032]在某些實現中，管腳I可以是專用配置管腳。在此類實現中，管腳I可以在IClO的數字配置后不進行操作。然而，在其它配置中，可以在數字配置后使用管腳I進行操作。例如，在阻抗感測電路2用于感測連接至管腳I的外部無源網絡的阻抗后，管腳I可以用于任何目的，其中外部無源網絡不會干擾。例如，管腳I可以用于二進制數字輸入/輸出傳信。在某些實現中，當ICio被數字化配置時，驅動或者以其它方式控制管腳I的電壓的電路被
田
ο
[0033]圖1B是IC20的另一實施方案的示意框圖。IC20包括第一至第三管腳Ia-1cJl抗感測電路2以及存儲器元件3。
[0034]圖1B的IC20類似于圖1A的IC10，除了 IC20示出包括三個管腳的實現。阻抗感測電路2可以用于檢測連接到第一至第三管腳Ia-1c中的每個的阻抗，并可以通過基于所檢測到的阻抗值來改變數字配置數據4而數字配置化IC20。
[0035]雖然圖1B示出使用三個管腳的數字配置方案，但是IC20可以使用更多或更少的管腳進行數字配置。此外，雖然圖1B的阻抗感測電路2被配置成感測或確定連接到第一至第三管腳Ia-1c中的每個的外部無源網絡的阻抗，但是本文的教導可應用于多個阻抗感測電路用于其中的實現，諸如其中每個管腳使用單獨的阻抗感測電路的配置。
[0036]圖2A是電阻感測電路30的一個實施方案的示意框圖。電阻感測電路30包括電壓強制電路31和電流感測電路32。
[0037]電阻感測電路30示出圖1A和圖1B的阻抗感測電路2的一個實施方案。雖然為了清楚起見從圖2A中省略，但是電阻感測電路30和管腳I被包括在IC上，諸如圖1A的IClO0因此，電阻感測電路30用于修改或設置IC的數字配置數據。
[0038]外部電阻器可以連接在管腳I和參考電壓之間，以及電阻感測電路30可以檢測外部電阻器的電阻并基于所檢測到的阻抗將IC數字化配置成至少四種可能狀態中的一種。例如，在一個實施方案中，包括管腳I和電阻感測電路30的IC附著到電路板，以及特定電阻的分立電阻器附著到該電路板并用于數字化配置該1C。在某些實現中，可以封裝包括IC和外部電阻器的電路板。因此，在一些配置中，外部電阻器是分立電阻器，其具有在電子系統的制造期間選擇的電阻，以提供IC的期望的數字配置。通過提供可以以這種方式數字化配置的1C，該IC可以用作采用不同IC數字配置的應用中的組件，同時避免需要制造適宜用于特定系統的多個IC變化和/或避免與常規數字配置方案相關聯的開銷和費用。
[0039]電壓強制電路31可以用于將管腳I的電壓控制至強制或受控電壓，以及電流感測電路32可以用于測量或感測流入或流出管腳I的電流。另外，所測得或所感測到的電流可以用于基于歐姆定律確定外部電阻器的電阻。如下所述，電阻感測電路30可以用于將IC數字化配置成與所檢測到的電阻相關聯的數字配置代碼。在某些實施方案中，所檢測到的阻抗被用于選擇IClO的數字配置代碼，但是IClO的操作是與外部電阻器的電阻值不相關的別的方式。
[0040]分立電阻器可以具有標稱電阻值和額定容差。例如，國際電工技術委員會(IEC)60063標準每十個基于它們的容差來定義電阻器的值，包括分別具有0.5%、1%、2%、5%、10%、20%和40%容差的E192、E96、E48、E24、E12、E6和E3系列電阻器的標準電阻值。每個E-系列中的電阻器的值由IEC60063標準定義，使得電阻器的誤差帶的重疊量相對較小。例如，對于具有20%容錯度的E6系列中的電阻器，10 Ω、15 Ω、22 Ω、33 Ω、47 Ω和68 Ω的電阻器值具有誤差帶，其用相對較小的重疊量覆蓋或跨越電阻的十分之一。任何E-系列中定義的電阻可以通過使該E-系列中的每個電阻器的值乘以IOn來變換至或應用至電阻的任意的十的倍數，其中η是整數。
[0041]E系列中電阻器的某些子集具有不相重疊的誤差帶。例如，與每隔一個或每隔兩個電阻器相關聯的Ε6系列的子集具有不相重疊的誤差帶。另外，使用給定E系列中更嚴格容差的電阻器可以用于提供具有不相重疊的誤差帶的電阻器。例如，使用Ε6系列中10%容差的電阻器可以提供一組具有不相重疊的誤差帶的電阻器。
[0042]在某些實現中，IC的數字配置是基于使數字配置代碼與具有不相重疊的誤差帶的電阻器值相關聯，諸如由來自IEC60063標準的那些電阻器的子集所定義的電阻器值和/或具有比與特定E系列相關聯的那些電阻器更嚴格的容差的電阻器。IC規范中電阻器值和數字配置代碼之間的對應關系可以提供給終端用戶，并且終端用戶可以通過將特定電阻和容差的電阻器連接到管腳來對IC編程。由于此類電阻器編碼方案中電阻器的誤差帶是不相重疊的，電阻感測電路30可以用于檢測電阻器的電阻以確定數字配置代碼，同時防止或減少與電阻器變化相關聯的配置錯誤。
[0043]雖然上面已經描述了各種電阻器編碼方案，但是本文描述的電阻感測電路可以與任何合適的電阻器編碼方案使用，其中該組中的電阻器具有不相重疊的誤差帶。使用具有誤差帶之間的間隙或邊界的電阻器編碼方案會有助于防止數字配置代碼錯誤地產生，例如當外部電阻器的電阻在電阻器的額定容差之外時、由于老化、應力和/或由于溫度或濕度的變化。
[0044]僅為了說明的目的，下面表1中顯示用于電阻感測電路30的使用具有Ε12容差的Ε6系列電阻器值的電阻器編碼方案的一個實現。
[0045]表1
[0046]
【權利要求】
1.一種集成電路(1C)，其包括: 第一管腳；以及 阻抗感測電路，其電連接到所述第一管腳，其中所述阻抗感測電路被配置成當第一外部無源網絡電連接到所述第一管腳時確定所述第一外部無源網絡的阻抗，并且其中所述阻抗感測電路被配置為基于所述確定的阻抗將所述IC數字化配置成至少四種可能狀態中的一種。
2.如權利要求1所述的1C，其中所述第一外部無源網絡包括第一外部電阻器，并且其中所述阻抗感測電路被配置成當所述第一外部電阻器電連接到所述第一管腳時確定所述第一外部電阻器的電阻。
3.如權利要求2所述的1C，其中所述阻抗感測電路包括電壓強制電路和電流感測電路，其中所述電壓強制電路被配置成將所述第一管腳的電壓控制至第一受控電壓電平，以及其中所述電流感測電路被配置成當所述第一管腳的所述電壓被控制至所述第一受控電壓電平時測量穿過所述第一外部電阻器的電流，以及其中所述阻抗感測電路還被配置成基于所述測得的電流來確定所述第一外部電阻器的所述電阻。
4.如權利要求3所述的1C，其中所述阻抗感測電路被配置成通過使所述測得的電流與多個閾值信號進行比較來確定所述第一外部電阻器的所述電阻。
5.如權利要求3所述的1C，其中所述IC還包括第二管腳，并且其中所述阻抗感測電路還包括多路復用器，所述多路復用器被配置成將所述電壓強制電路選擇性地連接到所述第一管腳或所述第二管腳，并且其中所述阻抗感測電路被配置成當第二外部電阻器電連接到所述第二管腳時確定所述第二外部電阻器的電阻，以及其中所述阻抗感測電路還被配置成基于所述第二外部電阻器的所述確定的電阻來數字化配置所述1C。
6.如權利要求3所述的1C，其中所述阻抗感測電路包括電連接到所述第一管腳的灌電流晶體管，以及其中所述阻抗感測電路還包括電連接到所述第一管腳的拉電流晶體管，并且其中所述拉電流晶體管被配置成當所述第一外部電阻器電連接在第一焊盤和第一電壓之間時測量穿過所述第一外部電阻器的所述電流，以及其中所述灌電流晶體管被配置成當所述第一外部電阻器電連接在所述第一焊盤和第二電壓之間時測量穿過所述第一外部電阻器的所述電流。
7.如權利要求6所述的1C，其中所述灌電流晶體管電連接在所述第一電壓和所述第一管腳之間，以及其中所述拉電流晶體管電連接在所述第二電壓和所述第一管腳之間。
8.如權利要求2所述的1C，其中所述電阻器具有選自多個電阻器值的電阻，其中所述多個電阻器值中的每個對應于所述IC的不同數字配置代碼。
9.如權利要求2所述的1C，其中所述阻抗感測電路包括電流強制電路和電壓感測電路。
10.如權利要求9所述的1C，其中所述阻抗感測電路被配置成通過使所述測得的電壓與多個閾值信號進行比較來確定所述第一外部電阻器的所述電阻。
11.如權利要求9所述的1C，其中所述IC還包括第二管腳，并且其中所述阻抗感測電路還包括多路復用器，所述多路復用器被配置成將所述電流強制電路選擇性地連接到所述第一管腳或所述第二管腳，并且其中所述阻抗感測電路被配置成當第二外部電阻器電連接到所述第二管腳時確定所述第二外部電阻器的電阻，以及其中所述阻抗感測電路還被配置成基于所述第二外部電阻器的所述確定的電阻來數字化配置所述1C。
12.如權利要求1所述的1C，其中所述第一外部無源網絡包括電連接到所述第一管腳的第一端子和電連接到第一參考電壓的第二端子。
13.如權利要求12所述的1C，其中所述阻抗感測電路還被配置成確定所述參考電壓的電壓電平，并且其中所述阻抗感測電路還被配置成基于所述確定的電壓電平來數字化配置所述1C。
14.如權利要求1所述的1C，其中所述阻抗感測電路還被配置成確定所述第一管腳何時電浮動。
15.如權利要求1所述的1C，還包括多個存儲器元件，其中所述阻抗感測電路被配置成基于所述第一外部無源組件的所述確定的阻抗來更改儲存在所述多個存儲器元件中的數字配置數據。
16.一種數字化配置集成電路(IC)的方法，所述方法包括: 使用所述IC的阻抗感測電路來確定第一外部無源網絡的阻抗，其中所述第一外部無源網絡電連接至所述IC的第一管腳，并且其中所述第一外部無源網絡被布置在所述IC的外部；以及 基于所述第一外部無源網絡的所述確定的阻抗將所述IC數字化配置成至少四種可能狀態中的一種。
17.如權利要求16所述的方法，其中所述第一外部無源網絡電連接在參考電壓和所述管腳之間。·
18.如權利要求17所述的方法，其中所述方法還包括: 確定所述參考電壓的電壓電平；以及 基于所述確定的電壓電平來數字化配置所述1C。
19.如權利要求16所述的方法，還包括在數字化配置所述IC之后使用所述第一管腳進行操作，其中使用所述第一管腳進行操作包括使用所述第一管腳傳送來自所述IC的信號或使用所述第一管腳接收進入所述IC的信號中的至少一種。
20.如權利要求16所述的方法，其中所述第一外部無源網絡包括第一外部電阻器，并且其中確定所述第一外部無源網絡的所述阻抗包括確定所述第一外部電阻器的電阻。
21.如權利要求20所述的方法，其中確定所述第一外部電阻器的所述電阻包括將流過所述第一外部電阻器的電流控制至第一受控電流電平并在流過所述第一外部電阻器的所述電流被控制至所述第一受控電流電平時測量所述第一外部電阻器兩端的電壓。
22.如權利要求20所述的方法，其中確定所述第一外部電阻器的所述電阻包括將所述第一管腳的電壓控制至第一受控電壓電平并在所述第一管腳被控制至所述第一受控電壓電平時測量穿過所述第一外部電阻器的電流。
23.如權利要求22所述的方法，其中確定所述第一外部電阻器的所述電阻還包括使所述測得的電流與多個閾值信號進行比較。
24.如權利要求23所述的方法，其中產生所述閾值信號包括確定參考電阻器的電阻，并且基于所述結果來產生所述多個閾值信號。
25.如權利要求24所述的方法，還包括基于所述參考電阻器的所述電阻來數字化配置所述1C。
26.如權利要求24所述的方法，其中所述參考電阻器電連接在參考電壓和所述管腳之間，并且其中所述方法還包括: 確定所述參考電壓的電壓電平；以及 基于所述確定的電壓電平來數字化配置`所述1C。
【文檔編號】G11C11/4193GK103714850SQ201310453026
【公開日】2014年4月9日 申請日期:2013年9月26日 優先權日:2012年9月28日
【發明者】R·P·納爾遜 申請人:美國亞德諾半導體公司