多電平反熔絲存儲器裝置及其操作方法

多電平反熔絲存儲器裝置及其操作方法
【專利摘要】公開了多電平反熔絲存儲器裝置及其操作方法。本發明提供了一種反熔絲存儲器裝置，該反熔絲存儲器裝置包括反熔絲存儲器單元、基準電流產生部件和比較部件。反熔絲存儲器單元包括反熔絲。基準電流產生部件提供從多個基準電流中選擇的基準電流。比較部件將流過反熔絲的單元電流的強度與基準電流的強度比較并且提供與比較結果對應的輸出信號。
【專利說明】多電平反熔絲存儲器裝置及其操作方法
[0001]相關申請的交叉引用
[0002]本申請要求2012年7月19日在韓國知識產權局提交的韓國專利申請N0.10-2012-0078955的優先權，其公開以其整體通過引用并入本文。
【技術領域】
[0003]本發明的構思涉及反熔絲，并且更特別地，涉及能夠存儲多個比特的反熔絲存儲器裝置，以及其編程和讀取的方法。
【背景技術】
[0004]反熔絲是執行與熔絲的功能相反的功能的電子器件。然而熔絲以低電阻開始并且被設計用于斷開導電通路，反熔絲以高電阻開始并且被設計用于當跨反熔絲的電壓超過某個水平時產生導電通路。向反熔絲內的電介質物質施加高電壓，這造成電介質物質擊穿，從而能夠使電流流過反熔絲。檢測到的流過反熔絲的電流水平可以用于讀取在反熔絲中存儲的單個比特的邏輯值。然而，因為用于擊穿電介質物質的方法不精確，所以反熔絲不能夠存儲多個比特。

【發明內容】

[0005]本發明構思的至少一個實施例提供了 一種能夠將多個比特存儲在一個反熔絲存儲器單元中的多電平反熔絲存儲器裝置。
[0006]本發明構思的至少一個實施例還提供了由能夠將多個比特存儲在一個反熔絲存儲器單元中的多電平反熔絲存儲器裝置執行的編程和讀取方法。
[0007]根據本發明構思的示例性實施例，反熔絲存儲器裝置包括反熔絲存儲器單元、基準電流產生部件和比較部件。反熔絲存儲器單元包括反熔絲。基準電流產生部件用于提供從多個基準電流之中選擇的基準電流。比較部件用于將流過反熔絲的單元電流的強度與基準電流的強度比較，并且提供與比較結果對應的輸出信號。
[0008]該反熔絲存儲器裝置可以進一步包括:基準電流選擇部件，其用于從多個基準電流之中選擇與將被編程到反熔絲的多個比特的值對應的基準電流。
[0009]該反熔絲存儲器裝置可以進一步包括:電壓產生部件和控制部件。電壓產生部件用于在編程操作模式下向反熔絲存儲器單元的第一端子施加破壞電壓。控制部件用于基于輸出信號控制電壓產生部件，以防止當單元電流的強度高于基準電流的強度時將破壞電壓施加到反熔絲存儲器單元的第一端子。
[0010]控制部件可以控制電壓產生部件以向反熔絲存儲器單元的第一端子施加讀取電壓，并且指示或確認是否將該多個比特編程到反熔絲存儲器單元。
[0011]基準電流產生部件可以包括與該多個基準電流對應的多個電阻器，其中將該多個比特編程到的反熔絲具有比與所選擇的基準電流對應的電阻器的電阻值低的電阻值。
[0012]根據本發明構思的示例性實施例，一種反熔絲存儲器裝置包括:反熔絲存儲器單元、基準電流產生部件和比較部件。反熔絲存儲器單元包括反熔絲和被連接到反熔絲的單元晶體管。基準電流產生部件包括基準電阻部件和復制單元晶體管，復制單元晶體管被連接到基準電阻部件并且具有與單元晶體管相同的電特性；并且基準電流產生部件用于提供根據基準電阻部件的電阻值確定的基準電流。比較部件用于將流過反熔絲的單元電流的強度與基準電流的強度比較并且提供與比較結果對應的輸出信號。
[0013]該反熔絲存儲器裝置可以進一步包括:至少一個地址選擇晶體管，其被連接到反熔絲存儲器單元并且用于對反熔絲存儲器單元尋址，其中，基準電流產生部件進一步包括至少一個復制選擇晶體管，該至少一個復制選擇晶體管被連接到復制單元晶體管，并且具有與該至少一個地址選擇晶體管相同的電特性。
[0014]單元晶體管和復制單元晶體管可以具有相同的跨導。
[0015]該反熔絲存儲器裝置可以進一步包括:第一節點，在編程操作模式下將破壞電壓施加到第一節點并且在讀取操作模式下將讀取電壓施加到第一節點；以及第二節點，將地電壓施加到第二節點，其中，反熔絲和單元晶體管在第一節點和第二節點之間彼此串聯連接，其中，基準電阻部件和復制單元晶體管在第一節點和第二節點之間彼此串聯連接。
[0016]反熔絲可以包括金屬氧化物半導體(MOS)晶體管，該金屬氧化物半導體晶體管包括被連接到第一節點的柵極、浮動漏極和被連接到單元晶體管的源極。
[0017]該反熔絲存儲器裝置可以進一步包括:開關晶體管，其被構造用于將第一節點連接到反熔絲的柵極。
[0018]基準電流產生部件可以進一步包括:復制開關晶體管，其被連接在基準電阻部件和第一節點之間并且具有與開關晶體管相同的電特性。
[0019]基準電阻部件可以包括多個電阻器和被串聯連接到該多個電阻器串聯的多個開關，該多個電阻器通過該多個開關被并聯連接，其中，該多個開關中的每一個包括具有與開關晶體管相同的電特性的晶體管。
[0020]可以基于輸出信號將開關晶體管短路，使得在編程操作模式下將破壞電壓施加到反熔絲的柵極，并且當單元電流的強度高于基準電流的強度時開關晶體管開路。
[0021]在將開關晶體管短路之后，破壞電壓的電壓電平可以逐漸增大，直到單元電流的強度高于基準電流的強度。
[0022]基準電阻部件可以具有從多個編程電阻值選擇的編程電阻值，其中，在編程操作模式下被損壞的反熔絲具有比所選擇的編程電阻值低的電阻值。
[0023]該反熔絲存儲器裝置可以進一步包括:電阻選擇部件，其用于根據將被編程到反熔絲中的多個比特的值，從該多個編程電阻值之中選擇與該多個比特的值對應的編程電阻值，其中，當反熔絲具有比與該多個比特的值對應的該編程電阻值低的電阻值時，將該多個比特的值編程到反熔絲中。
[0024]可以將n比特數據編程到反熔絲中，并且基準電阻部件具有來自2n_l數量的編程電阻值之中的編程電阻值，其中，n是2或者大于2的自然數。
[0025]基準電阻部件可以包括多個讀取電阻器，其中，在讀取操作模式下基于讀取電阻器選擇讀取電阻值。
[0026]反熔絲存儲器裝置可以進一步包括:電阻選擇部件和編碼器部件。電阻選擇部件可以用于在讀取操作模式下從該多個讀取電阻值選擇至少一個讀取電阻值，以讀取被編程到反熔絲中的多個比特的值。編碼器部件可以用于基于指示反熔絲的電阻值和所選擇的至少一個讀取電阻值的比較結果的輸出信號，來讀取并輸出被編程到反熔絲的該多個比特的值。
[0027]基準電流產生部件可以提供多個讀取基準電流，其中，比較部件將單元電流的強度與該多個讀取基準電流的強度比較，并且提供與比較結果對應的輸出信號。基準電流產生部件可以進一步包括:編碼器部件，其用于基于輸出信號，讀取并輸出被編程到反熔絲的多個比特的值。
[0028]比較部件可以包括:第一電流鏡，其用于使單元電流進行電流鏡像化并且產生第一電流；第二電流鏡，其用于使基準電流進行電流鏡像化并且產生第二電流；以及第三電流鏡，其用于使第二電流進行電流鏡像并且產生第三電流。比較部件可以提供根據第一電流高于還是低于第三電流而確定的輸出信號。
[0029]比較部件可以包括:第一電流鏡，其用于使單元電流進行電流鏡像化并且產生第一電流；第二電流鏡，其用于使基準電流進行電流鏡像化并且產生第二電流；第三電流鏡，其用于使第二電流進行電流鏡像化并且產生第三電流；第四電流鏡，其用于使基準電流進行電流鏡像化并且產生第四電流；第五電流鏡，其用于使單元電流進行電流鏡像化并且產生第五電流；第六電流鏡，其用于使第五電流進行電流鏡像化并且產生第六電流；以及比較器，其用于將根據第一電流高于還是低于第三電流而確定的第一輸出信號與根據第四電流高于還是低于第六電流而確定的第二輸出信號比較。比較部件可以輸出輸出信號。
[0030]根據本發明構思的示例性實施例，一種反熔絲存儲器裝置包括:反熔絲存儲器單元、基準電壓產生部件、比較部件和編碼器部件。反熔絲存儲器單元包括通過第一節點與源極電阻器連接的反熔絲。基準電壓產生部件用于產生多個基準電壓。比較部件用于將第一節點的電壓與多個基準電壓比較。編碼器部件用于基于比較結果，讀取并輸出被編程到反熔絲存儲器單元中的多個比特的值。
[0031]根據本發明構思的示例性實施例，一種操作反熔絲存儲器裝置的方法包括:從包括多個電阻器的基準電阻部件中選擇電阻器；向包括反熔絲的反熔絲存儲器單元施加電壓；向包括基準電阻部件的基準電流產生部件施加第一電壓，并且產生與所選擇的電阻器對應的基準電流；以及將流過反熔絲的單元電流的強度與基準電流的強度比較。第一電壓可以足以造成反熔絲的電介質擊穿。該方法可以進一步包括當比較結果指示單元電流高于基準電流時停止向反熔絲存儲器單元施加電壓。所選擇的電阻器可以指示將被編程到反熔絲存儲器單元中的多比特樣式。
[0032]根據本發明構思的示例性實施例，一種反熔絲存儲器裝置，包括電壓產生部件、反熔絲存儲器單元、基準電流產生部件和控制部件。電壓產生部件被構造為輸出編程電壓以利用多比特樣式編程反熔絲存儲器單元。反熔絲存儲器單元包括被構造為接收輸出的反熔絲。基準電流產生部件被構造為接收輸出并且選擇多個基準電流中的一個基準電流，其中，每個基準電流指示不同的多比特樣式。控制部件被構造為防止當單元電流大于該一個基準電流時將編程電壓施加到反熔絲。編程電壓的電平足以造成反熔絲內的電介質擊穿。電壓產生部件可以進一步被構造為以不足以造成電介質擊穿的電平輸出讀取電壓，以讀取所編程的多比特樣式。【專利附圖】

【附圖說明】
[0033]根據下面結合附圖的詳細描述，將更清楚地理解本發明構思的示例性實施例，在附圖中:
[0034]圖1是示出根據本發明構思的示例性實施例的反熔絲存儲器裝置的示意性框圖；
[0035]圖2是示出根據本發明構思的示例性實施例的反熔絲存儲器裝置的示意性框圖；
[0036]圖3是示出根據本發明構思的示例性實施例的反熔絲存儲器裝置的基準電阻部件的電路圖；
[0037]圖4是示出將圖3的基準電阻部件用于將數據編程到反熔絲存儲器單元中的實施例中的單元分布的曲線圖；
[0038]圖5是示出圖2的控制部件的框圖；
[0039]圖6示出根據本發明構思的示例性實施例的反熔絲存儲器裝置；
[0040]圖7示出根據本發明構思的示例性實施例的反熔絲存儲器裝置；
[0041]圖8是示出根據本發明構思的示例性實施例的反熔絲存儲器裝置的示意性框圖；
[0042]圖9是示出根據本發明構思的示例性實施例的反熔絲存儲器裝置的示意性框圖；
[0043]圖10是根據本發明構思的示例性實施例的反熔絲存儲器裝置所執行的編程操作方法的流程圖；以及
[0044]圖11是根據本發明構思的示例性實施例的反熔絲存儲器裝置所執行的讀取操作方法的流程圖。
【具體實施方式】
[0045]現在將參照附圖更完全地描述本發明構思，在附圖中示出本發明構思的示例性實施例。然而，應該理解，不旨在將本發明構思的示例性實施例限于所公開的特定形式，而是相反地，本發明構思的示例性實施例將涵蓋落入本發明構思的精神和范圍內的所有修改形式、等價形式和替代形式。
[0046]在圖中，類似的附圖標記表示類似的元件。在附圖中，為了清晰起見，可以夸大結構的尺寸。如本文中使用的，單數形式“一”、“該”和“所述”旨在也包括復數形式，除非上下文清楚地指明。
[0047]圖1是示出根據本發明構思的示例性實施例的反熔絲存儲器裝置100的示意性框圖。
[0048]參照圖1，反熔絲存儲器裝置100包括在行方向和在列方向上布置的反熔絲存儲器單元MC的陣列、在行方向上與反熔絲存儲器單元MC連接的字線WL、和在列方向上與反熔絲存儲器單元MC連接的位線BL。反熔絲存儲器單元MC包括反熔絲AF和單元晶體管CTr。反熔絲AF是當其開路時電流沒有流過兩個端部、而當其在其中的電介質材料被損壞或部分損壞(例如，經受電介質擊穿)之后而被短路時電流流過的器件。當反熔絲內的電介質材料已經受電介質擊穿時，反熔絲可以被稱為“被損壞”。反熔絲AF是在被損壞之前具有非常大或無限大的電阻值并且在被損壞或部分損壞之后具有預定的電阻值或相對低的電阻值的器件。可以根據具有預定強度的電流是否流過反熔絲AF來確定反熔絲AF的破壞。這種確定可以用于將數據(例如，邏輯0或I)存儲或編程到反熔絲AF中。與諸如DRAM或閃存存儲器的存儲器裝置不同，反熔絲AF不可以恢復到它被破壞之前的狀態，因此反熔絲AF只可編程一次。因此，反熔絲存儲器裝置100可以被稱為一次可編程只讀取存儲器。
[0049]反熔絲AF可以被實現為金屬氧化物半導體(MOS)晶體管。MOS晶體管包括堆疊在半導體襯底上的柵極電介質和柵極以及設置在柵極兩側并且設置在半導體襯底中的源極和漏極。用作反熔絲AF的MOS晶體管可以包括浮動漏極、與電壓產生部件110連接的柵極、和與單元晶體管CTr的漏極連接的源極。如上所述，由于柵極和源極之間的柵極電介質，導致在反熔絲AF被損壞之前沒有電流在反熔絲AF中流動。然而，如果通過在柵極和源極之間施加高電壓造成柵極電介質被損壞(例如，經受完全或部分電介質擊穿)，則電流在柵極和源極之間流動。反熔絲AF的漏極是浮動的，因此反熔絲AF用作包括柵極和源極的2端子器件。反熔絲AF的柵極被稱為第一端子，并且其源極被稱為第二端子。
[0050]根據本發明構思的示例性實施例，反熔絲AF是與源極和漏極連接的耗盡型MOS晶體管。在初始狀態下，因為柵極和源極/漏極通過柵極電介質層彼此分離，所以在與柵極連接的第一節點和與柵極和源極/漏極共同連接的第二節點之間的電阻非常高。反熔絲電路通過在第一節點和第二節點之間施加擊穿電壓而損壞柵極電介質層，因此反熔絲電路可以不可逆地從非導電狀態變為導電狀態。如果柵極電介質層被損壞，則第一節點和第二節點之間的電阻變低。
[0051]單元晶體管CTr包括與字線WL連接的柵極、與位線BL連接的源極、和與反熔絲AF的第二端子連接的漏極。單元晶體管CTr受通過字線WL提供的字線信號控制。
[0052]行解碼器和字線驅動器120接收尋址信號、特別是行尋址信號，解碼尋址信號并且使能與尋址信號對應的字線WL。與使能的字線WL連接的單元晶體管CTr被導通。
[0053]電壓產生部件110根據反熔絲存儲器裝置100的操作模式產生破壞電壓Vrup或讀取電壓Vsense,并且將破壞電壓Vrup或讀取電壓Vsense施加到反熔絲AF的第一端子。在編程操作模式下，電壓產生部件110將破壞電壓Vrup施加到反熔絲AF的第一端子。在讀取操作模式下，電壓產生部件110將讀取電壓Vsense施加到反熔絲AF的第一端子。破壞電壓Vrup可以在約5V和約8V之間。例如，破壞電壓Vrup可以在約5.5V和約6.0V之間。另外，讀取電壓Vsense可以在約2V和約4V之間并且低于破壞電壓Vrup。例如,讀取電壓Vsense可以約為3V。然而,破壞電壓Vrup和讀取電壓Vsense不限于以上討論的例子，并且可以基于所使用的電介質而不同。在示例性實施例中，在反熔絲AF的電介質的破壞已經開始之后，破壞電壓Vrup逐漸升高。例如，在反熔絲AF的初始破壞操作中，破壞電壓Vrup可以為5.5V,并且此后破壞電壓Vrup隨著時間可以升高至6V或高于6V的電壓電平。
[0054]在單元晶體管CTr被導通并且反熔絲AF的第二端子與位線BL連接的實施例中，破壞電壓Vrup損壞反熔絲AF的電介質以造成電流流過反熔絲AF，并且讀取電壓Vsense允許預定電流經由受損壞的反熔絲AF流過位線BL。
[0055]列解碼器130接收尋址信號(例如，列尋址信號)，解碼尋址信號，并且選擇與尋址信號對應的位線BL。列解碼器130可以將所選擇的位線BL接地以完整電流路徑，并且浮動沒有被選擇的位線BL。
[0056]比較部件150接收流過由列解碼器130選擇的位線BL的單元電流。比較部件150接收用于比較單元電流強度的基準電流。基準電流可以由基準電流產生部件140提供。基準電流產生部件140從電壓產生部件110接收破壞電壓Vrup或讀取電壓Vsense。另外，基準電流產生部件140可以提供具有各種強度的基準電流。
[0057]比較部件150將單元電流的強度與基準電流的強度比較，并且提供與比較結果對應的輸出信號Sout。例如，當單元電流的強度低于基準電流的強度時，輸出信號Sout可以具有高電平，并且當單元電流的強度高于基準電流的強度時，輸出信號Sout可以具有低電平。比較部件150可以將單元電流的強度與多個基準電流的強度比較并且提供多個輸出信號 Sout0
[0058]圖2是示出根據本發明構思的實施例的反熔絲存儲器裝置200的示意性框圖。
[0059]參照圖2，反熔絲存儲器裝置200包括:反熔絲存儲器單元MC ;開關晶體管STr，其串聯連接到第一節點A和第二節點B之間的反熔絲存儲器單元MC ;地址選擇晶體管CSTrl和CSTr2 ;基準電流產生部件240 ;比較部件250 ;以及控制部件260，其連接在第一節點A和第二節點B之間；以及電壓產生部件210。
[0060]反熔絲存儲器單元MC包括反熔絲AF和受字線WL的電壓電平控制的單元晶體管CTr0反熔絲存儲器單元MC可以通過開關晶體管STr連接到第一節點A。電壓產生部件210將破壞電壓Vrup或讀取電壓Vsense施加到第一節點A。開關晶體管STr受控制部件260控制。根據示例性實施例，開關晶體管STr受輸出信號Sout控制。
[0061]反熔絲存儲器單元Mc可以通過包括在列解碼器230中的地址選擇晶體管CSTrl和CSTr2連接到第二節點B。第二節點B可以被接地或者可以向第二節點B施加地電壓Vss。在圖2中示出兩個地址選擇晶體管CSTrl和CSTr2，但是本發明的構思不限于地址選擇晶體管CSTrl和CSTr2的圖示數量。地址選擇晶體管CSTrl和CSTr2的數量可以是三個或更多個或者可以是一個。地址選擇晶體管CSTrl和CSTr2可以受列選擇信號CSl和CS2控制。
[0062]可以在列解碼器230和第二節點B之間設置諸如寫使能晶體管或讀取使能晶體管的控制晶體管(未示出)。雖然圖2示出開關晶體管STr、反熔絲存儲器單元MC和地址選擇晶體管CSTrl和CSTr2在第一節點A和第二節點B之間彼此串聯連接，但是本發明的構思不限于此。例如，還可以在第一節點A和第二節點B之間存在進一步添加的其它晶體管，或者可以從其去除一些晶體管，例如開關晶體管STr。另外，雖然在編程操作模式和讀取操作模式這兩種模式下，在圖2中開關晶體管STr、反熔絲存儲器單元MC和地址選擇晶體管CSTrl和CSTr2在第一節點A和第二節點B之間彼此串聯連接，但是本發明的構思不限于此。例如，可以根據操作模式改變這些連接。
[0063]流過第一節點A和第二節點B之間的反熔絲存儲器單元MC的電流被稱為單元電流Icell。在反熔絲AF沒有被損壞的實施例中，單元電流Icell是0，而在反熔絲AF被損壞或部分被損壞的實施例中，單元電流Icell具有大于0的預定值。
[0064]基準電流產生部件240被連接在第一節點A和第二節點B之間，并且產生基準電流Iref。基準電流產生部件240包括基準電阻部件245。基準電阻部件245可以具有從多個電阻值之中選擇的一個電阻值Rref。例如，基準電阻部件245可以是可變電阻器、變阻器、電位器等。
[0065]基準電流產生部件240可以包括具有與單元晶體管CTr相同電特性的復制單元晶體管RCTr。向復制單元晶體管RCTr的柵極施加電源電壓Vdd，使得復制單元晶體管RCTr —直導通。因此，當單元晶體管CTr導通時，復制單元晶體管RCTr可以具有與反熔絲存儲器單元MC的單元晶體管CTr相同的源極-漏極電阻和源極-漏極電壓。因此，復制單元晶體管RCTr可以具有與單元晶體管CTr相同的恒定跨導gm。在示例性實施例中，復制單元晶體管RCTr具有與單元晶體管CTr相同的閾值電壓Vt、高寬比W/C和處理參數中的至少一個。高寬比W/L指示溝道長度L與溝道寬度W之比。
[0066]另外，基準電流產生部件240可以進一步包括分別具有與地址選擇晶體管CSTrl和CSTr2相同電特性的復制選擇晶體管RCSTrl和RCSTr2。向復制選擇晶體管RCSTrl和RCSTr2的柵極施加電源電壓Vdd，使得復制選擇晶體管RCSTrl和RCSTr2 —直導通。因此，當地址選擇晶體管CSTrl和CSTr2被導通時，復制選擇晶體管RCSTrl和RCSTr2可以具有與地址選擇晶體管CSTrl和CSTr2相同的源極-漏極電阻和源極-漏極電壓。
[0067]另外，基準電流產生部件240可以進一步包括具有與開關晶體管STr相同電特性的復制開關晶體管RSTr。如圖2中所示，開關晶體管STr和復制開關晶體管RSTr可以是PMOS晶體管。向復制開關晶體管RSTr的柵極施加地電壓Vss，使得復制開關晶體管RSTr一直導通。根據示例性實施例，復制開關晶體管RSTr的柵極被連接到開關晶體管STr的柵極，使得復制開關晶體管RSTr和開關晶體管STr被以同一方式控制。因此，當開關晶體管STr導通時，復制開關晶體管RSTr可以具有與開關晶體管STr相同的源極-漏極電阻和源極-漏極電壓。
[0068]如上所述，可以在穿過反熔絲存儲器單元MC的第一節點A和第二節點B之間的路徑中添加其它晶體管，或者可以從該路徑中去除一些晶體管。因此，基準電流產生部件240還可以進一步包括與所添加的晶體管對應的其它復制晶體管或者排除與所去除的晶體管對應的晶體管。例如，可以在第一節點A和第二節點B之間去除開關晶體管STr，并且相應地，可以去除輔助開關晶體管RSTr。
[0069]換句話講，基準電流產生部件240包括與反熔絲AF對應的基準電阻部件245和分別與連接到反熔絲AF的晶體管(例如，單元晶體管CTr、地址選擇晶體管CSTrl和CSTr2和開關晶體管STr)對應的復制晶體管(例如，復制單元晶體管RCTr、復制選擇晶體管RCSTrl和RCSTr2和復制開關晶體管RSTr)。因此，在反熔絲AF的電阻值大于基準電阻部件245的電阻值的實施例中，單元電流Icell低于基準電流Iref，而在反熔絲AF的電阻值小于基準電阻部件245的電阻值的實施例中，單元電流Icell高于基準電流Iref。比較部件250將單元電流Icell的強度與基準電流Iref的強度比較，并且輸出與比較結果對應的輸出信號Sout0
[0070]例如，在編程操作模式下，比較部件250檢測到由于反熔絲AF的電介質被破壞造成反熔絲AF的電阻值小于基準電阻部件245的電阻值。另外，在讀取操作模式下，比較部件250確定反熔絲AF的電阻值是大于還是小于基準電阻部件245的電阻值。可以基于確定結果來檢測反熔絲存儲器單元MC中存儲的數據。
[0071]控制部件260根據操作模式控制開關晶體管STr、電壓產生部件210和基準電阻部件245。另外，控制部件260從比較部件250接收輸出信號Sout。
[0072]在編程操作模式下，控制部件260接收將被編程到反熔絲AF中的數據的值，即，比特。例如，如果將被記錄到單個反熔絲AF上的是2比特的數據，則將被編程到反熔絲AF中的數據可以是“00”、“01”、“11”和“10”中的一個。例如，如果將被記錄到單個反熔絲AF上的是3比特的數據，則將被編程到反熔絲AF中的數據可以是“000”、“001”、“011”、“110”、“111”、“101”和“100”中的一個。控制部件260選擇與將被編程的數據的值對應的基準電阻值，并且控制基準電阻部件245以具有基準電阻值。控制部件260控制電壓產生部件210，以向第一節點A施加破壞電壓Vrup。另外，控制部件260可以為開關晶體管STr的柵極提供例如低電平信號，以使開關晶體管STr導通。控制部件260可以控制電壓產生部件210，以逐漸增加破壞電壓Vrup的電壓電平。
[0073]盡管反熔絲AF初始具有非常高或無限大的電阻值，但是隨著電介質通過破壞電壓Vrup而被損壞，所以反熔絲AF兩端之間的電阻值變得更小。反熔絲AF兩端之間的電阻值可以被稱為單元電阻值。如果單元電阻值小于基準電阻值，則單元電流Icell大于基準電流Iref。控制部件260從輸出信號Sout中檢測到單元電流Icell小于基準電流Iref，使開關晶體管STr截止，并且使反熔絲AF的第一端子浮動。因此，控制部件260可以確保單元電流Icell小于基準電流Iref。
[0074]此后，控制部件260執行確定所需數據是否被編程到反熔絲存儲器單元MC中的過程。控制部件260控制電壓產生部件210，以向第一節點A施加讀取電壓Vsense。例如，在將被編程到反熔絲存儲器單元MC中的數據是“01”的實施例中，控制部件260可以控制基準電阻部件245，以使其具有對應于“01”的讀取電阻值并且接收比較結果。另外，控制部件260可以控制基準電阻部件245，以使其具有與具有比“01”更小電阻的“11”對應的讀取電阻值并且再次接收比較結果。如果數據“01”被正常編程到反熔絲存儲器單元MC中，則反熔絲AF的單元電阻值可以小于對應于“01”的讀取電阻值并且可以大于對應于“11”的讀取電阻值。因此，控制部件260可以確定所需數據是否被編程到反熔絲存儲器單元MC中，并且返回指示數據被正常編程的結果值。
[0075]在讀取操作模式下，在示例性實施例中，控制部件260改變基準電阻部件245的電阻值，將改變后的電阻值與單元電阻值比較，并且確定單元電阻值所屬范圍，以確定被編程到反熔絲存儲器單元MC中的數據。結果，控制部件260確定被編程到反熔絲存儲器單元MC中的數據并且返回檢測到的數據的值。
[0076]圖3是示出根據本發明構思的示例性實施例的反熔絲存儲器裝置的基準電阻部件245的電路圖。
[0077]參照圖3，基準電阻部件245包括彼此并聯連接的多個電阻器Rpl、Rp2、Rp3、Rrl、Rr2和Rr3。在圖3中，基準電阻部件245包括三個編程電阻器Rpl、Rp2和Rp3和三個讀取電阻器Rrl、Rr2和Rr3，因為可以將2比特的數據編程到反熔絲存儲器單元MC中。如果要將n比特的數據編程到反熔絲存儲器單元MC中，則基準電阻部件245包括2n_l數量的編程電阻器和2n-l數量的讀取電阻器。
[0078]基準電阻部件245包括與多個電阻器Rpl、Rp2、Rp3、RrU Rr2和Rr3串聯連接的開關S1-S6。根據通過開關S1-S6在多個電阻器Rpl、Rp2、Rp3、RrU Rr2和Rr3之中選擇的電阻器來確定基準電阻部件245的電阻。如圖3中所示，開關S1-S6可以被實現為PMOS晶體管，并且可以受控制部件260控制。在示例性實施例中，控制部件260選擇并短路開關S1-S6中的一個，因此基準電阻部件245的電阻是對應電阻器Rp 1、Rp2、Rp3、Rr 1、Rr2和Rr3中的一個的電阻。
[0079]在開關S1-S6被實現為PMOS晶體管的實施例中，由于PMOS晶體管的電特性，導致可能在開關S1-S6之間出現源極-漏極電壓降。為了消除這種電壓降，去除復制開關晶體管RSTr，因此開關S1-S6可以具有與開關晶體管STr相同的電特性。在這種情況下，被導通的開關S1-S6可以產生與由開關晶體管STr所產生的相同的源極-漏極電阻和源極-漏極電壓降。因此，可以更精確地控制反熔絲AF的單元電阻和單元電流Icell。
[0080]圖3的基準電阻部件245的電路圖是例子，因為本發明構思不限于此。例如，當兩個或更多個開關S1-S6被短路時，基準電阻部件245可以被表示為電阻器Rpl、Rp2、Rp3、Rrl、Rr2和Rr3的組合電阻器 。
[0081]假設要將2比特的數據編程到反熔絲存儲器單元MC中，并且在初始階段沒有被損壞的反熔絲存儲器單元MC指示“00”，第一編程電阻器Rpl可以對應于數據“01”，第二編程電阻器Rp2可以對應于數據“11”，并且第三編程電阻器Rp3可以對應于數據“10”。在這種情況下，第一編程電阻器Rpl具有大于第二編程電阻器Rp2的電阻值的電阻值，并且第二編程電阻器Rp2具有大于第三編程電阻器Rp3的電阻值的電阻值。例如，第一編程電阻器Rpl可以是80k Q ,第二編程電阻器Rp2可以是40k Q ,并且第二編程電阻器Rp3可以是20k Q。然而，本發明構思不限于此，因為編程電阻器可以具有各種電阻。
[0082]圖4是示出將圖3的基準電阻部件245用于將數據編程到反熔絲存儲器單元MC中的實施例中的單元分布的曲線圖。
[0083]圖4示出經編程的反熔絲存儲器單元MC的單元電流Icell的分布。如上所述，假設2比特的數據被編程到反熔絲存儲器單元MC中，并且在初始階段沒有被損壞的反熔絲存儲器單元MC指示“00”，則被編程“00”的反熔絲存儲器單元MC具有為0的單元電流Icell。被編程“01”的反熔絲存儲器單元MC具有小于第一編程電阻器Rpl的電阻值的電阻值。結果，被編程“01”的反熔絲存儲器單元MC的單元電流Icell高于當基準電阻部件245是第一編程電阻器Rpl時的基準電流，即，第一編程基準電流Ipl。同樣，被編程“11”的反熔絲存儲器單元MC具有小于第二編程電阻器Rp2的電阻值的電阻值。結果，被編程“11”的反熔絲存儲器單元MC的單元電流Icell高于當基準電阻部件245是第二編程電阻器Rp2時的基準電流，即，第二編程基準電流Ip2。被編程“10”的反熔絲存儲器單元MC具有小于第三編程電阻器Rp3的電阻值的電阻值。結果，被編程“10”的反熔絲存儲器單元MC的單元電流Icell高于當基準電阻部件245是第三編程電阻器Rp3時的基準電流，即，第三編程基準電流Ip3。
[0084]返回參照圖3，基準電阻部件245可以包括第一至第三讀取電阻器Rrl、Rr2和Rr3,以檢測被編程到反熔絲存儲器單元MC中的數據的比特的值。如圖4中所示，為了具有感測裕量，第一至第三讀取電阻器Rrl、Rr2和Rr3分別大于第一至第三編程電阻器Rpl、Rp2和Rp3。例如，第一讀取電阻器Rrl是160k Q，第二讀取電阻器Rr2是53k Q，并且第三讀取電阻器Rr3是27kQ。然而，本發明構思不限于此，因為讀取電阻器可以具有各種電阻。如上所述，控制部件260通過比較部件250接收反饋，因此可以確保單元電阻值小于基準電阻值。因此，為了檢測被編程到反熔絲存儲器單元MC中的數據的比特的值，不使用第一至第三讀取電阻器Rrl、Rr2和Rr3，并且替代地使用第一至第三編程電阻器Rpl、Rp2和Rp3。
[0085]控制部件260控制基準電阻部件245，以使其具有第一讀取電阻器Rrl的電阻值，以檢測被編程到反熔絲存儲器單元MC中的數據的比特的值。此后，將單元電流Icell與第一讀取基準電流Irl比較。如果單元電流Icell小于第一讀取基準電流Irl，則因為被存儲在反熔絲存儲器單元MC中的數據被確定為“00”，所以控制部件260停止讀取操作并且輸出數據“00”。然而，如果單元電流Icell大于第一讀取基準電流Irl，則控制部件260可以控制基準電阻部件245，以使其具有第二讀取電阻器Rr2的電阻值。
[0086]比較部件250將單元電流Icell與第二讀取電流Ir2比較。如果單元電流Icell小于第二讀取電流Ir2，則因為被存儲在反熔絲存儲器單元MC中的數據被確定為“01”，所以控制部件260停止讀取操作并且輸出數據“01”。然而，如果單元電流Icell大于第二讀取電流Ir2，則控制部件260控制基準電阻部件245，以使其具有第三讀取電阻器Rr3的電阻值。
[0087]比較部件250將單元電流Icell與第三讀取電流Ir3比較。如果單元電流Icell小于第三讀取電流Ir3，則因為被存儲在反熔絲存儲器單元MC中的數據被確定為“11”，所以控制部件260停止讀取操作并且輸出數據“11”。然而，如果單元電流Icell大于第三讀取電流Ir3，則因為反熔絲存儲器單元MC中存儲的數據被確定為“10”，所以控制部件260輸出數據“10”。
[0088]假設在圖4中單元電流Icell以“00”、“01”、“ 11”和“ 10”的次序增大，但是本發明構思不限于此。可以應用另一個次序，例如“ 11 ”、“ 10 ”、“ OI ”和“ 00 ”的次序。
[0089]然而，“00”、“01”、“11”和“10”的次序對于得到被編程到反熔絲存儲器單元MC中
的數據的比特之一的值是有用的。例如，為了得到被編程到反熔絲存儲器單元MC中的數據的比特之中的高比特(即，左比特)，將單元電流Icell與第二讀取電流Ir2比較。如果單元電流Icell小于第二讀取電流Ir2，則被編程到反熔絲存儲器單元MC中的數據的比特之中的高比特的值是“0”，并且如果單元電流Icell大于第二讀取電流Ir2，則被編程到反熔絲存儲器單元MC中的數據的比特之中的高比特的值是“ I ”。
[0090]另外，為了得到被編程到反熔絲存儲器單元MC中的數據的比特之中的低比特(即，右比特)，將單元電流Icell與第一讀取電流Irl或第三讀取電流Ir3比較。如果單元電流Icell小于第一讀取電流Irl或大于第三讀取電流Ir3，則被編程到反熔絲存儲器單元MC中的數據的比特之中的低比特的值是“0”，并且如果單元電流Icell大于第一讀取電流Irl或小于第三讀取電流Ir3，則被編程到反熔絲存儲器單元MC中的數據的比特之中的低比特的值是“I”。因此，在單元電流Icell被定義為按“00”、“01”、“11”和“10”的次序增大的實施例中，可以減少比較數量，因此“00”、“01”、“11”和“10”的次序可以進一步對于獲知被編程到反熔絲存儲器單元MC中的數據的比特之一的值是有用的。
[0091]圖5是示出圖2的控制部件260的示例性實施例的框圖。
[0092]參照圖5，控制部件260包括主控制部件261、電阻選擇部件262、編碼器部件263、電壓選擇部件264和編程控制部件265中的至少一個。控制部件260可以接收與從比較部件250得到的比較結果對應的輸出信號Sout。
[0093]主控制部件261根據操作模式控制電阻選擇部件262、編碼器部件263、電壓選擇部件264和編程控制部件265的操作。電阻選擇部件262根據主控制部件261的控制，控制基準電阻部件245。電阻選擇部件262可以控制基準電阻部件245以具有第一至第三編程電阻器Rpl、Rp2和Rp3和第一至第三讀取電阻器Rrl、Rr2和Rr3的電阻值之一。電阻選擇部件262可以因為選擇基準電阻部件245的電阻值而被稱為基準電流選擇部件，并因此選擇基準電流強度。
[0094]編碼器部件263可以根據主控制部件261的控制，編碼并輸出被編程到反熔絲存儲器單元MC中的數據。電壓選擇部件264根據操作模式控制電壓產生部件210的輸出電壓。在編程操作模式下，電壓選擇部件264控制電壓產生部件210，以輸出破壞電壓Vrup。在讀取操作模式下，電壓選擇部件264控制電壓產生部件210，以輸出讀取電壓Vsense。在編程操作模式下，編程控制部件265可以響應于指示單元電流Icell大于基準電流Iref的輸出信號Sout，來控制開關晶體管STr以使其截止。
[0095]圖6示出根據本發明構思的示例性實施例的反熔絲存儲器裝置200a。
[0096]參照圖6，反熔絲存儲器裝置200a的元件與圖2的反熔絲存儲器裝置200的元件基本上相同，不同之處在于，比較部件250被比較部件250a取代。因此，這里不再重復冗余的描述，并且現在將詳細描述比較部件250a。
[0097]比較部件250a包括第一至第四NMOS晶體管N1-N4以及第一和第二 PMOS晶體管Pl和P2。第一 NMOS晶體管NI被連接在第二地址選擇晶體管CSTr2和第二節點B之間。第一 NMOS晶體管NI具有漏極和柵極被共同連接的二極管連接。
[0098]對應于第一 NMOS晶體管NI，第二 NMOS晶體管N2被連接在第二復制選擇晶體管RCSTr2和第二節點B之間。第一 NMOS晶體管NI和第二 NMOS晶體管N2可以具有相同的電特性。例如，第一 NMOS晶體管NI和第二 NMOS晶體管N2可以具有相同跨導、高寬比、閾值電壓和處理參數中的至少一個。第二 NMOS晶體管N2還具有漏極和柵極被共同連接的二極
管連接。
[0099]比較部件250a包括被串聯連接在電源電壓Vdd和地電壓Vss之間的第一 PMOS晶體管Pl和第三NMOS晶體管N3。另外，比較部件250a包括被串聯連接在電源電壓Vdd和地電壓Vss之間的第二 PMOS晶體管P2和第四NMOS晶體管N4。第一 PMOS晶體管Pl和第三NMOS晶體管N3之間的節點O可以被稱為輸出節點，并且可以用于輸出輸出信號Sout。
[0100]第一 NMOS晶體管NI充當相對于第三NMOS晶體管N3的電流鏡。因此，與單元電流Icell成正比的第一電流Il可以流過第四NMOS晶體管N4。第四NMOS晶體管N4和第二NMOS晶體管N2可以具有相同的高寬比。在這種情況下，基準電流Iref和第二電流12具有相同的強度。第四NMOS晶體管N4和第二 PMOS晶體管P2彼此串聯連接，因此與基準電流Iref成正比的第二電流12可以流過第二 PMOS晶體管P2。第二 PMOS晶體管P2具有二極管連接，并且充當相對于第一 PMOS晶體管Pl的電流鏡。因此，與基準電流Iref成正比的第三電流13可以流過第一 PMOS晶體管Pl。第一 PMOS晶體管Pl和第二 PMOS晶體管P2可以具有相同的高寬比。在這種情況下，第二電流12和第三電流13具有相同的強度。
[0101]如果假設單元電流Icell和第一電流Il之比與基準電流Iref和第三電流13之比相同，則在基準電流Iref高于單元電流Icell的實施例中，輸出節點O輸出電源電壓電平，即，高電平輸出信號。相反，在單元電流Icell高于基準電流Iref的實施例中，輸出節點O輸出地電壓電平，S卩，低電平輸出信號。因此，因為反熔絲AF的兩個端子由于電介質而在開始時開路，所以在編程操作模式下在反熔絲AF中沒有電流流動。也就是說，單元電流Icell小于基準電流Iref，因此輸出高電平的輸出信號Sout。此后，因為反熔絲AF的電介質通過破壞電壓Vrup而被損壞，所以反熔絲AF的兩個端子被短路，因此單元電流Icell增大。當單元電流Icell高于基準電流Iref時，輸出信號Sout轉變為低電平。
[0102]在示例性實施例中，控制部件260響應于轉變為低電平的輸出信號Sout而使開關晶體管STr截止，使得破壞電壓Vrup不再被施加到反熔絲AF的一個端子。另外，控制部件260可以執行讀取操作，以確定所需數據是否被編程到反熔絲AF中。
[0103]圖7示出根據本發明構思的示例性實施例的反熔絲存儲器裝置200b。
[0104]參照圖7，反熔絲存儲器裝置200b的元件與圖2的反熔絲存儲器裝置200的元件基本上相同，不同之處在于，比較部件250被比較部件250b取代。因此，這里不再重復冗余的描述，并且現在將詳細描述比較部件250b。
[0105]比較部件250b包括第五至第十NMOS晶體管N5-N10和第三至第六PMOS晶體管P3-P6。第五NMOS晶體管N5被連接在第二地址選擇晶體管CSTr2和第二節點B之間。第五NMOS晶體管N5具有漏極和柵極被共同連接的二極管連接。
[0106]對應于第五NMOS晶體管N5，第六NMOS晶體管N6被連接在第二復制選擇晶體管RCSTr2和第二節點B之間。第五NMOS晶體管N5和第六NMOS晶體管N6可以具有相同的電特性。第六NMOS晶體管N6具有漏極和柵極被共同連接的二極管連接。
[0107]比較部件250b包括被串聯連接在電源電壓Vdd和地電壓Vss之間的第三PMOS晶體管P3和第七NMOS晶體管N7。另外，比較部件250b包括串聯連接在電源電壓Vdd和地電壓Vss之間的第四PMOS晶體管P4和第八NMOS晶體管N8。第三PMOS晶體管P3和第七NMOS晶體管N7之間的節點01可以被稱為第一輸出節點，第一輸出節點被連接到比較器COMP的正+端子。
[0108]比較部件250b包括被串聯連接在電源電壓Vdd和地電壓Vss之間的第五PMOS晶體管P5和第九NMOS晶體管N9。另外，比較部件250b包括串聯連接在電源電壓Vdd和地電壓Vss之間的第六PMOS晶體管P6和第十NMOS晶體管N10。第六PMOS晶體管P6和第十NMOS晶體管NlO之間的節點02可以被稱為第二輸出節點，第二輸出節點連接到比較器COMP的負-端子。
[0109]第五NMOS晶體管N5充當相對于第七NMOS晶體管N7的電流鏡。因此，與單元電流Icell成正比的第一電流Il可以流過第七NMOS晶體管N7。第六NMOS晶體管N6也充當相對于第八NMOS晶體管N8的電流鏡。因此，與單元電流Icell成正比的第二電流12可以流過第八NMOS晶體管N8。第八NMOS晶體管N8和第四PMOS晶體管P4彼此串聯連接，因此與基準電流Iref成正比的第二電流12可以流過第四PMOS晶體管P4。第四PMOS晶體管P4具有二極管連接，并且充當相對于第三PMOS晶體管P3的電流鏡。因此，與基準電流Iref成正比的第三電流13可以流過第三PMOS晶體管P3。
[0110]如果假設單元電流Icell和第一電流Il之比與基準電流Iref和第三電流13之比相同，貝1J在基準電流Iref高于單元電流Icell的實施例中，第一輸出節點01可以具有與電源電壓Vdd近似的電壓電平。相反，在單元電流Icell高于基準電流Iref的實施例中，第一輸出節點01可以具有與地電壓Vss近似的電壓電平。
[0111]第六NMOS晶體管N6充當相對于第十NMOS晶體管NlO的電流鏡。因此，與基準電流Iref成正比的第四電流14可以流過第十NMOS晶體管NlO。第五NMOS晶體管N5充當相對于第九NMOS晶體管N9的電流鏡。因此，與單元電流Icell成正比的第五電流15可以流過第九NMOS晶體管N9。第九NMOS晶體管N9和第五PMOS晶體管P5彼此串聯連接，因此與單元電流Icell成正比的第五電流15可以流過第五PMOS晶體管P5。第五PMOS晶體管P5具有二極管連接，并且充當相對于第六PMOS晶體管P6的電流鏡。因此，與單元電流Icell成正比的第六電流16可以流過第六PMOS晶體管P6。[0112]如果假設單元電流Icell和第六電流16之比與基準電流Iref和第四電流14之比相同，則在基準電流Iref高于單元電流Icell的實施例中，第二輸出節點02具有與地電壓Vss近似的電壓電平。相反，在單元電流Icell高于基準電流Iref的實施例中，第二輸出節點02可以具有與電源電壓Vdd近似的電壓電平。
[0113]在示例性實施例中，如果第一輸出節點01的電壓高于第二輸出節點02的電壓，則比較器COMP輸出高電平的輸出信號Sout,并且如果第一輸出節點01的電壓低于第二輸出節點02的電壓，則比較器COMP輸出低電平的輸出信號Sout。因此，如果基準電流Iref高于單元電流Icell，則輸出高電平的輸出信號Sout，并且如果基準電流Iref低于單元電流Icell,則輸出低電平的輸出信號Sout。
[0114]因此，因為反熔絲AF的兩個端子由于存在未被損壞的電介質而在開始時開路，所以在編程操作模式下反熔絲AF中沒有電流流動。也就是說，單元電流Icell小于基準電流Iref,因此輸出高電平的輸出信號Sout。此后，因為反熔絲AF的電介質通過破壞電壓Vrup而被損壞，所以反熔絲AF的兩個端子被短路，因此單元電流Icell增大。當單元電流Icell高于基準電流Iref時，輸出信號Sout轉變為低電平。
[0115]如上所述，控制部件260可以響應于轉變為低電平的輸出信號Sout而使開關晶體管STr截止，使得破壞電壓Vrup不再被施加到反熔絲AF的一個端子。另外，控制部件260可以執行讀取操作，以確定所需數據是否被編程到反熔絲AF中。
[0116]圖8是示出根據本發明構思的示例性實施例的反熔絲存儲器裝置300的示意性框圖。
[0117]參照圖8，反熔絲存儲器裝置300包括反熔絲存儲器單元MC、列解碼器330、基準電流產生部件340和比較部件350。反熔絲存儲器裝置300具有允許執行讀取操作的構造。因此，在圖8中沒有示出用于編程操作的元件。另外，反熔絲存儲器裝置300包括反熔絲存儲器單元MC和列解碼器330，像圖2的反熔絲存儲器裝置200 —樣。因此，這里不再重復其冗余描述。讀取電壓Vsense可以被施加到第一節點A’。
[0118]基準電流產生部件340產生第一至第三讀取基準電流Irefl、Iref2和Iref3。盡管在圖8中基準電流產生部件340包括三個讀取基準電流，但是如果要將更多比特的數據編程到反熔絲存儲器單元MC中，基準電流產生部件340可以包括更大數量的讀取基準電流。例如，如果將3比特的數據編程到反熔絲存儲器單元MC中，則基準電流產生部件340可以產生七個讀取基準電流。
[0119]可以通過第一節點A’和第二節點B之間的第一路徑產生第一讀取基準電流Irefl。第一路徑可以包括第一讀取電阻器R1、第一復制單元晶體管RCTrl和第一復制選擇晶體管RCSTrll和RCSTrl2。可以根據第一讀取電阻器Rl的電阻來確定第一讀取基準電流Irefl的強度。第一讀取電阻器Rl可以具有與圖3的第一讀取電阻器Rrl相同的電阻值。
[0120]可以通過第一節點A’和第二節點B之間的第二路徑產生第二讀取基準電流Iref2。第二路徑可以包括第二讀取電阻器R2、第二復制單元晶體管RCTr2和第二復制選擇晶體管RCSTr21和RCSTr22。可以根據第二讀取電阻器R2的電阻來確定第二讀取基準電流Iref2的強度。第二讀取電阻器R2可以具有與圖3的第二讀取電阻器Rr2相同的電阻值。
[0121]可以通過第一節點A’和第二節點B之間的第三路徑產生第三讀取基準電流Iref3。第三路徑可以包括第三讀取電阻器R3、第三復制單元晶體管RCTrf和第三復制選擇晶體管RCSTr31和RCSTr32。可以根據第三讀取電阻器R3的電阻來確定第三讀取基準電流Iref3的強度。第三讀取電阻器R3可以具有與圖3的第三讀取電阻器Rr3相同的電阻值。
[0122]第一至第三復制單元晶體管RCTrl、RCTr2和RCTr3可以具有與單元晶體管CTR相同的電特性。另外，第一至第三復制選擇晶體管RCSTrll、RCSTr 12, RCSTr21、RCSTr22、RCSTr31和RCSTr32可以分別具有與地址選擇晶體管CSTrl和CSTr2相同的電特性。
[0123]比較部件350包括用于電流鏡的晶體管N1、N12、N22和N32和比較和編碼器部件355。
[0124]晶體管NI具有與圖6和圖7的第一 NMOS晶體管NI和第五NMOS晶體管N5相同的連接關系。晶體管NI具有二極管連接，并且構成相對于被指示為比較和編碼器部件355的塊的晶體管(未示出)的電流鏡。因此，與單元電流Icell成比例的電流可以被提供到比較和編碼器部件355。
[0125]晶體管N12具有與圖6和圖7的第二 NMOS晶體管N2和第六NMOS晶體管N6相同的連接關系。晶體管N12具有二極管連接，并且構成相對于被指示為比較和編碼器部件355的塊的晶體管(未示出)的電流鏡。因此，與第一讀取基準電流Irefl成比例的電流可以被提供到比較和編碼器部件355。同樣，晶體管N22具有二極管連接，并且構成相對于被指示為比較和編碼器部件355的塊的晶體管(未示出)的電流鏡。因此，與第二讀取基準電流Iref2成比例的電流可以被提供到比較和編碼器部件355。另外，晶體管N32具有二極管連接，并且構成相對于被指示為比較和編碼器部件355的塊的晶體管(未示出)的電流鏡。因此，與第三讀取基準電流Iref3成比例的電流可以被提供到比較和編碼器部件355。
[0126]比較和編碼器部件355將單元電流Icell與第一至第三基準電流Irefl、Iref2和Iref3比較。另外，比較和編碼器部件355基于比較結果輸出反熔絲存儲器單元MC中存儲的數據。例如，假設單元電流Icell具有圖4的單元分布，當確定單元電流Icell低于第一讀取基準電流Irefl時，比較和編碼器部件355可以輸出數據“00”。另外，當確定單元電流Icell高于第一讀取基準電流Irefl但低于第二讀取基準電流Iref2時，比較和編碼器部件355可以輸出數據“01”。另外，當確定單元電流Icell高于第二讀取基準電流Iref2但低于第三讀取基準電流Iref3時，比較和編碼器部件355可以輸出數據“11”。另外，當確定單元電流Icell高于第三讀取基準電流Iref3時，比較和編碼器部件355可以輸出數據“10”。
[0127]反熔絲存儲器裝置300產生多個基準電流，由此同時或基本上同時將單元電流Icell與第一至第三基準電流Irefl、Iref2和Iref3比較，從而更快速地檢測并輸出數據。
[0128]圖9是示出根據本發明構思的示例性實施例的反熔絲存儲器裝置400的示意性框圖。
[0129]參照圖9，反熔絲存儲器裝置400包括反熔絲存儲器單元MC、列解碼器430、基準電壓產生部件440、比較部件450和編碼器部件460。反熔絲存儲器裝置400具有允許其執行讀取操作的構造。因此，在圖9中沒有示出用于編程操作的元件。
[0130]反熔絲存儲器單元MC包括可以被實現為MOS晶體管的反熔絲AF和與反熔絲AF連接并且受字線信號控制的單元晶體管CTr。在讀取操作模式下，讀取電壓Vsense可以被施加到反熔絲AF。
[0131]列解碼器430連接到反熔絲存儲器單元MC。盡管在圖9中列解碼器430包括三個地址選擇晶體管CSTrl-CSTr3，但這只是一個示例性實施例。例如，列解碼器430可以包括更少或更多數量的地址選擇晶體管。雖然在圖9中比較節點E被設置在第二地址選擇晶體管CSTr2和第三地址選擇晶體管CSTrf之間，但是本發明構思不限于此。例如，比較節點E可以被設置在第一地址選擇晶體管CSTrl和第二地址選擇晶體管CSTr2之間以及第三地址選擇晶體管CSTrf和源極晶體管Rs之間。列解碼器430可以通過源極電阻器Rs連接到地電壓源極Vss。
[0132]根據反熔絲存儲器單元MC的電阻值，比較節點E的電壓電平Ve可以不同。例如，假設單元晶體管CTr和地址選擇晶體管CSTrl-CSTrf具有小源極-漏極電阻和低源極_漏極電壓，如果反熔絲存儲器單元MC沒有被編程或者“00”被編程到反熔絲存儲器單元MC，則比較節點E可以具有地電壓電平的電壓電平Ve。如果反熔絲存儲器單元MC的電阻是R01，則因為“01”被編程到反熔絲存儲器單元MC中，所以比較節點E具有近似{Rs/(R01+Rs)}Vsense的電壓電平Ve。如果反熔絲存儲器單元MC的電阻是Rl I，則因為“ 11”被編程到反熔絲存儲器單元MC中，所以比較節點E具有近似{Rs/(Rll+Rs)}Vsense的電壓電平Ve。如果反熔絲存儲器單元MC的電阻是RlO，則因為“ 10”被編程到反熔絲存儲器單元MC中，所以比較節點E具有近似{Rs/(R10+Rs)} Vsense的電壓電平Ve。
[0133]如果反熔絲存儲器單元MC的單元分布與圖4中所示的相同，則反熔絲存儲器單元MC的電阻以R01、Rll和RlO的次序減小。因此，根據被編程到反熔絲存儲器單元MC中的數據，比較節點E的電壓電平Ve可以不同。更具體地，在“00”被編程到反熔絲存儲器單元MC中的實施例中，比較節點E的電壓電平Ve (下文中被稱為第一電壓電平VeOO)可以是最低的，在“01”被編程到反熔絲存儲器單元MC中的實施例中，比較節點E的電壓電平Ve (下文中被稱為第二電壓電平VeOl)可以是第二低的，比較節點E的電壓電平Ve(下文中被稱為第三電壓電平VII)可以是第三低的，并且比較節點E的電壓電平Ve (下文中被稱為第四電壓電平VelO)可以是最高的。
[0134]基準電壓產生部件440可以包括電壓分配器，電壓分配器包括在電源電壓Vdd和地電壓Vss之間彼此串聯連接的第一至第四電阻器R1、R2、R3和R4。可以在第一至第四電阻器Rl、R2、R3和R4之間的節點處產生第一至第三基準電壓Vrefl、Vref2和Vref3。第一基準電壓Vrefl可以被設置成高于第一電壓電平VeOO并且低于第二電壓電平VeOl0第二基準電壓Vref2可以被設置成高于第二電壓電平VeOl并且低于第三電壓電平Veil。第三基準電壓Vref3可以被設置成高于第三電壓電平Vell并且低于第四電壓電平VelO。第一至第三基準電壓Vrefl、Vref2和Vref3可以被設置成相對于第一至第四電壓電平VeOO、VeOUVell和VelO具有足夠裕量。
[0135]比較部件450包括分別輸出第一至第三比較結果Cl、C2和C3的第一至第三比較器C0MP1、C0MP2和C0MP3。第一比較器COMPl將第一基準電壓Vrefl與比較節點E的電壓電平Ve比較并且輸出第一比較結果Cl。在第一基準電壓Vrefl高于比較節點E的電壓電平Ve的實施例中，第一比較結果Cl具有高電平電壓。相反，在第一基準電壓Vrefl低于比較節點E的電壓電平Ve的實施例中，第一比較結果Cl具有低電平電壓。
[0136]第二比較器C0MP2將第二基準電壓Vref2與比較節點E的電壓電平Ve比較并且輸出第二比較結果C2。在第二基準電壓Vref 2高于比較節點E的電壓電平Ve的實施例中，第二比較結果C2具有高電平電壓。相反，在第二基準電壓Vref2低于比較節點E的電壓電平Ve的實施例中，第二比較結果C2具有低電平電壓。同樣，第三比較器C0MP3將第三基準電壓Vref3與比較節點E的電壓電平Ve比較并且輸出第三比較結果C3。在第三基準電壓Vref3高于比較節點E的電壓電平Ve的實施例中，第三比較結果C3具有高電平電壓。相反，在第三基準電壓Vref 3低于比較節點E的電壓電平Ve的實施例中，第三比較結果C3具有低電平電壓。
[0137]編碼器部件460接收第一至第三比較結果C1、C2和C3，并且輸出被編程到反熔絲存儲器單元MC的數據。例如，在第一至第三比較結果C1、C2和C3都是低電平的實施例中，編碼器部件460輸出數據“00”。在第一比較結果Cl是高電平并且第二比較結果C2和第三比較結果C3是低電平的實施例中，編碼器部件460輸出數據“01”。在第一比較結果Cl和第二比較結果C2是高電平并且第三比較結果C3是低電平的實施例中，編碼器部件460輸出數據“11”。在第一至第三比較結果C1、C2和C3都是高電平的實施例中，編碼器部件460輸出數據“10”。
[0138]圖10是根據本發明構思的示例性實施例的由反熔絲存儲器裝置執行的操作方法的流程圖。特別地，圖10是根據本發明構思的示例性實施例的由反熔絲存儲器裝置執行的編程操作方法的流程圖。
[0139]參照圖10，在操作Sll中，選擇與將被編程到反熔絲存儲器單元中的比特對應的基準電阻。在反熔絲存儲器單元具有圖4的單元分布的實施例中，如果將被編程的是比特“00”，則不執行編程操作，并且編程操作終止。如果將被編程的是比特“01”，則選擇第一編程電阻器Rpl。如果將被編程的是比特“11”，則選擇第二編程電阻器Rp2。如果將被編程的是比特“ 10”，則選擇第三編程電阻器Rp3。
[0140]在操作S12中，向反熔絲存儲器單元和基準電流產生部件施加破壞電壓。如果選擇第一編程電阻器Rpi，則產生第一基準電流Ipl作為基準電流。如果選擇第二編程電阻器Rp2，則產生第二基準電流Ip2作為基準電流。如果選擇第三編程電阻器Rp3，則產生第三基準電流Ip3作為基準電流。
[0141]由于柵極電介質層，導致反熔絲存儲器單元具有非常高或無限大的電阻。因此，流過反熔絲存儲器單元的單元電流初始為O。此后，當施加破壞電壓時，反熔絲存儲器單元的柵極電介質層被逐漸損壞，因此單元電流增大。
[0142]在操作S13中，將單元電流的強度與基準電流的強度比較。隨著單元電流逐漸增大，單元電流變得高于基準電流。在單元電流變得高于基準電流之前，破壞電壓的電壓電平可以增大。
[0143]在操作S14中，如果單元電流變得高于基準電流，則破壞電壓沒有被施加到反熔絲存儲器單元。因此，反熔絲存儲器單元的柵極電介質層沒有被進一步損壞，并且反熔絲存儲器單元具有一致的電阻值。在單元電流變得高于基準電流之后，不施加破壞電壓，因此反熔絲的單元電阻可以具有被在操作Sll中選擇的基準電阻的值小的值。因此，比特可以被編程到反熔絲存儲器單元中。
[0144]可以在操作S15之后驗證是否對反熔絲存儲器單元正確編程。
[0145]在操作S15中，可以選擇用于驗證是否對反熔絲存儲器單元正確編程的電阻器。在反熔絲存儲器單元具有圖4的單元分布的情況下，如果被編程的是比特“01”，則可以選擇第二讀取電阻器Rr2作為驗證電阻器。如果被編程的是比特“11”，則可以選擇第三讀取電阻器Rr3作為驗證電阻器。如果被編程的是比特“10”，則反熔絲的單元電阻小于第三讀取電阻器Rr3，因此驗證過程不是必須的。
[0146]根據示例性實施例的基準電流產生部件的基準電阻部件只包括編程電阻器(例如，省去讀取電阻器)。在這個實施例中，使用編程電阻器作為驗證電阻器。例如，如果被編程的是比特“01”，則選擇第二編程電阻器Rp2作為驗證電阻器。另外，如果被編程的是比特“11”，則選擇第三讀取電阻器Rp3作為驗證電阻器。如果被編程的是比特“10”，則跳過驗證過程并且編程操作終止。
[0147]在操作S16中，向反熔絲存儲器單元和基準電流產生部件施加讀取電壓。如果選擇第二讀取電阻器R2，則產生第二基準電流Ir2作為驗證基準電流。如果選擇第三讀取電阻器R3，則產生第三基準電流Ir3作為驗證基準電流。
[0148]在操作S17中，確定單元電流是否低于驗證基準電流。如果所需比特被編程到反熔絲存儲器單元，則單元電流低于驗證基準電流。然而，如果單元電流高于驗證基準電流，則反熔絲存儲器單元沒有被正確編程。也就是說，盡管要被編程的是“01”，但是替代地不正確地編程了 “ 11”或“ 10 ”，或者盡管要被編程的是“ 11 ”，但是替代地不正確地編程了 “ 10 ”。按照反熔絲存儲器單元的特性，不可以修正這種誤差。因此，被不正確編程的反熔絲存儲器單元的地址可以被報告到控制器，并且可以對另一個反熔絲存儲器單元重新編程。
[0149]盡管參照圖10描述了將2比特的數據編程到反熔絲存儲器單元中，但本發明構思可以被應用在將3比特或更多比特的數據編程到反熔絲存儲器單元中的實施例中。
[0150]圖11是根據本發明構思的示例性實施例的由反熔絲存儲器裝置執行的操作方法的流程圖。特別地，圖11是根據本發明構思的實施例的由反熔絲存儲器裝置執行的編程操作方法的流程圖。
[0151]參照圖11，在操作S21中，根據之前確定的次序，從多個電阻器之中選擇電阻器。在反熔絲存儲器單元具有圖4的單元分布的實施例中，首先選擇第二讀取電阻器Rr2。此后，基于將例如第二讀取基準電流Ir2的讀取基準電流與當選擇第二讀取電阻器Rr2時的單元電流的比較結果，來選擇第一讀取電阻器Rrl或第三讀取電阻器Rr3。因此，可以通過僅執行兩個比較操作，來檢測被編程到反熔絲存儲器單元中的比特的值。
[0152]在操作S22中，向反熔絲存儲器單元和基準電流產生部件施加讀取電壓。如果選擇第一讀取電阻器Rl，則產生第一讀取電流Ir I。如果選擇第二讀取電阻器R2，則產生第二讀取電流Ir2。如果選擇第三讀取電阻器R3，則產生第三讀取電流Ir3。
[0153]在操作S23中，將單元電流與第一至第三讀取基準電流Irl、Ir2和Ir3比較。在操作S24中，基于操作S23的比較結果，檢測被編程到反熔絲存儲器單元中的比特的值。
[0154]假設首先選擇第二讀取電阻器Rr2，并且再選擇第一讀取電阻器Rrl或第三讀取電阻器Rr3。如果單元電流低于第二讀取基準電流Ir2，則“00”或“01”可以被檢測作為被編程到反熔絲存儲器單元中的比特的值。在這個實施例中，選擇第一讀取電阻器Rrl，將單元電流與第一讀取基準電流Irl比較，并且確定被編程到反熔絲存儲器單元中的比特的值是“00”還是“01”。更具體地，如果單元電流低于第一讀取基準電流Irl，則可以確定“00”是被編程到反熔絲存儲器單元中的比特的值。如果單元電流高于第一讀取電流Irl，則可以確定“00”是被編程到反熔絲存儲器單元中的比特的值。
[0155]如果單元電流高于第二讀取基準電流Ir2，則“11”或“10”可以被檢測作為被編程到反熔絲存儲器單元中的比特的值。在這個實施例中，選擇第三讀取電阻器Rr3，將單元電流與第三讀取基準電流Ir3比較，并且確定被編程到反熔絲存儲器單元中的比特的值是“11”還是“10”。更具體地，如果單元電流低于第三讀取基準電流Ir3，則可以確定“11”是被編程到反熔絲存儲器單元中的比特的值。如果單元電流高于第三讀取電流Ir3，則可以確定“ 10”是被編程到反熔絲存儲器單元中的比特的值。
[0156]另外，如果確定將被檢測的比特，則選擇用于確定將被檢測的比特的電阻器。在將2比特數據編程到反熔絲存儲器單元中并且將從2比特數據中檢測高比特的實施例中，選擇第二讀取電阻器Rr2。在這個實施例中，可以通過只執行一個比較操作來檢測高比特。如果將從2比特數據中檢測低比特，則選擇第一讀取電阻器Rrl和第三讀取電阻器Rr3。在這個實施例中，執行兩個比較操作。
[0157]盡管參照圖11描述從反熔絲存儲器單元中讀取2比特的數據，但是本發明構思可以被應用在從反熔絲存儲器單元中讀取3比特或更多比特的數據的實施例中。
[0158]可以單獨使用根據本發明構思的至少一個示例性實施例的反熔絲存儲器裝置。例如，存儲器模塊裝置可以只包括上述反熔絲存儲器裝置。根據示例性實施例，存儲器模塊包括至少一個反熔絲存儲器裝置和諸如DRAM的易失性存儲器裝置和諸如閃存存儲器裝置的非易失性存儲器裝置中的至少一個。
[0159]雖然已經參照本發明構思的示例性實施例特別示出和描述了本發明構思，但是應該理解，在不脫離本發明構思的精神和范圍的情況下，可以在其中進行各種形式和細節上的變化。
【權利要求】
1.一種反熔絲存儲器裝置，包括: 反熔絲存儲器單元，所述反熔絲存儲器單元包括反熔絲； 基準電流產生部件，所述基準電流產生部件被構造為:提供從多個基準電流之中選擇的基準電流；以及 比較部件，所述比較部件被構造為:將流過所述反熔絲的單元電流的強度與所述基準電流的強度比較，并且提供與比較結果對應的輸出信號。
2. 根據權利要求1所述的反熔絲存儲器裝置，進一步包括基準電流選擇部件，所述基準電流選擇部件被構造為:從所述多個基準電流之中，選擇與將被編程到所述反熔絲的多個比特的值對應的基準電流。
3.根據權利要求1所述的反熔絲存儲器裝置，進一步包括: 電壓產生部件，所述電壓產生部件被構造為:在編程操作模式下向所述反熔絲存儲器單元的第一端子施加破壞電壓；以及 控制部件，所述控制部件被構造為:基于所述輸出信號，控制所述電壓產生部件，以在所述單元電流的強度高于所述基準電流的強度時防止將所述破壞電壓施加到所述反熔絲存儲器單元的所述第一端子。
4.根據權利要求3所述的反熔絲存儲器裝置，其中所述控制部件控制所述電壓產生部件，以向所述反熔絲存儲器單元的所述第一端子施加讀取電壓，并且指示是否將多個比特編程到所述反熔絲存儲器單元。
5.根據權利要求3所述的反熔絲存儲器裝置，其中所述基準電流產生部件包括與所述多個基準電流對應的多個電阻器， 其中所述多個比特被編程到的所述反熔絲具有的電阻值比與所選擇的基準電流對應的電阻器的電阻值低。
6.一種反熔絲存儲器裝置，包括: 反熔絲存儲器單元，所述反熔絲存儲器單元包括反熔絲和被連接到所述反熔絲的單元晶體管； 基準電流產生部件，所述基準電流產生部件包括基準電阻部件和復制單元晶體管，所述復制單元晶體管被連接到所述基準電阻部件并且具有與所述單元晶體管相同的電特性；以及，所述基準電流產生部件被構造為提供基準電流，所述基準電流是根據所述基準電阻部件的電阻值而確定的；以及 比較部件，所述比較部件被構造為:將流過所述反熔絲的單元電流的強度與所述基準電流的強度比較，并且提供與比較結果對應的輸出信號。
7.根據權利要求6所述的反熔絲存儲器裝置，進一步包括: 至少一個地址選擇晶體管，所述至少一個地址選擇晶體管被連接到所述反熔絲存儲器單元，并且被構造為對所述反熔絲存儲器單元尋址， 其中，所述基準電流產生部件進一步包括至少一個復制選擇晶體管，所述至少一個復制選擇晶體管被連接到所述復制單元晶體管，并且具有與所述至少一個地址選擇晶體管相同的電特性。
8.根據權利要求6所述的反熔絲存儲器裝置，其中所述單元晶體管和所述復制單元晶體管具有相同的跨導。
9.根據權利要求6所述的反熔絲存儲器裝置，進一步包括: 第一節點，在編程操作模式下破壞電壓被施加到所述第一節點并且在讀取操作模式下讀取電壓被施加到所述第一節點；以及 第二節點，地電壓被施加到所述第二節點， 其中，所述反熔絲和所述單元晶體管在所述第一節點和所述第二節點之間彼此串聯連接， 其中，所述基準電阻部件和所述復制單元晶體管在所述第一節點和所述第二節點之間彼此串聯連接。
10.根據權利要求9所述的反熔絲存儲器裝置，其中所述反熔絲包括金屬氧化物半導體(MOS)晶體管，所述金屬氧化物半導體晶體管包括被連接到所述第一節點的柵極、浮動漏極和被連接到所述單元晶體管的源極。
11.根據權利要求10所述的反熔絲存儲器裝置，進一步包括: 開關晶體管，所述開關晶體管被構造為:將所述第一節點連接到所述反熔絲的所述柵極。
12.根據權利要求11所述的反熔絲存儲器裝置，其中所述基準電流產生部件進一步包括復制開關晶體管，所述復制開關晶體管被連接在所述基準電阻部件和所述第一節點之間，并且具有與所述開關晶體管相同的電特性。
13.根據權利要求11所述的反熔絲存儲器裝置，其中所述基準電阻部件包括多個電阻器和被串聯連接到所述多個電阻器的多個開關，所述多個電阻器通過所述多個開關被并聯連接， 其中，所述多個開關中的每一個包括晶體管，所述晶體管具有與所述開關晶體管相同的電特性。
14.根據權利要求11所述的反熔絲存儲器裝置，其中基于所述輸出信號，將所述開關晶體管短路，使得在所述編程操作模式下所述破壞電壓被施加到所述反熔絲的所述柵極，并且當單元電流的強度高于基準電流的強度時，將所述開關晶體管開路。
15.根據權利要求14所述的反熔絲存儲器裝置，其中在將所述開關晶體管短路之后，所述破壞電壓的電壓電平逐漸增大，直到所述單元電流的強度高于所述基準電流的強度。
16.根據權利要求14所述的反熔絲存儲器裝置，其中所述基準電阻部件具有從多個編程電阻值之中選擇的編程電阻值， 其中，在所述編程操作模式下被損壞的所述反熔絲具有的電阻值比所選擇的編程電阻值低。
17.根據權利要求16所述的反熔絲存儲器裝置，進一步包括: 電阻選擇部件，所述電阻選擇部件被構造為:根據將被編程到所述反熔絲中的多個比特的值，從所述多個編程電阻值之中選擇與所述多個比特的值對應的編程電阻值， 其中，當所述反熔絲具有的電阻值比與所述多個比特的值對應的所述編程電阻值低時，將所述多個比特的值編程到所述反熔絲中。
18.根據權利要求17所述的反熔絲存儲器裝置，其中將n比特數據編程到所述反熔絲中，所述基準電阻部件具有來自2n-l數量的編程電阻值之中的編程電阻值，其中，n是2或者大于2的自然數。
19.根據權利要求9所述的反熔絲存儲器裝置，其中所述基準電阻部件包括多個讀取電阻器，并且在所述讀取操作模式下，基于所述讀取電阻器來選擇讀取電阻值。
20.根據權利要求19所述的反熔絲存儲器裝置，進一步包括: 電阻選擇部件，所述電阻選擇部件被構造為:從所述多個讀取電阻值中選擇至少一個讀取電阻值，以在所述讀取操作模式下讀取被編程到所述反熔絲中的多個比特的值；以及 編碼器部件，所述編碼器部件被構造為:基于輸出信號來讀取并輸出被編程到所述反熔絲的所述多個比特的值，所述輸出信號指示所述反熔絲的電阻值和所選擇的至少一個讀取電阻值的比較結果。
21.根據權利要求6所述的反熔絲存儲器裝置，其中所述基準電流產生部件提供多個讀取基準電流， 其中，所述比較部件將所述單元電流的強度與所述多個讀取基準電流的強度比較，并且提供與比較結果對應的輸出信號， 進一步包括: 編碼器部件，所述編碼器部件被構造為:基于所述輸出信號，讀取并輸出被編程到所述反熔絲的多個比特的值。
22.根據權利要求6所述的反熔絲存儲器裝置，其中所述比較部件包括: 第一電流鏡，所述第一電流鏡被構造為:使所述單元電流進行電流鏡像化并且產生第一電流； 第二電流鏡，所述第二電流鏡被構造為:使所述基準電流進行電流鏡像化并且產生第二電流；以及 第三電流鏡，所述第三電流鏡被構造為:使所述第二電流進行電流鏡像化并且產生第二電流；以及 其中，所述比較部件提供輸出信號，所述輸出信號是根據所述第一電流是高于還是低于所述第三電流而確定的。
23.根據權利要求6所述的反熔絲存儲器裝置，其中所述比較部件包括: 第一電流鏡，所述第一電流鏡被構造為:使所述單元電流進行電流鏡像化并且產生第一電流； 第二電流鏡，所述第二電流鏡被構造為:使所述基準電流進行電流鏡像化并且產生第二電流； 第三電流鏡，所述第三電流鏡被構造為:使所述第二電流進行電流鏡像化并且產生第二電流； 第四電流鏡，所述第四電流鏡被構造為:使所述基準電流進行電流鏡像化并且產生第四電流； 第五電流鏡，所述第五電流鏡被構造為:使所述單元電流進行電流鏡像化并且產生第五電流； 第六電流鏡，所述第六電流鏡被構造為:使所述第五電流進行電流鏡像化并且產生第六電流；以及 比較器，所述比較器被構造為:將第一輸出信號與第二輸出信號比較，并且輸出所述輸出信號，其中所述第一輸出信號是根據所述第一電流是高于還是低于所述第三電流而確定的，所述第二輸出信號是根據所述第四電流是高于還是低于所述第六電流而確定的。
24.一種反熔絲存儲器裝置，包括: 反熔絲存儲器單元，所述反熔絲存儲器單元包括反熔絲，所述反熔絲通過節點被連接到源極電阻器； 基準電壓產生部件，所述基準電壓產生部件被構造為產生多個基準電壓； 比較部件，所述比較部件被構造為將所述節點的電壓與所述多個基準電壓比較；以及編碼器部件，所述編碼器部件被構造為:基于比較結果，讀取并輸出被編程到所述反熔絲存儲器單元中的多個比特的值。
25.一種操作反熔絲存儲器裝置的方法，所述方法包括: 從包括多個電阻器的基準電阻部件中選擇電阻器； 向包括反熔絲的反熔絲存儲器單元施加電壓； 向包括所述基準電阻部件的基準電流產生部件施加電壓，并且產生與所選擇的電阻器對應的基準電流；以及 將流過所述反熔絲的單元電流的強度與所述基準電流的強度比較。
26.根據權利要求25所述的方法，進一步包括，當比較結果指示所述單元電流高于所述基準電流時，停止向所述反熔絲存儲器單元施加所述電壓。
27.根據權利要求25所述的方法，其中所述電壓足以造成所述反熔絲的電介質擊穿，并且所選擇的電阻器指示將被編程到所述反熔絲存儲器單元中的多比特樣式。
28.一種反熔絲存儲器裝置，包括:` 電壓產生部件，所述電壓產生部件被構造為:輸出編程電壓，以利用多比特樣式編程反熔絲存儲器單元； 所述反熔絲存儲器單元包括被構造為接收所述輸出的反熔絲； 基準電流產生部件，所述基準電流產生部件被構造為:接收所述輸出并且選擇多個基準電流中的一個基準電流，其中，每個基準電流指示不同的多比特樣式；以及 控制部件，所述控制部件被構造為:當所述單元電流大于所述一個基準電流時，防止將所述編程電壓施加到所述反熔絲， 其中，所述編程電壓處于足以造成所述反熔絲內電介質擊穿的電平。
29.根據權利要求28所述的反熔絲存儲器裝置，進一步包括開關晶體管，所述開關晶體管被連接在所述電壓產生部件和所述反熔絲存儲器單元之間，其中所述控制部件使所述開關晶體管截止，以防止施加所述編程電壓。
30.根據權利要求28所述的反熔絲存儲器裝置，其中所述電壓產生部件被進一步構造為:以不足以造成電介質擊穿的電平輸出讀取電壓，以讀取所編程的多比特樣式。
【文檔編號】G11C17/16GK103578559SQ201310306175
【公開日】2014年2月12日 申請日期:2013年7月19日 優先權日:2012年7月19日
【發明者】張敏洙, 徐寧焄, 李燦勇 申請人:三星電子株式會社