移位寄存器以及具有該移位寄存器的平板顯示裝置制造方法
【專利摘要】移位寄存器以及具有該移位寄存器的平板顯示裝置。本公開涉及一種移位寄存器，更具體地，涉及一種具有用于定量地測量薄膜晶體管的閾值電壓偏移水平的感測電路的移位寄存器，其中，在具有采用氧化硅作為有源層的薄膜晶體管的移位寄存器中，由于被持續地施加直流(DC)電壓，薄膜晶體管的閾值電壓偏移水平惡化。根據示例性實施方式的移位寄存器包括：屬于第一組的晶體管，其用于觸發Q節點；屬于第二組的晶體管，其用于對奇數QB節點和偶數QB節點進行放電；屬于第三組的晶體管，其用于觸發奇數QB節點和偶數QB節點并對Q節點進行放電；以及感測電路，其感測屬于第三組的晶體管中的至少之一的閾值電壓。
【專利說明】移位寄存器以及具有該移位寄存器的平板顯示裝置
【技術領域】
[0001]本說明書涉及一種移位寄存器，更具體地，涉及一種具有用于定量地測量薄膜晶體管的閾值電壓偏移水平的感測電路的移位寄存器以及具有該移位寄存器的平板顯示裝置，其中，在具有采用氧化硅作為有源層的薄膜晶體管的移位寄存器中，由于被持續地施加直流(DC)電壓，薄膜晶體管的閾值電壓偏移水平會不斷地惡化。
【背景技術】
[0002]隨著諸如移動電話和筆記本電腦的各種便攜式設備以及諸如用于輸出高分辨率和高品質的圖像的HDTV的信息電子設備的發展，對于應用于這些設備上的平板顯示裝置的需求也逐漸增加。平板顯示裝置的示例包括液晶顯示器(LCD)、等離子顯示板(PDP)、場發射顯示器(FED)、有機發光二極管(OLED)等。
[0003]平板顯示裝置需要例如玻璃的大的基板以及薄膜晶體管(TFT)，其中，TFT被用作顯示裝置的切換和具有優良的性能而無需增加成本的驅動元件(組件)。其中，非晶硅TFT(a-Si TFT)是一種被廣泛用作能夠均勻地形成在尺寸超過2m的大型基板上且具有低成本的元件的代表性元件。
[0004]但是，隨著顯示裝置的尺寸增大和圖像質量提高的趨勢，還需要高性能的元件。因此，使用展現出約0.5cm2/Vs的遷移率的常規a-Si TFT作為大型平板顯示裝置的元件就存在了限制。
[0005]因此，需要具有遷移率高于a-Si TFT的高性能的TFT以及其制備工藝。而且，常規的a-Si TFT的最糟糕的缺點是可靠性問題，該問題在于由于常規的a-Si TFT的元件性能在其工作時不斷退化，所以無法保持其初始的性能。
[0006]持續地進行著許多用于克服a-Si TFT的限制的研究，有代表性的一種是氧化硅TFT。
[0007]氧化硅TFT展現出比a-Si TFT更高的載流子遷移率。這對于實現用于控制開關元件的驅動電路以及設置在平板顯示裝置上的顯示板中的開關元件都是非常有利的。
[0008]圖1A是示出了根據相關技術的針對平板顯示裝置的移位寄存器的結構的示意圖，圖1B是示出了在圖1A中示出的移位寄存器的一級的等效電路的圖。
[0009]相關技術的平板顯示裝置可以包括這樣的移位寄存器，即，其用于將選通輸出信號順序地施加到顯示板上的像素的各水平行，以通過順序地開啟顯示板上的各像素來顯示圖像。
[0010]如圖1A所示，通常的移位寄存器包括與時鐘信號CLK同步地用于將輸出電壓Vout輸出至形成于顯示板(未示出)上的選通線的多個級1ST至nST。通過該配置，第一級1ST接收起始信號Vst以輸出用于第一水平周期IH的高電平的第一選通輸出信號Vout-Ι，并且第二級2ST接收第一選通輸出信號Vout-1作為起始信號Vst以輸出高電平的第二選通輸出信號Vout-2。當第η選通輸出信號Vout-n最后由第η級nST輸出時,一巾貞的操作完成。
[0011]1ST至nST的各級包括多個晶體管。圖1B示例性地示出了具有8個晶體管的移位寄存器的一級。如圖1B所示，移位寄存器的一個級包括彼此以二極管方式連接的第一晶體管Tl和第六晶體管T6，并且第一晶體管Tl和第六晶體管T6響應于起始信號Vst而導通，使得第一晶體管Tl對Q節點Q充電并且第六晶體管T6對QB節點QB放電，第五晶體管T5響應于Q節點Q的充電而導通并用于對QB節點QB放電，第二晶體管T2響應于反向時鐘信號CLKB用高電位驅動電壓Vdd對QB節點QB充電，第三晶體管T3響應于對QB節點QB的充電而導通，以對Q節點Q放電，第四晶體管T4響應于復位信號RST而導通，以對Q節點Q放電并對QB節點QB充電，第七晶體管T7電連接至經充電的Q節點Q的一端并響應于在Q節點Q充電的高電壓而導通，以輸出非反相時鐘信號CLK作為在此輸出的輸出信號Out，第八晶體管T8由經充電的QB節點QB導通，以將通過第七晶體管T7輸出的時鐘信號CLK降低到低電位。
[0012]當這樣配置的移位寄存器的TFT用氧化硅TFT來實現時，期望憑借高遷移率而大大地改善性能。但是，考慮到氧化硅TFT的特性，根據位置不規律地觀察到起始閾值電壓(起始閾值)特性，并且某些TFT的起始閾值電壓會偏移。特別是連接到QB節點QB的、在大部分驅動時間內被連續地施加高電平直流電壓的第三晶體管T3會退化。因此，T3的器件特征會改變。
[0013]因此，連接到第三晶體管T3的Q節點Q的電位會變化，因而選通輸出電壓Vout-n由于錯誤的操作而無法規律地輸出。
【發明內容】
[0014]因此，為了克服相關技術的缺陷，詳細描述的一個方面在于在使用氧化硅TFT的顯示裝置中提供了一種移位寄存器以及具有該移位寄存器的平板顯示裝置，其中，該移位寄存器具有用于感測特性下降了的TFT的閾值電壓偏移水平并對偏移的電壓進行補償的單元。
[0015]為了獲得這些及其它的優勢并依據該說明書的目的，如在此具體實施并廣泛描述的，提供了 一種移位寄存器，該移位寄存器包括:屬于第一組的晶體管，所述屬于第一組的晶體管用于觸發Q節點；屬于第二組的晶體管，所述屬于第二組的晶體管用于對奇數QB節點和偶數QB節點進行放電；以及屬于第三組的晶體管，所述屬于第三組的晶體管用于觸發所述奇數QB節點和所述偶數QB節點并對Q節點進行放電，其中，所述移位寄存器還包括感測電路，所述感測電路用于感測屬于第三組的至少一個晶體管的閾值電壓。
[0016]所述第一組的晶體管可以包括:第一晶體管，所述第一晶體管連接在電源電壓端和Q節點之間，用以響應于起始信號或前級輸出信號將電源電壓施加到Q節點；以及第六晶體管，所述第六晶體管連接在時鐘信號端和輸出信號端之間，用以在Q節點被充入高電平電壓時輸出時鐘信號作為選通輸出信號。
[0017]所述第一組的晶體管還可以包括6N晶體管，所述6N晶體管連接在所述時鐘信號端和進位信號端之間，用以在Q節點被充入高電平電壓時輸出所述時鐘信號作為進位信號。
[0018]所述第二組的晶體管可以包括:4A_0晶體管，所述4A_0晶體管以二極管方式連接，并連接在奇數電源電壓端和4Q_0晶體管之間，在所述4A_0晶體管被施加了高電平的奇數電源電壓時，4A_0晶體管將4_0晶體管導通；4_0晶體管，所述4_0晶體管連接在所述奇數電源電壓端和所述奇數QB節點之間，當從4A_0晶體管施加了高電平的奇數電源電壓時，4_0晶體管用高電平電壓對所述奇數QB節點充電；4Q_0晶體管，所述4Q_0晶體管連接在4A_0晶體管和接地電壓端之間，當Q節點被充入高電平電壓時，4Q_0晶體管將4A_0晶體管關斷；4A_E晶體管，所述4A_E晶體管以二極管方式連接，并連接在偶數電源電壓端和4Q_E晶體管之間，當所述4A_E晶體管被施加了高電平的偶數電源電壓時，4A_E晶體管將4_E晶體管導通；4_E晶體管，所述4_E晶體管連接在所述偶數電源電壓端和所述偶數QB節點之間，當從4A_E晶體管施加了高電平的偶數電源電壓時，4_E晶體管用高電平電壓對所述偶數QB節點充電；4Q_E晶體管，所述4Q_E晶體管連接在4A_E晶體管和所述接地電壓端之間，當Q節點被充入高電平電壓時，4Q_E晶體管關斷4A_E晶體管；5Q_0晶體管，所述5Q_0晶體管連接在所述奇數QB節點和所述接地電壓端之間，當Q節點被充入高電平電壓時，5Q_0晶體管對所述奇數QB節點放電；5_0晶體管，所述5_0晶體管連接在所述奇數QB節點和所述接地電壓端之間，當所述5_0晶體管被施加了起始信號時，5_0晶體管對所述奇數QB節點放電；5Q_E晶體管，所述5Q_E晶體管連接在所述偶數QB節點和所述接地電壓端之間，當Q節點被充入高電平電壓時，5Q_E晶體管對所述偶數QB節點放電；以及5_E晶體管，所述5_E晶體管連接在所述偶數QB節點和所述接地電壓端之間，當所述5_E晶體管被施加了起始信號時，5_E晶體管對所述奇數QB節點放電。
[0019]所述第三組的晶體管可以包括:3N晶體管，所述3N晶體管連接在Q節點和接地電壓端之間，3N晶體管響應于從后續的級施加的下一信號對Q節點放電；3_0晶體管，所述3_O晶體管連接在Q節點和所述接地電壓端之間，當所述奇數QB節點轉換為高電平時，3_0晶體管對Q節點放電；3_E晶體管，所述3_E晶體管連接在Q節點和所述接地電壓端之間，當所述偶數QB節點轉換為高電平時，3_E晶體管對Q節點放電；5Q_0晶體管，所述5Q_0晶體管連接在所述奇數QB節點和所述接地電壓端之間，當Q節點被充入高電平電壓時，5Q_0晶體管對所述奇數QB節點放電；5_0晶體管，所述5_0晶體管連接在所述奇數QB節點和所述接地電壓端之間，在所述5_0晶體管被施加了起始信號時，5_0晶體管對所述奇數QB節點放電；5Q_E晶體管，所述5Q_E晶體管連接在所述偶數QB節點和所述接地電壓端之間，當Q節點被充入高電平電壓時，5Q_E晶體管對所述偶數QB節點放電；5_E晶體管，所述5_E晶體管連接在所述偶數QB節點和所述接地電壓端之間，在所述5_E晶體管被施加了起始信號時，5_E晶體管對所述奇數QB節點放電；7N_0晶體管，所述7N_0晶體管連接在進位信號端和所述接地電壓端之間，當所述奇數QB節點被充入高電平電壓時，7N_0晶體管停止進位信號的輸出；7N_E晶體管，所述7N_E晶體管連接在所述進位信號端和所述接地電壓端之間，當所述偶數QB節點被充入高電平電壓時，7N_E晶體管停止所述進位信號的輸出；7_0晶體管，所述7_0晶體管連接在輸出信號端和所述接地電壓端之間，當所述奇數QB節點轉換為高電平時，7_0晶體管輸出低電平的選通輸出信號；以及7_E晶體管，所述7_E晶體管連接在所述輸出信號端和所述接地電壓端之間，當所述偶數QB節點轉換為高電平時，7_E晶體管輸出低電平的選通輸出信號。
[0020]所述奇數電源電壓和所述偶數電源電壓可以是基于由所述感測電路所感測到的閾值電壓偏移水平進行了補償的電壓信號。
[0021]所述感測電路可以包括:第一 ST晶體管，所述第一 ST晶體管連接在所述奇數QB節點和目標晶體管的一個電極之間，第一 ST晶體管允許響應于第二感測控制信號將所述目標晶體管以二極管方式連接；第二 ST晶體管，所述第二 ST晶體管連接在所述目標晶體管的一個電極和接地電壓端之間，第二 ST晶體管響應于第一感測控制信號將所述目標晶體管與所述接地電壓端的電連接斷開；第三ST晶體管，所述第三ST晶體管連接在所述目標晶體管和第二 ST晶體管之間，第三ST晶體管響應于所述第二感測控制信號將所述目標晶體管電連接到恒流源；以及第四ST晶體管，所述第四ST晶體管連接在所述目標晶體管的另一電極和所述接地電壓端之間，所述第四ST晶體管響應于所述第二感測控制信號允許流經所述目標晶體管的電流被施加到所述感測電路。
[0022]所述目標晶體管可以被電連接到與所述奇數QB節點和所述偶數QB節點相連接的晶體管中的至少一個上。
[0023]為了實現這些優點以及其它優點并依據該說明書的目的，如在此具體實施并廣泛描述的，提供了一種平板顯示裝置，所述平板顯示裝置包括:顯示板，所述顯示板具有多條選通線和多條數據線，所述多條選通線和多條數據線彼此交叉從而在交叉點上定義像素；選通驅動單元，所述選通驅動單元安裝在所述顯示板的一側，并且所述選通驅動單元包括移位寄存器，所述移位寄存器具有用以將選通輸出信號輸出至所述多條選通線的多個級；以及數據驅動單元，所述數據驅動單元設置在所述顯示板的一側，用以響應于輸出信號向將數據電壓輸出至所述多條數據線；其中，所述移位寄存器可以包括:屬于第一組的晶體管，所述屬于第一組的晶體管用于觸發Q節點；屬于第二組的晶體管，所述屬于第二組的晶體管用于對奇數QB節點和偶數QB節點進行放電；屬于第三組的晶體管，所述屬于第三組的晶體管用于觸發所述奇數QB節點和所述偶數QB節點并對Q節點進行放電，其中，所述屬于第三組的晶體管中的至少一個晶體管可以被連接至感測電路，用以感測閾值電壓偏移水平。
[0024]本裝置還可以包括補償感測單元，所述補償感測單元用于向所述感測電路提供與選通高電平電壓和選通低電平電壓相對應的第一感測控制信號和第二感測控制信號，并且通過計算由所述感測電路感測到的所述閾值電壓偏移水平向所述移位寄存器提供經補償的奇數電源電壓和偶數電源電壓。
[0025]根據本公開的優選的實施方式，還可以將感測晶體管連接到形成在顯示板上的構成移位寄存器的TFT，以感測閾值電壓偏移水平，并且可以根據感測結果劃分為奇數和偶數間隔(周期)來驅動移位寄存器，從而解決了由于器件性能的下降而導致的錯誤操作的問題。
[0026]根據下面給出的具體描述，本申請可應用的進一步的范圍將變得更加清楚。但是，應當理解的是，在指示本發明的優選的實施方式時，僅通過例示給出詳細的說明和具體的示例，因為在本發明的精神和范圍內的各種變化和修改根據該具體說明對于本領域技術人員而目將是顯而易見的。
【專利附圖】
【附圖說明】
[0027]包括附圖以提供對本發明的進一步的理解，附圖被并入并組成本說明書的一部分，附圖例示了示例性實施方式，并且與說明書一起用于解釋本發明的原理。
[0028]在附圖中:
[0029]圖1A是示出了用于根據相關技術的平板顯示裝置的移位寄存器的結構的示意圖；
[0030]圖1B是圖1A所不的移位寄存器的一級的等效電路圖；
[0031]圖2是示出了具有根據一種示例性實施方式的移位寄存器的平板顯示裝置的總體結構的圖；
[0032]圖3是示出了根據一種示例性實施方式的移位寄存器的圖；并且
[0033]圖4是示出了包括在圖3的移位寄存器中的一級的等效電路圖。
【具體實施方式】
[0034]現在將根據示例性實施方式并參照附圖具體描述移位寄存器以及具有該移位寄存器的平板顯示裝置。為了參照附圖進行簡要說明，將向相同或等效的元件提供相同的標號，并且其描述也將不再重復。
[0035]附圖2示出了具有根據一種示例性實施方式的移位寄存器的平板顯示裝置的總體結構，其示出了用于平板顯示裝置的廣泛使用的液晶顯示裝置的一個示例。
[0036]如圖2所示，具有根據本公開的移位寄存器的IXD裝置可以包括:液晶面板100，其具有用于顯示圖像的多個像素；選通驅動單元120，其安裝在液晶面板100的一側上，用于將選通輸出電壓施加到選通線GLl至GLn中的各條選通線；數據驅動單元130，其用于將數據電壓施加到每個像素；電源單元140，其用于產生和供應對液晶面板100和驅動單元120和130進行驅動所必需的各種驅動電壓；以及補償感測單元150，其連接到選通驅動單元120，以感測每個TFT的閾值電壓偏移水平，并根據感測結果通過調整施加到選通驅動單元120的部分電壓而有規律地驅動退化的晶體管。
[0037]液晶面板100可以包括多條選通線GLl至GLn以及多條數據線DLl至DLm，多條選通線GLl至GLn以及多條數據線DLl至DLm在玻璃或塑料基板上以矩陣形式彼此交叉，以在交叉點處限定多個像素區域。多個像素分別與三原色RBG相對應，并可以以矩陣模式形成在液晶面板100的各像素區域上。每個像素可以包括至少一個TFT T以及液晶電容器LC來顯不圖像。
[0038]在TFT T中，柵極可連接到選通線GLl?GLn，源極可連接到數據線DLl?DLmJf極可連接到與公共電極相面對的像素電極以定義一個像素。TFT T具有底部柵極結構，其中，柵極形成在有源層的下面。非晶硅被廣泛地用作TFT T的有源層的材料。但是，根據本公開的IXD裝置的TFT T的有源層可以優選地由氧化硅制成。
[0039]選通驅動單元120可以是移位寄存器，選通驅動單元120位于液晶面板100的像素區域的一個外圍區域處，并且具有各自包括多個TFT的多個級。選通驅動單元120可通過相同的工藝與液晶面板100的像素區域上的TFT同時形成。因此，可以由氧化硅TFT實現移位寄存器。選通驅動單元120具有將所安裝的TFT分為奇數和偶數間隔以分別在各自的定時內進行驅動的結構。
[0040]每種狀態的移位寄存器還可以包括用于感測針對特定的TFT的閾值電壓偏移水平的感測電路125。感測電路125可連接到稍后將說明的補償感測單元150。
[0041]選通驅動單元120可以響應于從定時控制器(未示出)輸入的選通控制信號GCS通過形成在液晶面板100上的選通線GLl至GLn在每一水平周期(間隔)IH順序地輸出選通高電平輸出電壓VGH。不輸出選通高電平輸出電壓VGH的其它選通線可以針對一幀間隔保持選通低電平輸出電壓VGL。
[0042]選通控制信號可以包括選通起始脈沖(GSP)、選通移位時鐘(GSC)、選通輸出使能(GOE)等。
[0043]因此，連接到相應的選通線GLl?GLn的TFT T可以導通，并且可以同時將從數據驅動單元130提供的具有模擬波形的數據電壓通過數據線DLl?DLm施加到連接至TFT的像素。
[0044]數據驅動單元130可從定時控制器(未示出)接收數據控制信號DCS和數字圖像信號RGB。數據驅動單元130可以接著響應于數據控制信號DCS并根據基準電壓將圖像信號RGB轉換成模擬形式的數據電壓，以通過數據線DLl?DLm將模擬數據電壓施加到各像素。這里，數據驅動單元130可以響應于選通輸出信號來針對設置在一個水平行上的每個像素輸出數據電壓。
[0045]數據控制信號DCS可以包括源起始脈沖(SSP)、源偏移時鐘(SSC)、源輸出使能(SOE)等。
[0046]同樣，數據驅動單元130可被配置為以TAB或OOG方式附接到液晶面板100的非顯示區域上的單獨的集成電路(1C)，以通過數據線DLl?DLm在垂直方向上連接到各像素。
[0047]電源單元140可產生并提供電源電壓VDD、接地電壓VSS以及公共電壓Vcom，用于驅動液晶面板100以及選通驅動單元120和數據驅動單元130。具體地，電源單元140可產生用于定義選通輸出電壓的上限和下限的選通高電平電壓VGH和選通低電平電壓VGL，以提供給選通驅動單元120和補償感測單元150。
[0048]補償感測單元150可連接到選通驅動單元120。選通驅動單元120的每一級可以包括用于感測TFT的閾值偏移水平的感測電路125。補償感測單元150可基于第一感測控制信號Vconl和第二感測控制信號Vcon2以及恒定電流CC來控制感測電路125并接收感測結果信號SC。補償感測單元150可根據接收到的感測結果信號來感測選通驅動單元120的TFT的閾值偏移水平。具體地，當通過分為奇數周期和偶數周期來驅動選通驅動單元120時，補償感測單元150可通過經偏移的閾值電壓值對分開驅動所需的奇數電源電壓VDD_ο和偶數電源電壓VDD_e的電壓電平進行補償，并且將經補償的電壓提供至選通驅動單元120。
[0049]根據具有移位寄存器的IXD裝置的配置，補償感測單元150可感測移位寄存器的各TFT的閾值電壓偏移水平，并根據感測到的結果通過改變對移位寄存器進行驅動所需的兩種電源電壓來補償退化的TFT。
[0050]下面將參照附圖描述根據一種示例性實施方式的移位寄存器及其感測電路。
[0051]圖3是示出了根據一種示例性實施方式的移位寄存器的圖。
[0052]如圖3所示，根據本公開的移位寄存器可以包括多個級1ST?nST，這些級用于與時鐘信號CLK同步地將選通輸出電壓Vout輸出至選通線。
[0053]雖然未示出，但是移位寄存器可以包括多個級，各級等效為一個上拉晶體管、一個下拉晶體管和一個觸發器，并且將移位寄存器配置為響應于至少一個時鐘信號和起始信號在一個水平周期(IH)順序地輸出選通高電平電壓VGH。而且，多個級中的每一個級可設置有用于感測針對特定的晶體管的閾值電壓偏移水平的感測電路。多個具有不同的相位的時鐘信號可用作時鐘信號CLK。[0054]可以向各級1ST?nST提供通過將一幀劃分為奇數周期和偶數周期來對移位寄存器進行驅動的奇數電源電壓VDD_o和偶數電源電壓VDD_e，以及通常的電源電壓VDD和接地電壓VSS。總的起始信號Vst可被輸入到第一級1ST，并且前級的選通輸出信號可作為起始信號輸入到除第一級1ST之外的其它級2ST?nST。另外，第一感測控制信號Vconl和第二感測控制信號Vcon2用于內部感測電路的控制，并且施加到感測電路的恒定電流信號CC可以被提供至每一級1ST?nST。指示電流改變的感測結果信號SC可被輸出至補償感測單元。在移位寄存器中，除第一級1ST之外的后續的級2ST?nST可從前級接收選通輸出信號作為起始信號。
[0055]圖4是構成圖3的移位寄存器的一個級的等效電路圖。
[0056]如圖4所示，可由多個氧化硅TFT實現移位寄存器的一個級。
[0057]每個TFT可劃分為:第一晶體管Tl和第六晶體管T6，Tl和T6屬于第一組，并被配置為觸發Q節點Q，以在當前級中輸出高電平的選通輸出信號Vout-n ;第二晶體管T2，T2用于復位操作；第四晶體管T4和第五晶體管T5，T4和T5屬于第二組，并被配置為對奇數QB節點QB_0DD和偶數QB節點QB_EVEN放電；以及第三晶體管T3和第七晶體管T7，T3和T7屬于第三組，并被配置為觸發奇數QB節點QB_0DD和偶數QB節點QB_EVEN，以在當前級中輸出低電平的選通輸出信號Vout-n，并對Q節點Q放電。第三晶體管T3和第七晶體管T7可根據其功能被劃分為預定數量的晶體管。
[0058]可以將第一晶體管Tl連接到電源電壓(VDD)端和Q節點Q，并且響應于起始信號Vst或前級輸出信號Vout η-1將電源電壓VDD施加至Q節點Q。
[0059]可以將第二晶體管T2連接在Q節點Q和接地電壓(VSS)端之間，并響應于復位信號RST對施加到Q節點Q的電壓進行放電。
[0060]可以將第三晶體管T3N連接在Q節點Q和接地電壓(VSS)端之間，并響應于下一信號Vnext對從后續的級施加至Q節點Q的電壓進行放電。下一信號Vnext可以是選通輸出信號Vout n+1或后續的級的進位信號。
[0061]可以將3_0晶體管T3_0連接在第一晶體管Tl和第三晶體管Τ3Ν之間，也就是在Q節點Q的延長線和接地電壓端之間，并在奇數QB節點QB_0DD轉換為高電平時對Q節點Q進行放電。
[0062]可以將3_E晶體管T3_E連接在第一晶體管Tl和第三晶體管T3N之間，也就是在Q節點Q的延長線和接地電壓端之間，并在偶數QB節點QB_EVEN轉換為高電平電壓時對Q節點Q進行放電。
[0063]可以將4A_0晶體管T4A_0以二極管方式連接，并連接在奇數電源電壓(VDD_0)端和4Q_0晶體管T4Q_0之間。在施加高電平的奇數電源電壓VDD_0時，4A_0晶體管T4A_0可以將4_0晶體管T4_0導通。
[0064]可以將4_0晶體管Τ4_0連接在奇數電源電壓(VDD_0)端和奇數QB節點QB_0DD之間，并在從4A_0晶體管T4A_0處施加高電平的奇數電源電壓VDD_0時，用高電平電壓對奇數QB節點QB_0DD進行充電。
[0065]可以將4Q_0晶體管T4Q_0連接在4A_0晶體管T4A_0和接地電壓端之間，并當Q節點Q被充入高電平電壓時關斷4A_0晶體管T4A_0。
[0066]4A_E晶體管T4A_E可以以二極管方式連接，并連接在偶數電源電壓(VDD_E)端和4Q_E晶體管T4Q_E之間。當施加高電平的偶數電源電壓VDD_E時，4A-E晶體管T4A_E將4_E晶體管T4_E導通。
[0067]可以將4-E晶體管T4_E連接在偶數電源電壓端和偶數QB節點QB_EVEN之間，并當從4A_E晶體管T4A_E施加高電平的偶數電源電壓VDD_E時用高電平電壓對偶數QB節點QB_EVEN進行充電。
[0068]可以將4Q_E晶體管T4Q_E連接在4A_E晶體管T4A_E和接地電壓端之間，并當Q節點Q被充入高電平電壓時關斷4A_E晶體管T4A_E。
[0069]可以將5Q_0晶體管T5Q_0連接在奇數QB節點QB_0DD和接地電壓端之間，并當Q節點Q被充入高電平電壓時對奇數QB節點QB_0DD進行放電。
[0070]可以將5_0晶體管T5_0連接在奇數QB節點QB_0DD和接地電壓端之間，并當施加起始信號Vst時對奇數QB節點QB_0DD進行放電。
[0071]可以將5Q_E晶體管T5Q_E連接在偶數QB節點QB_EVEN和接地電壓端之間，并當Q節點Q被充入高電平電壓時對偶數QB節點QB_EVEN進行放電。
[0072]可以將5_E晶體管T5_E連接在偶數QB節點QB_EVEN和接地電壓(VSS)端之間，并在施加了起始信號Vst時對偶數QB節點QB_EVEN進行放電。
[0073]可以將第六晶體管T6連接在時鐘信號(CLK)端和輸出信號(Vout η)端之間，當Q節點Q被充入高電平電壓時輸出時鐘信號CLK作為選通輸出信號Vout N。
[0074]可以將6Ν晶體管Τ6Ν連接在時鐘信號(CLK)端和進位信號端之間，當Q節點Q被充入高電平電壓時輸出時鐘信號CLK作為進位信號。
[0075]可以將7Ν_0晶體管Τ7Ν_0連接在進位信號端和接地電壓(VSS)端之間，并在奇數QB節點QB_0DD被充入高電平電壓時停止進位信號的輸出。
[0076]可以將7N_E晶體管T7N_E連接在進位信號端和接地電壓(VSS)端之間，并在QB節點QB_EVEN被充入高電平電壓時停止進位信號的輸出。
[0077]可以將7_0晶體管T7_0連接在輸出信號(Vout η)端和接地電壓(VSS)端之間，并當奇數QB節點QB_0DD轉換為高電平電壓時輸出低電平的選通輸出信號(Vout η)。
[0078]可以將7_Ε晶體管Τ7_Ε連接在輸出信號(Vout η)端和接地電壓(VSS)端之間，并在偶數QB節點QB_EVEN轉換為高電平電壓時輸出低電平的選通輸出信號(Vout η)。
[0079]在具有上述配置的移位寄存器中，奇數電源電壓VDD_0和偶數電源電壓VDD_E可具有彼此相反的相位。因此，當移位寄存器被驅動后，可以用具有不同的相位的電壓對奇數QB節點QB_0DD和偶數QB節點QB_EVEN交替地進行充電和放電。這樣避免了柵極與奇數QB節點QB_0DD和偶數QB節點QB_EVEN相連接的TFT的退化。
[0080]但是，由于長期的驅動會導致TFT的預定的閾值電壓偏移。因此，根據本公開的移位寄存器還可以包括感測電路，該感測電路用于感測每個TFT的閾值電壓偏移水平以提高裝置的可靠性，并在TFT出現退化時進行補償。
[0081]感測電路可以包括第一 ST晶體管STl至第四ST晶體管ST4。
[0082]第一 ST晶體管STl至第四ST晶體管ST4可電連接到3_0晶體管T3_0、3_E晶體管T3_E、7N_0晶體管T7N_0、7N_E晶體管T7N_E、7_0晶體管T7_0和7_Ε晶體管Τ7_Ε中的至少一個，其中，這些晶體管由于被連接到奇數QB節點QB_0DD和偶數QB節點QB_EVEN而容易退化。附圖示意性地示出了感測電路被連接到3_0晶體管T3_0。[0083]如所示出的，可以將感測電路的第一 ST晶體管STl連接在奇數QB節點QB_0DD和3_0晶體管T3_0的一個電極之間，并響應于第二感測控制信號Vcon2以二極管方式連接3_O晶體管T3_0。
[0084]可以將第二 ST晶體管ST2連接在3_0晶體管Τ3_0的一個電極和接地電壓(VSS)端之間，并響應于第一感測控制信號Vconl使3_0晶體管Τ3_0與接地電壓(VSS)端的電連接斷開。
[0085]可以將第三ST晶體管ST3連接在3_0晶體管Τ3_0和第二 ST晶體管ST2之間，并響應于第二感測控制信號Vcon2將3_0晶體管T3_0電連接到恒流源CC。
[0086]可以將第四ST晶體管ST4連接在3_0晶體管Τ3_0的另一電極和接地電壓(VSS)端之間，并響應于第二感測控制信號Vcon2允許流經3_0晶體管T3_0的電流被施加到補償感測單元150。
[0087]根據該配置，在一般地驅動移位寄存器時，補償感測單元150可以施加高電平的第一感測控制信號Vconl并施加低電平的第二感測控制信號Vcon2。
[0088]當感測移位寄存器的TFT的閾值電壓偏移水平時，補償感測單元150可在Q節點Q的放電時期內施加低電平的第一感測控制信號Vconl和高電平的第二感測控制信號Vcon2。而且，恒流源CC可向第三ST晶體管ST3施加約IOuA的電流。因此，可以將第一 ST晶體管STl導通以允許3_0晶體管T3_0被以二極管方式連接，可以將第二 ST晶體管ST2關斷以阻止接地電壓VSS被施加到3_0晶體管Τ3_0的一個電極。而且，由于第四ST晶體管ST4導通，所以補償感測單元150可以接收根據3_0晶體管Τ3_0的閾值電壓而偏移的電流，并根據偏移量來計算閾值電壓偏移水平。
[0089]同樣，響應于計算出的閾值電壓偏移水平，奇數電源電壓VDD_0和偶數電源電壓VDD_E的電壓電平可以被調整到移位寄存器可以被穩定地驅動的范圍內，解決了由閾值電壓偏移所導致的錯誤操作的問題。
[0090]前述的實施方式和優點只是示例性的，并不被解讀為對本公開的限制。可容易地將本教導應用于其它類型的裝置中。該說明書旨在用于說明，并不限制權利要求的范圍。許多替代、修改以及變化對于本領域技術人員而言將是明顯的。可以通過各種方式對本文所描述的示例性實施方式的特征、結構、方法以及其它特點進行組合，以獲得附加的和/或另選的示例性實施方式。
[0091]在不脫離本發明的特征的情況下，現有的特征可以實現為各種形式，還應當理解的是，除非另有說明，否則以上描述的實施方式不被以上描述的任何細節所限定，而應在由所附權利要求所限定的范圍內進行寬廣的解釋，因此所附權利要求旨在包括落入權利要求的范圍或這種范圍的等同物內的所有的改變和修改，或者因此這種界限和范圍的等效物用于包括在附加的權利要求中。
【權利要求】
1.一種移位寄存器，所述移位寄存器包括: 屬于第一組的晶體管，所述屬于第一組的晶體管用于觸發Q節點； 屬于第二組的晶體管，所述屬于第二組的晶體管用于對奇數QB節點和偶數QB節點進行放電；以及 屬于第三組的晶體管，所述屬于第三組的晶體管用于觸發所述奇數QB節點和所述偶數QB節點并對所述Q節點進行放電， 其中，所述移位寄存器還包括感測電路，所述感測電路用于感測屬于第三組的至少一個晶體管的閾值電壓。
2.根據權利要求1所述的移位寄存器，其中，所述第一組的晶體管包括: 第一晶體管，所述第一晶體管連接在電源電壓端和所述Q節點之間，用以響應于起始信號或前級輸出信號將電源電壓施加到所述Q節點；以及 第六晶體管，所述第六晶體管連接在時鐘信號端和輸出信號端之間，用以在所述Q節點被充入高電平電壓時輸出時鐘信號作為選通輸出信號。
3.根據權利要求2所述的移位寄存器，其中，所述第一組的晶體管還包括6N晶體管，所述6N晶體管連接在所述時鐘信號端和進位信號端之間，用以在所述Q節點被充入高電平電壓時輸出所述時鐘信號作為進位信號。
4.根據權利要求1所述的移位寄存器，其中，所述第二組的晶體管包括: 4A_0晶體管，所述4A_0晶體管以二極管方式連接，并連接在奇數電源電壓端和4Q_0晶體管之間，在4A_0晶體管被施加了高電平的奇數電源電壓時，所述4A_0晶體管將4_0晶體管導通； 4_0晶體管，所述4_0晶體管連接在所述奇數電源電壓端和所述奇數QB節點之間，當從4A_0晶體管施加了高電平的奇數電源電壓時，4_0晶體管用高電平電壓對所述奇數QB節點充電； 4Q_0晶體管，所述4Q_0晶體管連接在所述4A_0晶體管和接地電壓端之間，當Q節點被充入高電平電壓時，所述4Q_0晶體管將所述4A_0晶體管關斷； 4A_E晶體管，所述4A_E晶體管以二極管方式連接，并連接在偶數電源電壓端和4Q_E晶體管之間，當所述4A_E晶體管被施加了高電平的偶數電源電壓時，所述4A_E晶體管將4_E晶體管導通； 4_E晶體管，所述4_E晶體管連接在所述偶數電源電壓端和所述偶數QB節點之間，當從4A_E晶體管施加了高電平的偶數電源電壓時，所述4_E晶體管用高電平電壓對所述偶數QB節點充電； 4Q_E晶體管，所述4Q_E晶體管連接在4A_E晶體管和所述接地電壓端之間，當所述Q節點被充入高電平電壓時，所述4Q_E晶體管關斷所述4A_E晶體管； 5Q_0晶體管，所述5Q_0晶體管連接在所述奇數QB節點和所述接地電壓端之間，當所述Q節點被充入高電平電壓時，所述5Q_0晶體管對所述奇數QB節點放電； 5_0晶體管，所述5_0晶體管連接在所述奇數QB節點和所述接地電壓端之間，當所述5_0晶體管被施加了起始信號時，所述5_0晶體管對所述奇數QB節點放電； 5Q_E晶體管，所述5Q_E晶體管連接在所述偶數QB節點和所述接地電壓端之間，當所述Q節點被充入高電平電壓時，5Q_E晶體管對所述偶數QB節點放電；以及5_E晶體管，所述5_E晶體管連接在所述偶數QB節點和所述接地電壓端之間，當所述5_E晶體管被施加了起始信號時，5_E晶體管對所述奇數QB節點放電。
5.根據權利要求1所述的移位寄存器，其中，所述第三組的晶體管包括: 3N晶體管，所述3N晶體管連接在Q節點和接地電壓端之間，所述3N晶體管響應于從后續的級施加的下一信號對所述Q節點放電； 3_0晶體管，所述3_0晶體管連接在所述Q節點和所述接地電壓端之間，當所述奇數QB節點轉換為高電平時，所述3_0晶體管對所述Q節點放電； 3_E晶體管，所述3_E晶體管連接在所述Q節點和所述接地電壓端之間，當所述偶數QB節點轉換為高電平時，所述3_E晶體管對Q節點放電； 5Q_0晶體管，所述5Q_0晶體管連接在所述奇數QB節點和所述接地電壓端之間，當所述Q節點被充入高電平電壓時，所述5Q_0晶體管對所述奇數QB節點放電； 5_0晶體管，所述5_0晶體管連接在所述奇數QB節點和所述接地電壓端之間，在所述5_0晶體管被施加了起始信號時，所述5_0晶體管對所述奇數QB節點放電； 5Q_E晶體管，所述5Q_E晶體管連接在所述偶數QB節點和所述接地電壓端之間，當所述Q節點被充入高電平電壓時，所述5Q_E晶體管對所述偶數QB節點放電； 5_E晶體管，所述5_E晶體管連接在所述偶數QB節點和所述接地電壓端之間，在所述5_E晶體管被施加了起始信號時，所述5_E晶體管對所述奇數QB節點放電； 7N_0晶體管，所述7N_0晶體管連接在進位信號端和所述接地電壓端之間，當所述奇數QB節點被充入高電平電壓時，所述7N_0晶體管停止進位信號的輸出； 7N_E晶體管，所述7N_E晶體管`連接在所述進位信號端和所述接地電壓端之間，當所述偶數QB節點被充入高電平電壓時，所述7N_E晶體管停止所述進位信號的輸出； 7_0晶體管，所述7_0晶體管連接在輸出信號端和所述接地電壓端之間，當所述奇數QB節點轉換為高電平時，所述7_0晶體管輸出低電平的選通輸出信號；以及 7_E晶體管，所述7_E晶體管連接在所述輸出信號端和所述接地電壓端之間，當所述偶數QB節點轉換為高電平時，所述7_E晶體管輸出低電平的選通輸出信號。
6.根據權利要求4和5中任意一項所述的移位寄存器，其中，所述奇數電源電壓和所述偶數電源電壓是基于由所述感測電路所感測到的閾值電壓偏移水平進行了補償的電壓信號。
7.根據權利要求1所述的移位寄存器，其中，所述感測電路包括:第一 ST晶體管，所述第一 ST晶體管連接在所述奇數QB節點和目標晶體管的一個電極之間，第一 ST晶體管允許響應于第二感測控制信號將所述目標晶體管以二極管方式連接；第二 ST晶體管，所述第二 ST晶體管連接在所述目標晶體管的一個電極和接地電壓端之間，第二 ST晶體管響應于第一感測控制信號將所述目標晶體管與所述接地電壓端的電連接斷開； 第三ST晶體管，所述第三ST晶體管連接在所述目標晶體管和第二 ST晶體管之間，第三ST晶體管響應于所述第二感測控制信號將所述目標晶體管電連接到恒流源；以及 第四ST晶體管，所述第四ST晶體管連接在所述目標晶體管的另一電極和所述接地電壓端之間，所述第四ST晶體管響應于所述第二感測控制信號允許流經所述目標晶體管的電流被施加到所述感測電路。
8.根據權利要求7所述的移位寄存器，其中，所述目標晶體管被電連接到與所述奇數QB節點和所述偶數QB節點相連接的晶體管中的至少一個上。
9.一種平板顯示裝置，所述平板顯示裝置包括: 顯示板，所述顯示板具有多條選通線和多條數據線，所述多條選通線和多條數據線彼此交叉從而在交叉點上定義像素； 選通驅動單元，所述選通驅動單元安裝在所述顯示板的一側，并且所述選通驅動單元包括移位寄存器，所述移位寄存器具有用以將選通輸出信號輸出至所述多條選通線的多個級；以及 數據驅動單元，所述數據驅動單元設置在所述顯示板的一側，用以響應于輸出信號向將數據電壓輸出至所述多條數據線； 其中，所述移位寄存器包括: 屬于第一組的晶體管，所述屬于第一組的晶體管用于觸發Q節點； 屬于第二組的晶體管，所述屬于第二組的晶體管用于對奇數QB節點和偶數QB節點進行放電；以及 屬于第三組的晶體管，所述屬于第三組的晶體管用于觸發所述奇數QB節點和所述偶數QB節點并對所述Q節點進行放電， 其中，所述屬于第 三組的晶體管中的至少一個晶體管被連接至感測電路，用以感測閾值電壓偏移水平。
10.根據權利要求9所述的裝置，所述裝置還包括補償感測單元，所述補償感測單元用于向所述感測電路提供與選通高電平電壓和選通低電平電壓相對應的第一感測控制信號和第二感測控制信號，并且通過計算由所述感測電路感測到的所述閾值電壓偏移水平來向所述移位寄存器提供經補償的奇數電源電壓和偶數電源電壓。
【文檔編號】G11C19/28GK103714770SQ201210599165
【公開日】2014年4月9日 申請日期:2012年12月27日 優先權日:2012年9月28日
【發明者】韓和東, 樸清勛, 鄭一基, 樸埈民 申請人:樂金顯示有限公司