專利名稱：移位寄存器的制作方法
技術領域：
本發明涉及一種移位寄存電路，特別是涉及一種具有聞驅動能力的移位寄存電路。
背景技術：
請參考圖1，圖1為現有技術液晶顯示器100的移位寄存器102及像素陣列104的示意圖。移位寄存器102包含多個移位寄存電路106用以提供多個掃描訊號，通過掃描線108耦接至像素陣列104，以掃描像素陣列104中的像素。隨著液晶顯示器的尺寸與日俱增，液晶顯示器的分辨率，也就是像素的數目亦隨之提升，使得的像素陣列104所需要的掃描線108的數量增加。為了能在固定的畫面更新率(例如60Hz)掃描越來越多的像素，每一畫面周期(frame)內每一條掃描線108的掃描速度必須增加，也就是每一條掃描線108所能掃描的時間必須縮短，以在同一畫面周期內將所有的像素掃描完畢。然而每一條掃描線108掃描的時間縮短后，像素的充電率可能會因會掃描時間的縮短而下降或不足，影響畫面品質。雖然以往使用提高掃描訊號電位的方法，可以解決像素充電率不足的問題，但此方法會增加移位寄存電路106的動態功率消耗及靜態功率消耗，更由于功率消耗的增加，使得移位寄存電路106中的晶體管的尺寸無法縮小。
發明內容
本發明一實施例揭示一種第N級移位寄存電路。第N級移位寄存電路包含驅動單元、升壓單元、上拉單元、主要下拉單元。驅動單元用以根據第一驅動訊號及高頻時鐘訊號提供柵極訊號、第一升壓控制訊號及第一傳遞控制訊號；升壓單元耦接于該驅動單元，用以根據第一升壓訊號上拉該第一驅動訊號的電壓；上拉單元耦接于該驅動單元，用以根據該第一傳遞控制訊號及該柵極訊號提供第二驅動訊號，及用以根據該第一升壓控制訊號及第二升壓控制訊號提供第二升壓訊號；主要下拉單元耦接于該驅動單元，用以根據第二傳遞控制訊號下拉該第一驅動訊號。本發明實施例通過提高驅動第N級移位寄存電路的驅動能力，進而提高像素的充電率，減少驅動單元的動態及靜態功率消耗，并可縮小驅動單元中晶體管的尺寸。
圖1為先前技術液晶顯示器的移位寄存器及像素陣列的示意圖。圖2為本發明一實施例說明第N級移位寄存電路的示意圖。圖3為圖2的第N級移位寄存電路的工作相關訊號波形示意圖。圖4為本發明另一實施例說明第N級移位寄存電路的不意圖。圖5為本發明另一實施例說明第N級移位寄存電路的不意圖。圖6為本發明另一實施例說明第N級移位寄存電路的不意圖。
圖7為圖6的第N級移位寄存電路的工作相關訊號波形示意圖。附圖符號說明100液晶顯示器102移位寄存器104像素陣列106移位寄存電路108掃描線200、400、500、600第N級移位寄存電路261第N-1級移位寄存電路262第N-2級移位寄存電路202驅動單元204升壓單元206上拉單元208主要下拉單元210第一下拉控制單元212第一下拉單元214第二下拉控制單元216第二下拉單元218穩壓單元Q (η)第N級驅動訊號G (η)第N級柵極訊號ST (η)第N級傳遞控制訊號S (η)第N級升壓控制訊號CB (η)第N級升壓訊號Q (η+2)第Ν+2級驅動訊號G(n-l)第N_1級柵極訊號S(n-l)第N-1級升壓控制訊號G (n-2)第N-2級柵極訊號ST (n-2)第N-2級傳遞控制訊號
S (n-2)第N-2級升壓控制訊號CB(n+l)第N+1級升壓訊號ST (η+2)第Ν+2級傳遞控制訊號ST (η+3)第Ν+3級傳遞控制訊號HCl第一高頻時鐘訊號HC2第二高頻時鐘訊號HC3第三高頻時鐘訊號HC4第四高頻時鐘訊號LCl第一低頻時鐘訊號LC2第二低頻時鐘訊號
VSSl第一參考電位VSS2第二參考電位VSS參考電位VGH高電位VGL低電位P (η)第一下拉訊號K (η)第二下拉訊號Tl 至 Τ4時段t時間軸C1、C2電容Tl至T24晶體管
具體實施例方式請參考圖2。圖2為本發明一實施例說明移位寄存器的多級移位寄存電路的第N級移位寄存電路200的示意圖。第N級移位寄存電路200可包含驅動單元202、升壓單元204、上拉單元206、主要下拉單元208、第一下拉控制單元210、第一下拉單元212、第二下拉控制單元214及第二下拉單元216。為方便說明，圖2中還顯示第N-1級移位寄存電路261及第N-2級移位寄存電路 262。驅動單元202用以根據第一驅動訊號及第一高頻時鐘訊號HCl提供柵極訊號、第一傳遞控制訊號及第一升壓控制訊號。第一驅動訊號可為從第N-2級移位寄存電路262輸出至第N級移位寄存電路的第N級驅動訊號Q (η)，柵極訊號可為第N級柵極訊號G (η)，第一傳遞控制訊號可為第N級傳遞控制訊號ST (η)，第一升壓控制訊號可為第N級升壓控制訊號S (η)。升壓單元204耦接于驅動單元202，用以根據第一升壓訊號上拉第N級驅動訊號Q(n)的電壓。第一升壓訊號可為從第N-1級移位寄存電路261輸出至第N級移位寄存電路的第N級升壓訊號CB (η)。上拉單元206耦接于驅動單元202，用以根據第N級傳遞控制訊號ST (η)及第N級柵極訊號G (η)提供第二驅動訊號，并用以根據第N級升壓控制訊號S(η)及第二升壓控制訊號提供第二升壓訊號。第二驅動訊號可為從第N級移位寄存電路200輸出至第Ν+2級移位寄存電路的第Ν+2級驅動訊號Q(η+2)，第二升壓控制訊號可為來自第N-1級移位寄存電路261的第N-1級升壓控制訊號S(n-l)，第二升壓訊號可為從第N級移位寄存電路200輸出至第N+1級移位寄存電路的第N+1級升壓訊號CB (n+1)。主要下拉單元208耦接于驅動單元202，用以根據第二傳遞控制訊號下拉第N級驅動訊號Q (η)。第二傳遞控制訊號可為來自第Ν+3級移位寄存電路的第Ν+3級傳遞控制訊號ST (η+3)。第一下拉控制單元210用以根據第N級驅動訊號Q (η)及第一低頻時鐘訊號LCl提供第一下拉訊號P (η)。第一下拉單元212耦接于第一下拉控制單元210及驅動單元202之間，用以根據第一下拉訊號P (η)及第N級驅動訊號Q (η)下拉第N級柵極訊號G (η)及第N級傳遞控制訊號ST (η)。第二下拉控制單元214用以根據第N級驅動訊號Q (η)及第二低頻時鐘訊號LC2提供第二下拉訊號K (η)。第二下拉單元216耦接于第二下拉控制單元214及驅動單元202之間，用以根據第二下拉訊號Κ(η)及第N級驅動訊號Q(n)下拉第N級柵極訊號G(η)以及第N級傳遞控制訊號ST (η)。因為第一低頻時鐘訊號LCl與第二低頻時鐘訊號LC2的相位相反，所以當第一下拉控制單元210輸出第一下拉訊號P(n)時，第二下拉控制單元214暫停運作；反之，當第二下拉控制單元214輸出第二下拉訊號K(n)時，第一下拉控制單元210暫停運作。如此的交替運作可增加第N級移位寄存電路200中晶體管的使用期間。驅動單元202可包含第一晶體管Tl、第二晶體管Τ2及第三晶體管Τ3。第一晶體管Tl具有控制端用以接收從第Ν-2級移位寄存電路262輸出的第N級驅動訊號Q(n)、用以接收第一高頻時鐘訊號HCl的第一端及用以提供第N級柵極訊號G (η)的第二端；第二晶體管Τ2具有耦接于第一晶體管Tl的控制端的控制端、耦接于第一晶體管Tl的第一端的第一端及用以提供第N級傳遞控制訊號ST (η)的第二端；第三晶體管Τ3具有耦接于第一晶體管Tl的控制端的控制端、耦接于第一晶體管Tl的第一端的第一端及用以提供第N級升壓控制訊號S (η)的第二端。升壓單兀204可包含第一電容Cl,第一電容Cl具有第一端用以接收從第N_1級移位寄存電路261輸出的第N級升壓訊號CB (η)，及耦接于第一晶體管Tl的控制端的第二端。升壓單元204可還包含第二電容C2，第二電容C2耦接于第一晶體管Tl的第二端及第一電容Cl的第一端之間,用以接收第N級柵極訊號G (η)并配合第一電容Cl以穩定第一晶體管Tl的控制端至第一晶體管Tl第二端之間的電壓。上拉單元206可包含第四晶體管Τ4、第五晶體管Τ5及第六晶體管Τ6。第四晶體管Τ4具有耦接于第二晶體管Τ2的第二端的控制端、耦接于第一晶體管Tl的第二端的第一端及用以提供第Ν+2級驅動訊號Q (η+2)的第二端；第五晶體管Τ5具有用以接收第N-1級升壓控制訊號S(n-l)的控制端、耦接于第一晶體管Tl的第二端的第一端及一第二端；第六晶體管T6具有耦接于第三晶體管T3的第二端的控制端、耦接于第一晶體管Tl的第二端的第一端及耦接于第五晶體管T5的第二端的第二端，用以提供第N+1級升壓訊號CB (n+1)。
主要下拉單元208可包含第七晶體管T7。第七晶體管T7具有用以接收第N+3級傳遞控制訊號ST(η+3)的控制端、耦接于第一晶體管Tl的控制端的第一端，及用以接收第一參考電位VSSl的第二端。第一參考電位VSS I可高于第二參考電位VSS2。第一下拉控制單元210可包含第八晶體管Τ8、第九晶體管T9、第十晶體管TlO及第i^一晶體管T11。第一下拉單元212可包含第十二晶體管T12、第十三晶體管T13及第十四晶體管T14。第八晶體管T8具有用以接收第一低頻時鐘訊號LCl的控制端、耦接于第八晶體管T8的控制端的第一端及一第二端；第九晶體管T9具有用以接收第N級驅動訊號Q(η)的控制端、耦接于第八晶體管Τ8的第二端的第一端及用以接收第二參考電位VSS2的第二端；第十晶體管TlO具有耦接于第八晶體管Τ8的第二端的控制端、耦接于第八晶體管Τ8的控制端的第一端及用以提供第一下拉訊號P (η)的第二端；第十一晶體管Tll具有耦接于第九晶體管T9的控制端的控制端、耦接于第十晶體管TlO的第二端的第一端及耦接于第九晶體管T9的第二端的第二端；第十二晶體管Τ12具有耦接于第十晶體管TlO的第二端的控制端、耦接于第二晶體管Τ2的控制端的第一端及耦接于第二晶體管Τ2的第二端的第二端；第十三晶體管Τ13具有耦接于第十二晶體管Τ12的控制端的控制端、耦接于第二晶體管Τ2的第二端的第一端及耦接于第九晶體管T9的第二端的第二端；第十四晶體管Τ14具有耦接于第十二晶體管Τ12的控制端的控制端、耦接于第一晶體管Tl的第二端的第一端及耦接于第七晶體管Τ7的第二端的第二端。第二下拉控制單元214可包含第十五晶體管Τ15、第十六晶體管Τ16、第十七晶體管T17及第十八晶體管T18。第二下拉單元216可包含第十九晶體管T19、第二十晶體管T20及第二十一晶體管T21。第十五晶體管T15具有用以接收第二低頻時鐘訊號LC2的控制端、耦接于第十五晶體管T15的控制端的第一端及一第二端；第十六晶體管T16具有用以接收第N級驅動訊號Q (η)的控制端、耦接于第十五晶體管Τ51的第二端的第一端及耦接于第九晶體管T9的第二端的第二端；第十七晶體管Τ17具有耦接于第十五晶體管Τ15的第二端的控制端、耦接于第十五晶體管Τ15的控制端的第一端及用以提供第二下拉訊號K (η)的第二端；第十八晶體管Τ18具有耦接于第十六晶體管Τ16的控制端的控制端、耦接于第十七晶體管Τ17的第二端的第一端及耦接于第十六晶體管Τ16的第二端的第二端；第十九晶體管Τ19具有耦接于第十七晶體管Τ17的第二端的控制端、耦接于第二晶體管Τ2的控制端的第一端及耦接于第二晶體管Τ2的第二端的第二端；第二十晶體管Τ20具有耦接于第十九晶體管Τ19的控制端的控制端、耦接于第二晶體管Τ2的第二端的第一端及耦接于第十六晶體管Τ16的第二端的第二端；第二十一晶體管Τ21具有耦接于第十九晶體管Τ19的控制端的控制端、耦接于第一晶體管Tl的第二端的第一端及耦接于第七晶體管Τ7的第二端的第二端。請參考圖2與圖3。圖3為圖2的第N級移位寄存電路200的工作相關訊號波形示意圖，其中橫軸t為時間軸。在圖3中，由上往下的訊號分別為第N級升壓控制訊號S(n)、第N-1級升壓控制訊號S(n-l)、第N-2級升壓控制訊號S(n_2)、第一高頻時鐘訊號HC1、第二高頻時鐘訊號HC2、第三高頻時鐘訊號HC3、第四高頻時鐘訊號HC4、第N-2級柵極訊號G (n-2)、第N-1級柵極訊號G (η-1)、第N級柵極訊號G (η)及第N級驅動訊號Q (η)。第一高頻時鐘訊號HC1、第二高頻時鐘訊號HC2、第三高頻時鐘訊號HC3及第四高頻時鐘訊號HC4的高電位都為VGH而低電位都為VGL，且其頻率都高于第一低頻時鐘訊LCl及第二低頻時鐘訊號LC2。第一高頻時鐘訊號HC1、第二高頻時鐘訊號HC2、第三高頻時鐘訊號HC3及第四高頻時鐘訊號HC4為依順序循環施加于各級移位寄存電路的時鐘訊號。舉例而言,第Ν-2級移位寄存電路可接收第三高頻 時鐘訊號HC3、第N-1級移位寄存電路可接收第四高頻時鐘訊號HC4、第N級移位寄存電路可接收第一高頻時鐘訊號HC1，第Ν+1級移位寄存電路可接收第二高頻時鐘訊號HC2，第Ν+3級移位寄存電路可接收第四高頻時鐘訊號HC4，以此類推。第一參考電位VSS I可為低電位VGL,第一參考電位VSSl可高于第二參考電位VSS2。另外，第N級傳遞控制訊號ST (η)、第N級柵極訊號G (η)與第N級升壓控制訊號S (η)波型相同;第N-1級傳遞控制訊號ST(n-l)、第N-1級柵極訊號G(n_l)與第N-1級升壓控制訊號S(n-l)波型相同；第N-2級傳遞控制訊號ST(n-2)、第N-2級柵極訊號G(n_2)與第N-2級升壓控制訊號S(n-2)波型相同。第N+3級傳遞控制訊號ST(η+3)與第Ν+3級柵極訊號G (η+3)波型相同且會在Τ4時段結束時隨著第四高頻時鐘訊號HC4由低電位VGL切換至高電位VGH。如圖3所示，于Tl時段，第N-1級柵極訊號G(n-l)與第N_1級升壓控制訊號S(n-l)在低電位VGL，第N-2級升壓控制訊號S (n-2)、第N-2級傳遞控制訊號ST (n-2)與第N-2級柵極訊號G(n-2)隨著第三高頻時鐘訊號HC3由低電位VGL切換至高電位VGH，并持續至T2時段。此時，第N-1級移位寄存電路261輸出的第N級升壓訊號CB (η)將第一電容Cl第一端的電位維持在第N-1級柵極訊號G(n-l)的低電位VGL，且來自第N-2級移位寄存電路262的第N-2級柵極訊號G (n-2)通過第一電容Cl的第二端,對第一電容Cl充電,并將第N級驅動訊號Q(η)從第一參考電位VSSl上拉至第一電位VI，且導通第一晶體管Tl、第二晶體管Τ2及第三晶體管Τ3。于Τ2時段，第N-1級柵極訊號G(n-l)與第N_1級升壓控制訊號S (n_l)隨著第四高頻時鐘訊號HC4由低電位VGL切換至高電位VGH，并持續至T3時段。此時第N-1級移位寄存電路261輸出的第N級升壓訊號CB (η)上拉第一電容Cl第一端的電位至第N-1級柵極訊號G(n-l)的高電位VGH并通過電容稱合作用將第N級驅動訊號Q(n)從第一電位Vl上拉至第二電位V2。第N-2級升壓控制訊號S (n-2)、第N-2級傳遞控制訊號ST (n-2)與第N-2級柵極訊號G (n-2)可在T2時段結束前由高電位VGH切換至低電位VGL。于T3時段，第一高頻時鐘訊號HCl由低電位VGL切換至高電位VGH，通過第一晶體管Tl、第二晶體管T2及第三晶體管T3分別將第N級柵極訊號G(n)、第N級傳遞控制訊號ST (η)及第N級升壓控制訊號S (η)上拉至高電位VGH，并且通過第一電容Cl及第二電容C2的電容耦合作用將第N級驅動訊號Q(η)從第二電位V2上拉至第三電位V3。在另一實施例中，可以不設置第二電容C2，而是設置第三電容C3于第一晶體管Tl的控制端及第二端之間，利用第三電容C3的電容耦合作用將第N級驅動訊號Q(η)由第二電位V2上拉至第三電位V3。第N-1級柵極訊號G(n-l)與第N-1級升壓控制訊號S(n_l)可在T3時段結束前由高電位VGH切換至低電位VGL。于T3時段結束，T4時段開始時，第一高頻時鐘訊號HCl由高電位VGH切換至低電位VGL，使第N級柵極訊號G (η)、第N級傳遞控制訊號ST (η)及第N級升壓控制訊號S (η)下降為低電位VGL，通過如Τ3時段所述的電容耦合作用，將第N級驅動訊號Q(η)從第三電位V3下拉至第四電位V4。第四電位V4可高于第三電位V3。于Τ4時段結束時，第四高頻時鐘訊號HC4由低電位VGL切換至高電位VGH，上拉第Ν+3級傳遞控制訊號ST (η+3)，并導通第七晶體管Τ7，下拉第N級驅動訊號Q (η)至第一參考電位VSSI。請參考圖4。 圖4為本發明另一實施例說明第N級移位寄存電路400的不意圖。圖4與圖2的差異為第N級移位寄存電路400中，第一參考電位VSSl及第二參考電位VSS2耦接于同一端點的參考電位VSS，參考電位VSS電位可為低電位VGL。第N級移位寄存電路400其他部份的電路架構與工作原理與圖2及圖3相同，不再贅述。請參考圖5。圖5為本發明另一實施例說明第N級移位寄存電路500的不意圖。第N級移位寄存電路500為圖4的第N級移位寄存電路400還包含穩壓單元218。穩壓單元218可包含第二十二晶體管Τ22。第二十二晶體管Τ22具有耦接于第十二晶體管Τ12的控制端的控制端、耦接于第一電容Cl的第一端的第一端及耦接于第七晶體管Τ7的第二端的第二端。穩壓單元218可還包含第二十三晶體管Τ23。第二十三晶體管Τ23具有耦接于第十九晶體管Τ19的控制端的控制端、耦接于第一電容Cl的第一端的第一端及耦接于該第七晶體管Τ7的第二端的第二端。當第一下拉控制單元210提供第一下拉訊號P (η)時，第二十二晶體管Τ22可用以根據第一下拉訊號P (η)下拉第N級升壓訊號CB (η);當第二下拉控制單元214提供第二下拉訊號Κ(η)時，第二十三晶體管Τ23可用以根據第二下拉訊號K (η)下拉第N級升壓訊號CB (η)。如此可確保第N級移位寄存電路500的升壓訊號CB (η)于圖3的第N-1級升壓控制訊號S (η-1)為低電位VGL時仍可維持低電位VGL，不受第N級柵極訊號G(n)的干擾。第N級移位寄存電路500的其他電路架構及工作原理和圖4及圖3相同，不再贅述。請參考圖6。圖6為本發明另一實施例說明第N級移位寄存電路600的不意圖。第N級移位寄存電路600為圖4的第N級移位寄存電路400的主要下拉單元208還包含第二十四晶體管T24。第二十四晶體管T24具有耦接于第七晶體管T7的控制端的控制端、耦接于第一晶體管Tl的第二端的第一端及耦接于該第七晶體管T7的第二端的第二端。第N級移位寄存電路600的第七晶體管T7的控制端用以接收來自第N+2級傳遞控制訊號ST (η+2)。第N級移位寄存電路600的其他電路架構和圖4相同，不再贅述。圖7為圖6的第N級移位寄存電路600的工作相關訊號波形示意圖。圖7的訊號動作及Tl、Τ2及Τ3時段工作方式如圖3的訊號動作及Tl、Τ2及Τ3時段所述，不再贅述。如圖7所示，圖6與圖4的差異為圖6的第七晶體管Τ7于第Ν+2級傳遞控制訊號ST(η+2)上升至高電位VGH時，亦即在圖7的Τ4時段結束時，第三高頻時鐘訊號HC3由低電位VGL切換至高電位VGH，上拉第Ν+2級傳遞控制訊號ST (η+2)，并導通第七晶體管Τ7及第二十四晶體管Τ24時，就下拉第N級驅動訊號Q (η)至參考電位VSS，并下拉第N級柵極訊號G (η)至低電位VGL，確保第N級柵極訊號G(η)維持在低電位VGL。而圖4的第七晶體管T7則是等到第N+3級傳遞控制訊號ST (n+3)上升至高電位VGH時才下拉上述第N級的多個訊號，亦即圖7的T4時段的時間較圖3的T4時段的時間短。上述圖5及圖6的實施例以耦接至參考電位VSS為例說明，但本發明不限于此，上述實施例亦可為圖2的變化型實施例。綜上所述，本發明實施例通過連續三次上拉第N級移位寄存電路的驅動訊號，亦即先上拉驅動訊號至第一電位VI，再上拉驅動訊號至第二電位V2，再上拉驅動訊號至第三電位V3，以提高驅動訊號的驅動能力。如此可在不提高第N級移位寄存電路輸出的柵極訊號(也就是掃描訊號)的高電位VGH的前提下，提高驅動第N級移位寄存電路的驅動能力，所以可提高像素的充電率，減少驅動單元的動態及靜態功率消耗，并且可縮小驅動單元中晶體管的尺寸。
以上所述僅為本發明的較佳實施例，凡依本發明的權利要求所做的均等變化與修飾，皆應屬本發明的涵蓋范圍。
權利要求
1.一種移位寄存器包含多級移位寄存電路，其中一第N級移位寄存電路，包含 一驅動單元，用以根據一第一驅動訊號及一高頻時鐘訊號，提供一柵極訊號、一第一升壓控制訊號及一第一傳遞控制訊號； 一升壓單元，耦接于該驅動單元，用以根據一第一升壓訊號，上拉該第一驅動訊號的電壓； 一上拉單元，耦接于該驅動單元，用以根據該第一傳遞控制訊號及該柵極訊號，提供一第二驅動訊號，及用以根據該第一升壓控制訊號及一第二升壓控制訊號，提供一第二升壓訊號 '及 一主要下拉單元，耦接于該驅動單元，用以根據一第二傳遞控制訊號，下拉該第一驅動訊號。
2.如權利要求1所述的第N級移位寄存電路，還包含 一第一下拉控制單元，用以根據該第一驅動訊號及一第一低頻時鐘訊號，提供一第一下拉訊號 '及 一第一下拉單元，耦接于該第一下拉控制單元及該驅動單元，用以根據該第一下拉訊號，下拉該柵極訊號、該第一傳遞控制訊號及該第一驅動訊號。
3.如權利要求2所述的第N級移位寄存電路，還包含 一第二下拉控制單元，用以根據該第一驅動訊號及一第二低頻時鐘訊號，提供一第二下拉訊號 '及 一第二下拉單元，耦接于該第二下拉控制單元及該驅動單元，用以根據該第二下拉訊號，下拉該柵極訊號、該第一傳遞控制訊號及該第一驅動訊號。
4.如權利要求3所述的第N級移位寄存電路，其中該驅動單元包含 一第一晶體管，具有用以接收該第一驅動訊號的一控制端，用以接收該高頻時鐘訊號的一第一端，及用以提供該柵極訊號的一第二端； 一第二晶體管，具有耦接于該第一晶體管的控制端的一控制端，耦接于該第一晶體管的第一端的一第一端，及用以提供該第一傳遞控制訊號的一第二端；及 一第三晶體管，具有耦接于該第一晶體管的控制端的一控制端，耦接于該第一晶體管的第一端的一第一端，及用以提供該第一升壓控制訊號的一第二端。
5.如權利要求4所述的第N級移位寄存電路，其中該上拉單元包含 一第四晶體管，具有耦接于該第二晶體管的第二端的一控制端，耦接于該第一晶體管的第二端的一第一端，及用以提供該第二驅動訊號的一第二端； 一第五晶體管，具有用以接收該第二升壓控制訊號的一控制端，耦接于該第一晶體管的第二端的一第一端，及一第二端；及 一第六晶體管，具有耦接于該第三晶體管的第二端的一控制端，耦接于該第一晶體管的第二端的一第一端，及耦接于該第五晶體管的第二端的一第二端，用以提供該第二升壓訊號。
6.如權利要求5所述的第N級移位寄存電路，其中該第二升壓控制訊號是由第N-1級移位寄存電路提供的升壓控制訊號，且該第二升壓訊號是由第N級移位寄存電路輸出的升壓訊號。
7.如權利要求5所述的第N級移位寄存電路，其中該升壓單元包含一第一電容，具有用以接收該第一升壓訊號的一第一端，及耦接于該第一晶體管的控制端的一第二端。
8.如權利要求7所述的第N級移位寄存電路，其中該升壓單元還包含一第二電容，耦接于該第一晶體管的第二端及該第一電容的第一端之間。
9.如權利要求7所述的第N級移位寄存電路，其中該第一升壓訊號是由第N-1級移位寄存電路提供的升壓訊號。
10.如權利要求9所述的第N級移位寄存電路，其中該主要下拉單元包含 一第七晶體管，具有用以接收該第二傳遞控制訊號的一控制端，耦接于該第一晶體管的控制端的一第一端，及用以接收一第一參考電位的一第二端。
11.如權利要求10所述的第N級移位寄存電路，其中該第二傳遞控制訊號是由第N+3級移位寄存電路提供的傳遞控制訊號。
12.如權利要求10所述的第N級移位寄存電路，其中該第一下拉控制單元包含 一第八晶體管，具有用以接收該第一低頻時鐘訊號的一控制端，耦接于該第八晶體管的控制端的一第一端，及一第二端； 一第九晶體管，具有用以接收該第一驅動訊號的一控制端，耦接于該第八晶體管的第二端的一第一端，及用以接收一第二參考電位的一第二端； 一第十晶體管，具有耦接于該第八晶體管的第二端的一控制端，耦接于該第八晶體管的控制端的一第一端，及用以提供該第一下拉訊號的一第二端；及 一第十一晶體管，具有耦接于該第九晶體管的控制端的一控制端，耦接于該第十晶體管的第二端的一第一端，及耦接于該第九晶體管的第二端的一第二端。
13.如權利要求12所述的第N級移位寄存電路，其中該第二參考電位的電壓電平實質上等于該第一參考電位的電壓電平。
14.如權利要求12所述的第N級移位寄存電路，其中該第一下拉單元包含 一第十二晶體管，具有耦接于該第十晶體管的第二端的一控制端，耦接于該第二晶體管的控制端的一第一端，及耦接于該第二晶體管的第二端的一第二端； 一第十三晶體管，具有耦接于該第十二晶體管的控制端的一控制端，耦接于該第二晶體管的第二端的一第一端，及耦接于該第九晶體管的第二端的一第二端；及 一第十四晶體管，具有耦接于該第十二晶體管的控制端的一控制端，耦接于該第一晶體管的第二端的一第一端，及耦接于該第七晶體管的第二端的一第二端。
15.如權利要求14所述的第N級移位寄存電路，其中該第二下拉控制單元包含 一第十五晶體管，具有用以接收該第二低頻時鐘訊號的一控制端，耦接于該第十五晶體管的控制端的一第一端，及一第二端； 一第十六晶體管，具有用以接收該第一驅動訊號的一控制端，耦接于該第十五晶體管的第二端的一第一端，及耦接于該第九晶體管的第二端的一第二端； 一第十七晶體管，具有耦接于該第十五晶體管的第二端的一控制端，耦接于該第十五晶體管的控制端的第一一端，及用以提供該第二下拉訊號的一第二端；及 一第十八晶體管，具有耦接于該第十六晶體管的控制端的一控制端，耦接于該第十七晶體管的第二端的一第一端，及耦接于該第十六晶體管的第二端的一第二端。
16.如權利要求15所述的第N級移位寄存電路，其中該第二下拉單元包含 一第十九晶體管，具有耦接于該第十七晶體管的第二端的一控制端，耦接于該第二晶體管的控制端的一第一端，及耦接于該第二晶體管的第二端的一第二端； 一第二十晶體管，具有耦接于該第十九晶體管的控制端的一控制端，耦接于該第二晶體管的第二端的一第一端，及耦接于該第十六晶體管的第二端的一第二端；及 一第二十一晶體管，具有耦接于該第十九晶體管的控制端的一控制端，耦接于該第一晶體管的第二端的一第一端，及耦接于該第七晶體管的第二端的一第二端。
17.如權利要求16所述的第N級移位寄存電路，還包含 一穩壓單元，耦接于該升壓單元，用以根據該第一下拉訊號或該第二下拉訊號，下拉該第一升壓訊號。
18.如權利要求17所述的第N級移位寄存電路，其中該穩壓單元包含 一第二十二晶體管，具有耦接于該第十二晶體管的控制端的一控制端，耦接于該第一電容的第一端的一第一端，及耦接于該第七晶體管的第二端的一第二端。
19.如權利要求18所述的第N級移位寄存電路，其中該穩壓單元還包含 一第二十三晶體管，具有耦接于該第十九晶體管的一控制端的控制端，耦接于該第一電容的第一端的一第一端，及耦接于該第七晶體管的第二端的一第二端。
20.如權利要求10所述的第N級移位寄存電路，其中該主要下拉單元還包含 一第二十四晶體管，具有耦接于該第七晶體管的控制端的一控制端，耦接于該第一晶體管的第二端的一第一端，及耦接于該第七晶體管的第二端的一第二端。
21.如權利要求20所述的第N級移位寄存電路，其中該第二傳遞控制訊號是由第N+2級移位寄存電路提供的傳遞控制訊號。
全文摘要
本發明披露了一種移位寄存器。該移位寄存器包含多級移位寄存電路，第N級移位寄存電路包含驅動單元、升壓單元、上拉單元、主要下拉單元。驅動單元用以根據第一驅動訊號及高頻時鐘訊號提供柵極訊號、第一升壓控制訊號及第一傳遞控制訊號，升壓單元用以根據第一升壓訊號上拉該第一驅動訊號的電壓，上拉單元用以根據該第一傳遞控制訊號及該柵極訊號提供第二驅動訊號，及用以根據該第一升壓控制訊號及第二升壓控制訊號提供第二升壓訊號，主要下拉單元用以根據第二傳遞控制訊號下拉該第一驅動訊號。
文檔編號G11C19/28GK103035297SQ20121052820
公開日2013年4月10日 申請日期2012年12月10日 優先權日2012年10月12日
發明者詹秉燏, 楊欲忠, 陳勇志, 蔡明諺 申請人:友達光電股份有限公司