具有自我更新時序電路的半導體存儲器元件的制作方法

具有自我更新時序電路的半導體存儲器元件的制作方法
【專利摘要】本發明揭示一種具有自我更新時序電路的半導體存儲器元件。該半導體存儲器元件的一實施例包含一命令解碼器、多個存儲器庫、一庫地址產生器、一自我更新計數器和一自我更新時序電路。該自我更新時序電路包含一溫度傳感器、一參考電壓源、一比較器、一致能電路和一振蕩電路。該比較器用以比較來自該溫度傳感器的該電壓和來自該參考電壓源的一固定電壓以產生一比較信號。當所有存儲器庫中至少一更新行(at?least?one?refresh?row)完成自我更新運作后，該致能電路產生該致能信號以致動該比較器。該振蕩電路用以根據該比較信號和該致能信號以產生一自我更新時鐘信號，其控制該庫地址產生器和該自我更新計數器的運作頻率。
【專利說明】具有自我更新時序電路的半導體存儲器元件
【技術領域】
[0001]本發明涉及一種具有自我更新時序電路的半導體存儲器元件。
【背景技術】
[0002]目前半導體存儲器元件已廣泛應用在許多電子產品中以存儲和讀取數據。半導體存儲器兀件包含多個存儲器單兀，每一單兀由一晶體管和一電容器所組成。一動態隨機存取存儲器(Dynamic Random Access Memory, DRAM)元件通過存儲電荷于電容器中來存儲數據位。然而，一段時間后，在電容器中存儲的電荷會經由基底或其他路徑逐漸漏失，使得數據位無法永久存儲于其中。因此，有必要對DRAM元件中的存儲器單元進行周期性地更新，以避免數據流失。
[0003]對于如何周期性地更新DRAM元件中的存儲器單元，有數種更新方案已被提出，其中一種為使DRAM元件操作在自我更新(self-refresh)模式。在自我更新模式下，對應于由一內部地址計數器所產生的地址的一存儲器單元(memorycell，存儲器晶胞)在收到一自我更新命令后，會根據一預定周期執行更新運作。該預定周期一般由DRAM單元的數據保存時間而決定。在更新運作后，該地址計數器會重新初始化以等待下一次的自我更新命令。
[0004]一般而言，自我更新模式會設定在低功率損耗模式，在自我更新模式下的電流損耗需要盡量降低。一個減少DRAM元件中自我更新所需的功率損耗的方法為根據環境溫度改變預定更新周期。亦即，當溫度低于一設定值時，以較長的預定周期執行更新運作；反之，當溫度高于該設定值時，以較短的預定周期執行更新運作。
[0005]為了檢測環境溫度，在DRAM元件中會設置一溫度感測元件以提供對應的溫度信號，并設置一比較元件以跟據該溫度信號改變預定周期的時間。然而，在已知技術中，該溫度感測元件和該比較元件會保持致動狀態以持續檢測溫度，因此會增加DRAM元件的總功率損耗。為了降低功率損耗，有必要提出一時序電路以控制該預定周期的時間，并提供一致能電路以選擇性地致能該比較元件。

【發明內容】

[0006]本發明的目的是提供一種具有自我更新時序電路的半導體存儲器元件。通過本發明所揭示的自我更新時序電路，該半導體存儲器元件可以降低功率損耗。
[0007]為達到上述的目的，本發明的半導體存儲器元件的一實施例包含一命令解碼器、多個存儲器庫、一庫地址產生器、一自我更新計數器和一自我更新時序電路。該命令解碼器用以接收一外部命令以產生一自我更新控制信號。該半導體存儲器元件根據該自我更新控制信號執行自我更新運作。該庫地址產生器用以產生一目標庫地址至每一存儲器庫，該目標庫地址指向一目標庫以執行自我更新運作。該自我更新計數器用以指定這些存儲器庫中的一目標更新行(refresh row)。該自我更新時序電路包含一溫度傳感器、一參考電壓源、一比較器、一致能電路和一振蕩電路。該溫度傳感器用以產生比例于一感測溫度的一電壓。該參考電壓源用以產生與該感測溫度無關的一固定電壓。該比較器用以比較來自該溫度傳感器的該電壓和該固定電壓以產生一比較信號。該致能電路用以產生一致能信號以致動該比較器。該振蕩電路用以根據該比較信號和該致能信號以產生一自我更新時鐘信號，該自我更新時鐘信號控制該庫地址產生器和該自我更新計數器的運作頻率。當所有存儲器庫中至少一更新行完成自我更新運作后，該致能電路產生該致能信號。
[0008]本發明的半導體存儲器元件的另一實施例包含一命令解碼器、多個存儲器庫、一庫地址產生器、一自我更新計數器和一自我更新時序電路。該命令解碼器用以接收一外部命令以產生一自我更新控制信號。該半導體存儲器元件根據該自我更新控制信號執行自我更新運作。該庫地址產生器用以產生一目標庫地址至每一存儲器庫，該目標庫地址指向一目標庫以執行自我更新運作。該自我更新計數器用以指定這些存儲器庫中的一目標更新行。該自我更新時序電路包含一溫度傳感器、一參考電壓源、一比較器、一致能時鐘電路和一振蕩電路。該溫度傳感器用以產生比例于一感測溫度的一電壓。該參考電壓源用以產生與該感測溫度無關的一固定電壓。該比較器用以比較來自該溫度傳感器的該電壓和該固定電壓以產生一比較信號。該致能時鐘電路用以產生一致能信號以根據一固定時間間隔致動該比較器。該振蕩電路用以根據該比較信號和該致能信號以產生一自我更新時鐘信號。該自我更新時鐘信號控制該庫地址產生器和該自我更新計數器的運作頻率。
【專利附圖】

【附圖說明】
[0009]圖1顯示結合本發明一實施例的半導體存儲器元件的架構示意圖；
[0010]圖2顯示結合本發明一實施例的該自我更新計數器的細部電路示意圖；
[0011]圖3顯示結合本發明一實施例的具有該自我更新控制器的該半導體存儲器元件運作時的時序圖；
[0012]圖4顯示結合本發明一實施例的產生一溫度相關的更新時鐘信號的該自我更新時序電路的電路不意 圖；
[0013]圖5顯示結合本發明一實施例的致能信號的時序圖；
[0014]圖6顯示結合本發明一實施例的產生一溫度相關的更新時鐘信號的該自我更新時序電路的電路不意圖；及
[0015]圖7顯示結合本發明一實施例的該自我更新時序電路運作時的時序圖。
[0016]【主要元件符號說明】
[0017]10半導體存儲器元件
[0018]11存儲器控制器
[0019]12自我更新控制器
[0020]122命令解碼器
[0021]124自我更新時序電路
[0022]1242,1242’ 溫度傳感器
[0023]1244,1244’參考電壓源
[0024]1246,1246’比較器
[0025]1248,1248?邏輯電路
[0026]1250,1250，振蕩器
[0027]14庫地址產生器[0028]1542致能電路
[0029]1543致能時鐘電路
[0030]16自我更新計數器
[0031]162行遞增計數器
[0032]164行地址計數器
[0033]18庫控制邏輯電路
[0034]20行地址多工器
[0035]22地址鎖存器
[0036]24A~MD存儲器庫
【具體實施方式】
[0037]圖1顯示結合本發明一實施例的半導體存儲器元件10的架構示意圖，其中該半導體存儲器元件10包含一自我更新控制器12以調整該存儲器元件10的更新周期。該自我更新控制器12可調整一更新時鐘信號SCLK的更新頻率，而該更新時鐘信號SCLK用以控制更新計數器的運作頻率。
[0038]參照圖1，該半導體存儲器元件10包含多個存儲器庫(bank)，每一存儲器庫具有多個存儲器單元(未繪出)。為了簡潔起見，圖1以具有4個存儲器庫24A、24B、24C和24D的半導體存儲器元件10為例說明。然而，本發明可相同地應用在具有多個存儲器庫的半導體存儲器元件中。
[0039]參照圖1，該自我更新控制器12包含一命令解碼器122和一自我更新時序電路124。該命令解碼器122在該存儲器元件10的運作期間從一存儲器控制器11接收多個外部命令和時鐘信號，且產生多個控制和時序信號以控制這些元件12-24。舉例而言，當接收來自該存儲器控制器11的一自我更新命令時，該命令解碼器122發出一自我更新控制信號SRF。該存儲器元件10會根據該自我更新控制信號SRF執行自我更新運作。
[0040]參照圖1，在接收該自我更新控制信號SRF后，該自我更新時序電路124產生該更新時鐘信號SCLK以控制一庫地址產生器14和一自我更新計數器16。該自我更新計數器16用以產生一目標行地址，藉以指示一準備被更新的行。該庫地址產生器14用以產生一目標庫地址，藉以指示包含該準備被更新的行的一特定庫。
[0041]參照圖1，一地址鎖存器(latch) 22接收來自該存儲器控制器11的多個外部地址ADD和多個外部庫地址BA，并且產生一行地址RADD至一行地址多工器20和一庫地址ABA至一庫控制邏輯電路18。該行地址多工器20，其由來自該命令解碼器122的該自我更新控制信號SRF所致動，在一正常模式運作下接收該行地址RADD和在一自我更新模式運作下接收一自我更新行地址SRA,藉以產生一內部行地址IRA。
[0042]該庫控制邏輯電路18，其由來自該命令解碼器122的該自我更新控制信號SRF所致動，用以接收該庫地址ABA和一自我更新庫地址SBA。當該控制信號SRF為低邏輯電平時，該庫地址ABA由該電路18傳送以作為一內部庫地址IBA。當該控制信號SRF為高邏輯電平時，該自我更新庫地址SBA由該電路18傳送以作為該內部庫地址IBA。
[0043]圖2顯示結合本發明一實施例的該自我更新計數器16的細部電路示意圖。參照圖2，該自我更新計數器16包含一行遞增計數器162和一行地址計數器164。該行遞增計數器162用以在該自我更新模式運作時增加該行地址計數器164。該行地址計數器164會輸出一目標行地址，用以指示一要被更新的行。該行地址計數器164會指向所有存儲器庫24A、24B、24C和24D中相同的行。
[0044]圖3顯示結合本發明一實施例的具有該自我更新控制器12的該半導體存儲器元件10運作時的時序圖，以下說明請一并參照圖1和圖2。假設這些存儲器庫24A、24B、24C和24D的庫地址分別是00、01、10和11。參照圖3，在接收來自該存儲器控制器11的一自我更新命令后，該命令解碼器122在時間間隔Tl的起點發出具有邏輯高電平的自我更新控制信號SRF。該存儲器元件10根據該信號SRF執行一自我更新運作。該自我更新時序電路124根據該信號SRF產生一第一 SCLK脈沖至該庫地址產生器14和該自我更新計數器16。當該存儲器元件10執行該自我更新運作時，從該自我更新計數器16產生的一目標行地址SRA和從該庫地址產生器14產生的一目標庫地址SBA會用以更新一確認的存儲器庫中的一特定行。在本例中，具有0...001值的一目前更新行地址SRA會存儲在該自我更新計數器16中，而具有值00的一第一自我更新庫地址SBA會存儲在該庫地址產生器14中。因此，在時間間隔Tl期間，存儲器庫24A被選擇為目標庫且存儲器庫24A中的行0...001會被更新。
[0045]接著，具有值01的一第二更新庫地址SBA、具有值10的一第三更新庫地址SBA和具有值11的一第四更新庫地址SBA會分別在信號SCLK的一第二脈沖、一第三脈沖和一第四脈沖的升緣處依序被閂鎖。因此，存儲器庫24Β、存儲器庫24C和存儲器庫24D會依序被選擇為目標庫，且在不同目標庫24B、24C和24D中的相同行0...001會在時間間隔T2和T4之間在連續的SCLK周期內被更新。
[0046]在4個SCLK脈沖后，所有存儲器庫24A、24B、24C和24D中的行0...001會完成更新。因此，該行遞增計數器162產生一計數信號cnt至該行地址計數器164。接著，該計數信號cnt增加該行地址計數器164以移動該目前更新行地址至下一更新行地址。在本發明一實施例中，存儲在該行遞增計數器162中的一初始值設定為0，且在時間間隔T4結束后該行遞增計數器162會增加該初始值為I。因此，該行地址計數器164會更新具有0...001值的目前更新行地址SRA到具有0...010值的下一更新行地址SRA。經由近似的處理過程，在連續的SCLK周期內所有存儲器庫24A、24B、24C和24D中的新行0...010會被更新。
[0047]為了減少該半導體存儲器元件10在自我更新運作時的功率損耗，該更新時鐘信號SCLK的更新頻率會根據不同的溫度而改變。圖4顯示結合本發明一實施例的產生一溫度相關的更新時鐘信號SCLK的該自我更新時序電路124的電路示意圖。參照圖4，該自我更新時序電路124包含一溫度傳感器1242、一參考電壓源1244、一比較器1246、一邏輯電路1248和一振蕩器1250。該溫度傳感器1242鄰近該半導體存儲器元件10中的存儲器單元而設置。該溫度傳感器1242會產生比例于所感測溫度的一信號VI。該參考電壓源1244會產生與溫度無關的一固定電壓V2。該比較器1246用以比較信號Vl和V2，并根據比較結果和一致能信號EN產生一信號VC。該邏輯電路1248根據該自我更新控制信號SRF和該致能信號EN產生一信號SC。該振蕩器1250根據該信號SC的邏輯電平產生以不同預定頻率振蕩的該更新時鐘信號SCLK。
[0048]該自我更新時序電路124的運作說明如下。當該溫度傳感器1242所感測的溫度低于一預定溫度時，電壓V2的電壓值會高于電壓Vl的電壓值。在接收該致能信號EN后，該比較器1246輸出具有低邏輯電平的信號VC。該邏輯電路1248在這些信號EN和SRF均為高邏輯電平時傳送具有低邏輯電平的信號SC。在接收具有低邏輯電平的信號SC后，該振蕩器1250產生以一較低頻率振蕩的該時鐘信號SCLK，藉以減少該庫地址產生器14和該自我更新計數器16的運作頻率。
[0049]參照圖4，該比較器1246和該邏輯電路1248會根據一致能電路1542所產生的致能信號EN而致動。具體來說，該比較器1246和該邏輯電路1248只有在該致能電路1542產生具有高邏輯電平的致能信號EN時致動。當所有存儲器庫中至少一更新行完成自我更新運作后，該致能信號EN會產生高邏輯電平。圖5顯示結合本發明一實施例的致能信號EN的時序圖。參照圖5，當具有0...001值的更新行地址SRA被選擇，且在4個存儲器庫24A、24B、24C和24D中的相同行0...001在連續的SCLK周期內被更新時，該致能信號EN會由低邏輯電平轉態為高邏輯電平，藉以準備致動該比較器1246和該邏輯電路1248。該比較器1246和該邏輯電路1248會在一短暫延遲后致動。在本實施例中，由于該比較器1246只會在第四個SCLK脈沖致動，該半導體存儲器元件10的功率損耗會藉此降低。
[0050]為了進一步降低該半導體存儲器元件10的功率損耗，該比較器1246和該邏輯電路1248會在所有存儲器庫24A、24B、24C和24D中的兩或多個特定行被更新時才會致動。在本發明一實施例中，該行地址計數器164會在所有存儲器庫中的相同行0...001均完成自我更新運作時才會更新具有0...001值的目前更新行地址SRA到具有0...010值的下一更新行地址SRA。該致能電路1542在所有存儲器庫中的新行0...010均完成自我更新運作時才會準備致動該比較器1246和該邏輯電路1248。在本發明另一實施例中，該行地址計數器164以一連續方式更新目前更新行地址SRA。如果這些存儲器庫24A、24B、24C和24D中的每一個具有512行，該致能電路1542可能會在所有存儲器庫中的所有行(共512行)均完成自我更新運作時才會準備致動該比較器1246和該邏輯電路1248。
[0051]本發明另一實施例提供另一種降低該半導體存儲器元件10的功率損耗的方法。在該實施例中，一致能電路只會在固定時間間隔被致動。圖6顯示結合本發明一實施例的產生一溫度相關的更新時鐘信號SCLK的該自我更新時序電路124’的電路示意圖。參照圖6，該自我更新時序電路124’包含一溫度傳感器1242’、一參考電壓源1244’、一比較器1246’、一邏輯電路1248’、一振蕩器1250’和一致能時鐘電路1543。圖6中類似圖4的元件以類似的參考數字顯示，且電路的細節將不再贅述。
[0052]圖7顯示結合本發明一實施例的該自我更新時序電路124’運作時的時序圖。參照圖6和圖7，該振蕩器1250’在自我更新運作開始時產生具有固定4μ s周期的振蕩信號SCLK’。因此，更新運作在連續的SCLK周期中執行。在本實施例中，該致能時鐘電路1543產生一致能信號ΕΝΤ，其周期為振蕩信號SCLK’的周期的整數倍，例如64ms。因此，該比較器1246’和該邏輯電路1248’會每隔64ms致動一次。
[0053]參照圖6和圖7，當該致能時鐘電路1543首先產生具有高邏輯電平的致能信號ENT時，該比較器1246’會致動以輸出比較信號VC’。由于該溫度傳感器1242’所感測的溫度高于一預定溫度，該比較器1246’會輸出具有高邏輯電平的信號VC’，使得該振蕩信號SCLKj的時鐘周期維持不變。在64ms后，該致能時鐘電路1543再次產生具有高邏輯電平的致能信號ENT’，使得該比較器1246’和該邏輯電路1248’再次致動。由于此時該溫度傳感器1242’所感測的溫度低于該預定溫度，該比較器1246’會輸出具有低邏輯電平的信號VC’，使得該振蕩器1250’產生具有較長周期的振蕩信號SCLK’(在本例中為8ys)。由于自我更新運作之后會以較長的周期進行，該半導體存儲器元件10的功率損耗會因此降低。
[0054]本發明的技術內容及技術特點已揭示如上，然而本領域技術人員仍可能基于本發明的教示及揭示而作種種不背離本發明精神的替換及修飾。因此，本發明的保護范圍應不限于實施例所揭示者，而應包括各種不背離本發明的替換及修飾，并為所附的權利要求書要求保護的范圍所涵蓋。
【權利要求】
1.一種半導體存儲器元件，其包含: 一命令解碼器，用以接收一外部命令以產生一自我更新控制信號，該半導體存儲器元件根據該自我更新控制信號執行自我更新運作； 多個存儲器庫，每一存儲器庫具有多個存儲器單元； 一庫地址產生器，用以產生一目標庫地址至每一存儲器庫，該目標庫地址指向一目標庫以執行自我更新運作； 一自我更新計數器，用以指定這些存儲器庫中的一目標更新行；以及 一自我更新時序電路，包含: 一溫度傳感器，用以產生比例于一感測溫度的一電壓； 一參考電壓源，用以產生與該感測溫度無關的一固定電壓； 一比較器，用以比較來自該溫度傳感器的該電壓和該固定電壓以產生一比較信號； 一致能電路，用以產生一致能信號以致動該比較器；及 一振蕩電路，用以根據該比較信號和該致能信號以產生一自我更新時鐘信號，該自我更新時鐘信號控制該庫地址產生器和該自我更新計數器的運作頻率； 其中，當所有存儲器庫中至少一更新行完成自我更新運作后，該致能電路產生該致能信號。
2.如權利要求1的半導體存儲器元件，其中該自我更新計數器包含一行地址計數器和一行遞增計數器，該行地址計數器用以提供至這些存儲器庫的該目標更新行，而該行遞增計數器用以控制該行地址計數 器。
3.如權利要求1的半導體存儲器元件，其中當所有存儲器庫中的該目標更新行完成自我更新運作后，該致能電路產生該致能信號以致動該比較器。
4.如權利要求1的半導體存儲器元件，其中當所有存儲器庫中的該目標更新行完成自我更新運作后，該目標更新行會更新至一新更新行，且當所有存儲器庫中的該新更新行完成自我更新運作后，該致能電路產生該致能信號以致動該比較器。
5.如權利要求1的半導體存儲器元件，其中該目標更新行會以一連續方式被更新，當該目標更新行更新至這些存儲器庫中的最后一行且所有存儲器庫中的該最后一行完成自我更新運作后，該致能電路產生該致能信號以致動該比較器。
6.如權利要求1的半導體存儲器元件，其中當該感測溫度高于一預定溫度時，該振蕩電路產生具有一第一頻率的該自我更新時鐘信號，當該感測溫度低于該預定溫度時，該振蕩電路產生具有一第二頻率的該自我更新時鐘信號，其中該第一頻率的值會大于該第二頻率的值。
7.一種半導體存儲器元件，其包含: 一命令解碼器，用以接收一外部命令以產生一自我更新控制信號，該半導體存儲器元件根據該自我更新控制信號執行自我更新運作； 多個存儲器庫，每一存儲器庫具有多個存儲器單元； 一庫地址產生器，用以產生一目標庫地址至每一存儲器庫，該目標庫地址指向一目標庫以執行自我更新運作； 一自我更新計數器，用以指定這些存儲器庫中的一目標更新行；以及 一自我更新時序電路，包含:一溫度傳感器，用以產生比例于一感測溫度的一電壓； 一參考電壓源，用以產生與該感測溫度無關的一固定電壓； 一比較器，用以比較來自該溫度傳感器的該電壓和該固定電壓以產生一比較信號； 一致能時鐘電路，用以產生一致能信號以根據一固定時間間隔致動該比較器；及一振蕩電路，用以根據該比較信號和該致能信號以產生一自我更新時鐘信號，該自我更新時鐘信號控制該庫地址產生器和該自我更新計數器的運作頻率。
8.如權利要求7的半導體存儲器元件，其中該自我更新計數器包含一行地址計數器和一行遞增計數器，該行地址計數器用以提供至這些存儲器庫的該目標更新行，而該行遞增計數器用以控制該行地址計數器。
9.如權利要求7的半導體存儲器元件，其中當該感測溫度高于一預定溫度時，該振蕩電路產生具有一第一周期的該自我更新時鐘信號，當該感測溫度低于該預定溫度時，該振蕩電路產生具有一第二周期的該自我更新時鐘信號，其中該第一周期小于該第二周期。
10.如權利要求7的半導體存儲器元件，其中該致能時鐘電路以該自我更新時鐘信號的周期的整數倍致動該比較 器。
【文檔編號】G11C11/406GK103544987SQ201210236883
【公開日】2014年1月29日 申請日期:2012年7月9日 優先權日:2012年7月9日
【發明者】黃明前 申請人:晶豪科技股份有限公司