專利名稱：頁面緩沖器電路裝置及其操作方法
技術領域：
本發明是關于一頁面緩沖器，尤其是一種頁面緩沖器電路裝置及其操作方法。
背景技術：
一個典型存儲陣列中具有成千上萬個存儲單元需要由成千上萬個位線進行存取，且因此需要成千上萬個頁面緩沖器電路。一個范例頁面緩沖器電路包括至少兩個栓鎖。一第一栓鎖儲存一多階段編程操作不同階段的數據。于此編程操作的一階段中，需要一先前多階段編程操作的結果。然而，因為第一栓鎖中的數據經常改變，第一栓鎖本身并未儲存此先前多階段編程操作的結果。此頁面緩沖器電路中的一第二栓鎖儲存一先前多階段編程操作的結果于每一頁面緩沖器電路內立刻可以存取的位置。每一個頁面緩沖器電路的多個栓鎖會占用集成電路中較大的布局面積。如此的傳統頁面緩沖器電路設計的范例顯示于圖1及圖2中。
發明內容
本發明是公開一種裝置，其包括一頁面緩沖電路及控制電路。頁面緩沖電路與一存儲陣列的一位線耦接。該頁面緩沖電路包括一栓鎖儲存一多階段編程操作不同階段的數據。一范例多階段編程操作包括編程階段、編程驗證階段、數據結合階段、復位階段、選通階段、及數據反向或準備階段。于多階段編程操作中不同階段儲存于栓鎖中的數據范例包括編程數據、編程驗證數據及準備數據。根據此多階段編程操作中的特定階段，在栓鎖中的數據會被栓鎖解釋為不同的數據。在一實施例中，僅單一栓鎖用來儲存此多階段編程操作中不同階段的數據，而頁面緩沖器中沒有其他的栓鎖。于編程階段中，該栓鎖儲存編程數據指示目前多階段編程操作中是否要編程此存儲單元。舉例而言，編程數據指示此存儲單元要被編程，或是此存儲單元是一編程抑制存儲單元。一編程抑制存儲單元是一個不要進行編程的存儲單元，或是在先前編程操作中被選取要進行編程且被成功地編程的存儲單元。于編程驗證階段中，該栓鎖儲存編程驗證數據指示目前多階段編程操作中的前一編程階段是否已經成功地編程此存儲單元。此數據與編程抑制存儲單元無關。準備數據而指示是否在該目前多階段編程操作之后的下一個多階段編程操作中編程該存儲單元。舉例而言，假如一存儲單元于一編程階段中進行編程，且編程驗證階段指示并未成功地編程此存儲單元。則之后此準備數據指示此存儲單元在下一個多階段編程操作中仍要再被編程。該編程驗證階段的結果與該目前多階段編程操作一開始于該栓鎖中的內容足以決定該準備數據。在一實施例中，于此準備階段，該栓鎖所儲存的準備數據指示下一個多階段編程操作中需要編程該存儲單元，以響應該編程驗證階段時所指示的編程該存儲單元失敗。此外，此準備數據指示該下一個多階段編程操作中不要編程該存儲單元，以響應該編程驗證階段時所指示的編程該存儲單元成功。舉例而言，目前多階段編程操作中的編程階段已經成功地編程此存儲單元，或是先前多階段編程操作中的編程階段已經成功地編程此存儲單元，或是此存儲單元是一編程抑制存儲單元。在一實施例中，該栓鎖儲存準備數據指示該下一個多階段編程操作中不要編程該存儲單元，以響應該編程驗證階段時所指示的編程該存儲單元成功。在一實施例中，于該目前多階段編程操作之前，該栓鎖儲存(I) 一第一值指示該目前多階段編程不要編程該存儲單元；及(2) —第二值指示該目前多階段編程要編程該存儲單元兩者之一。此數據可以是先前多階段編程操作的準備數據，或是一初始多階段編程操作的準備設定數據。在一相同值儲存于此栓鎖內的實施例中，以(I)指示于該目前多階段編程操作之前，目前多階段編程不要編程該存儲單元，及(2)指示，在此準備階段，下一個多階段編程操作不要編程該存儲單元。在一實施例中，該頁面緩沖器沒有包括其他儲存該第一值指示該下一個多階段編程操作中不要編程該存儲單元的栓鎖。此控制電路與該頁面緩沖電路耦接。該控制電路控制與該頁面緩沖電路耦接的該位線所存取的一存儲單元的目前多階段編程操作。此目前多階段編程操作包括一準備階段于該目前多階段編程操作的該編程階段及該編程驗證階段之后。于此準備階段該控制電路導致栓鎖儲存準備數據以指示是否在該目前多階段編程操作之后的下一個多階段編程操作中編程該存儲單元。在一實施例中，該頁面緩沖器電路具有一感測節點及一栓鎖節點。該感測節點，于該編程驗證階段時，指示與該頁面緩沖電路耦接的該位線所存取的一存儲單元是否已經成功地編程。該栓鎖節點，指示于該目前多階段編程操作前的一先前多階段編程操作是否編程該存儲單元失敗。以及切換電路與該感測節點與該栓鎖節點于該目前多階段編程操作的該編程驗證階段后電性耦接，以響應該栓鎖節點所指示的該先前多階段編程操作時的編程該存儲單元失敗。范例切換電路是一系列串聯的晶體管，例如場效晶體管。在一實施例中，該頁面緩沖器電路具有一栓鎖節點，指示于該目前多階段編程操作前的一先前多階段編程操作是否編程該存儲單元失敗。該目前多階段編程操作包含一復位階段于該編程階段與該編程驗證階段之后及該準備階段之前。對此復位階段，該控制電路導致該栓鎖節點儲存一特定值無論該目前多階段編程操作的先前結果。本發明的另一目的提供一種方法，包括:于一頁面緩沖電路耦接的一位線所存取的一存儲單元進行一目前多階段編程操作時，進行一準備階段于一編程階段與一編程驗證階段之后，該準備階段導致該頁面緩沖電路中的一栓鎖儲存準備數據而指示是否在該目前多階段編程操作之后的下一個多階段編程操作中編程該存儲單元，其中該栓鎖在一多階段編程操作的不同階段中儲存編程數據、編程驗證數據及該準備數據，其中該編程驗證階段的結果與該目前多階段編程操作一開始于該栓鎖中的內容足以決定該準備數據。此處公開許多不同的實施例。本發明的再一目的提供另一種方法，包括:于一頁面緩沖電路耦接的一位線所存取的一存儲陣列中的一存儲單元進行一目前多階段編程操作時，僅使用一個栓鎖儲存準備數據而指示是否在該目前多階段編程操作之后的下一個多階段編程操作中編程該存儲單元。
本發明的又一目的提供一種裝置，包含頁面緩沖電路，其包括一感測節點、僅有一栓鎖以及一P型晶體管的與非門串行。此頁面緩沖電路及其中的感測節點選擇性地與一存儲陣列的一位線耦接。此P型晶體管的與非門串行與該感測節點及該僅有一栓鎖耦接。
本發明是由權利要求范圍所界定。這些和其它目的，特征，和實施例，會在下列實施方式的章節中搭配圖式被描述，其中:圖1顯示具有多重栓所以儲存數據的頁面緩沖器的電路示意圖。圖2顯示在圖1電路中所選擇節點在此多階段編程操作中不同階段的邏輯值。圖3顯示具有一個栓鎖以于多階段編程操作中選通不同型態數據的頁面緩沖器的電路示意圖，其不同型態數據可為編程數據、編程驗證數據、指示是否進行后續編程操作以編程此存儲單元的準備數據等。圖4顯示在圖3電路中所選擇節點在此多階段編程操作中不同階段的邏輯值。圖5顯示根據本發明一實施例的具有此處所描述的頁面緩沖器系統的集成電路方塊不意圖。主要元件符號說明575:集成電路560:非易失存儲陣列561:列譯碼器
562:字線563:頁面緩沖器564:整體位線566:行譯碼器565:總線567:數據總線569:遞增步進脈沖編程、擦除與讀取操作的狀態機構568:偏壓調整供應電壓573:數據輸入/輸出線574:其他電路
具體實施例方式圖1顯示具有多重栓鎖以儲存數據的頁面緩沖器的電路示意圖。晶體管Tl是NMOS晶體管由在晶體管Tl柵極的BLC信號控制。根據BLC信號，晶體管Tl與位線(未示)及SEN節點連接或不連接。位線及SEN節點與Tl晶體管的源極和漏極連接。SEN節點具有如圖示的電容。SEN節點與PMOS晶體管T5的柵極連接。晶體管T5的漏極與栓鎖I的節點INV連接，會于以下討論。晶體管T5與PMOS晶體管T4串聯。晶體管T4將晶體管T5與供應電壓連接。晶體管T4的源極與供應電壓耦接，而晶體管T4的漏極與晶體管T5的源極耦接。晶體管T4的柵極與STBN信號耦接。栓鎖Klatch I)具有兩個交互耦接的反向器，使得其中之一的輸出與另一個的輸入連接。栓鎖I具有兩個節點LAT和INV。當寫入栓鎖值時，信號RST及RSTN的狀態將栓鎖I失能，且會將栓鎖再度致能。此栓鎖替代的實施方式可以使用SR栓鎖、D栓鎖、Earle栓鎖或是其他的雙態電路。晶體管T2將節點LAT與節點SEN連接。晶體管T2是NMOS晶體管且由LPC信號控制。晶體管T3將節點INV與節點SEN連接。晶體管T3是NMOS晶體管且由IPC信號控制。晶體管T8將節點INV與栓鎖2 (latch 2)連接。晶體管T8是NMOS晶體管且由CNB信號控制。栓鎖2具有兩個交互耦接的反向器，使得其中之一的輸出與另一個的輸入連接。此栓鎖2替代的實施方式可以使用SR栓鎖、D栓鎖、Earle栓鎖或是其他的雙態電路。栓鎖2于編程操作前設定。圖2顯示在圖1電路中所選擇節點在此多階段編程操作中不同階段的邏輯值。此表格顯示節點SEN及INV在下列階段時:階段I編程(PGM)、階段2編程驗證(PV)、階段3選通及階段4數據結合的邏輯值。此表格的編程PGM列對應存儲單元即將進行編程。于編程PGM列內，此Hvt列對應一存儲單元已成功地被編程至高臨界電壓狀態。于編程PGM列內，此Lvt列對應一存儲單元并沒有成功地被編程，且停留在低臨界電壓狀態。此表格的抑制列對應將存儲單元進行編程抑制或是此存儲單元并未將進行編程。于抑制列內，此Hvt列對應一存儲單元停留在高臨界電壓狀態。于抑制列內，此Lvt列對應一存儲單元停留在低臨界電壓狀態。在階段1，是進行編程PGM階段。對一初始編程操作，栓鎖I的INV節點被設定為"O"假如與此頁面緩沖器耦接的位線的一存儲單元被選擇進行編程。對一初始編程操作，栓鎖I的INV節點被設定為"I "假如與此頁面緩沖器耦接的位線的一存儲單元并未選擇進行編程。于此初始編程操作之后的后續編程操作中，INV節點的值會在第4階段數據結合的步驟被設定。信號IPC及BLC變成高電平以分別開啟晶體管T3及Tl。INV節點的值會傳送至BL節點。然后執行編程PGM階段，其中通過與頁面緩沖器耦接的位線進行存取的存儲單元被編程(或者根據INV節點的值不會被編程)。在階段2，是進行編程驗證PV階段。假如與此頁面緩沖器耦接的位線的一存儲單元并未被選擇進行編程一例如對編程抑制存儲單元一SEN節點在此編程驗證階段被維持為"O"。假如與此頁面緩沖器耦接的位線的一存儲單元被選擇進行編程一例如對編程存儲單元——SEN節點的值是根據在此編程階段中此存儲單元是否成功地被編程而定。假如此存儲單元成功地自低臨界電壓Lvt被編程至高臨界電壓Hvt,則SEN節點被設定為"I"。然而，假如具有低臨界電壓Lvt的存儲單元并未被成功地編程，則SEN節點被設定為"O"。在這兩種情況下，INV節點維持在此多階段操作的編程PGM階段開始時的值。在階段3是進行選通操作。STBN信號變成低電平，開啟晶體管T4。假如INV節點的值在此多階段操作的第I階段編程PGM階段開始時是"I"的話，則INV節點的值在此選通操作階段時仍維持是"I"。假如INV節點的值在此多階段操作開始時是"0"的話，則此INV節點的值根據第2階段編程驗證PV階段的值更新。假如在編程驗證PV階段中，存儲單元具有高臨界電壓Hvt且SEN節點被設定為"I "，則INV節點維持在"0 "。假如在編程驗證PV階段中，存儲單元具有低臨界電壓Lvt且SEN節點被設定為"0 "，則INV節點更新至"I"。在階段4是進行數據結合操作。第4階段的數據結合階段中，準備后續的多階段編程操作。在第4階段中，INV節點的值被修改，因為栓鎖I于第3階段選通操作階段中改變。另一個栓鎖2備選通初始數據(也稱為自先前多階段編程操作的準備數據)。栓鎖2的數據被用來決定下一多階段編程操作的準備數據。首先，IPC信號變成高電平，開啟晶體管T3且將INV節點的數據傳送至SEN節點。然后，CNB信號變成高電平，開啟晶體管T8以將栓鎖2與INV節點連接。INV節點利用栓鎖2的數據復位。之后，STNB信號變成低電平，開啟晶體管T4且根據SEN節點的值設定栓鎖I。假如來自栓鎖2的初始數據是"I "則栓鎖I的數據被設定為"I"。假如來自栓鎖2的初始數據是"0"則反向栓鎖I的數據被反向。圖3顯示具有一個栓鎖以于多階段編程操作中選通不同型態數據的頁面緩沖器的電路示意圖，其不同型態數據可為編程數據、編程驗證數據、指示是否進行后續編程操作以編程此存儲單元的準備數據等。晶體管Tl是NMOS晶體管由在晶體管Tl柵極的BLC信號控制。根據BLC信號，晶體管Tl與位線(未示)及SEN節點連接或不連接。位線及SEN節點與Tl晶體管的源極和漏極連接。SEN節點具有如圖示的電容。SEN節點與PMOS晶體管T5的柵極連接。晶體管T5的漏極與栓鎖I的節點INV連接，會于以下討論。晶體管T5與PMOS晶體管T4串聯。晶體管T4將晶體管T5與供應電壓連接。晶體管T4的源極與供應電壓耦接，而晶體管T4的漏極與晶體管T5的源極耦接。晶體管T4的柵極與STBN信號耦接。栓鎖I具有兩個交互耦接的反向器，使得其中之一的輸出與另一個的輸入連接。栓鎖I具有兩個節點LAT和INV。當寫入栓鎖值時，信號RST及RSTN的狀態將栓鎖I失能，且會將栓鎖再度致能。此栓鎖替代的實施方式可以使用SR栓鎖、D栓鎖、Earle栓鎖或是其他的雙態電路。晶體管T2將節點LAT與節點SEN連接。晶體管T2是NMOS晶體管且由LPC信號控制。晶體管T3將節點INV與節點SEN連接。晶體管T3是NMOS晶體管且由IPC信號控制。晶體管T6及T7串連介于節點INV'及節點SEN之間。晶體管T6及17是PMOS晶體管。晶體管T6的柵極與PVB信號連接，而晶體管T7的柵極與LAT信號連接。晶體管T8將節點INV與地連接。晶體管T8是NMOS晶體管且由CNB信號控制。圖4顯示在圖3電路中所選擇節點在此多階段編程操作中不同階段的邏輯值。此表格顯示節點SEN及INV在下列階段時:階段I編程(PGM)、階段2編程驗證(PV)、階段3數據結合2選通、階段4復位INV、階段5選通、及階段6數據反向的邏輯值。此表格的編程PGM列對應存儲單元即將進行編程。于編程PGM列內，此Hvt列對應一存儲單元已成功地被編程至高臨界電壓狀態。于編程PGM列內，此Lvt列對應一存儲單元并沒有成功地被編程，且停留在低臨界電壓狀態。此表格的抑制列對應將存儲單元進行編程抑制或是此存儲單元并未將進行編程。于抑制列內，此Hvt列對應一存儲單元停留在高臨界電壓狀態。于抑制列內，此Lvt列對應一存儲單元停留在低臨界電壓狀態。在階段1，是進行編程PGM階段。對一初始編程操作，栓鎖I的INV節點被設定為"O"假如與此頁面緩沖器耦接的位線的一存儲單元被選擇進行編程。對一初始編程操作，栓鎖I的INV節點被設定為"I "假如與此頁面緩沖器耦接的位線的一存儲單元并未選擇進行編程。于此初始編程操作之后的后續編程操作中，INV節點的值會在第4階段后續編程操作的數據結合的步驟被設定。信號IPC及BLC變成高電平以分別開啟晶體管T3及Tl。INV節點的值會傳送至BL節點。然后執行編程PGM階段，其中通過與頁面緩沖器耦接的位線進行存取的存儲單元被編程(或者根據INV節點的值不會被編程)。在階段2，是進行編程驗證PV階段。假如與此頁面緩沖器耦接的位線的一存儲單元并未被選擇進行編程一例如對編程抑制存儲單元一SEN節點在此編程驗證階段被維持為"O"。假如與此頁面緩沖器耦接的位線的一存儲單元被選擇進行編程一例如對編程存儲單元——SEN節點的值是根據在此編程階段中此存儲單元是否成功地被編程而定。假如此存儲單元成功地自低臨界電壓Lvt被編程至高臨界電壓Hvt,則SEN節點被設定為"I"。然而，假如具有低臨界電壓Lvt的存儲單元并未被成功地編程，則SEN節點被設定為"O"。在這兩種情況下，INV節點維持在此多階段操作的編程PGM階段開始時的值。LPC信號幫助決定此存儲單元的臨界電壓然后設定節點Vt的值。在階段3是進行數據結合操作。PVB信號變成低電平，開啟晶體管T6。自栓鎖I的LAT信號決定晶體管T7是否也要開啟。假如晶體管T7也要開啟，則晶體管T6和T7完成介于SEN節點與INV節點間的電性連接。因此，栓鎖I的數據決定SEN節點與INV節點間是否具有電性連接。假如栓鎖I的LAT信號是"I"，則SEN節點更新至"I"。假如栓鎖I的LAT信號是"O"，則SEN節點維持原來的值。在階段4，是復位INV階段。CNB信號變成高電平，開啟晶體管T8以將INV節點與地電性連接。INV節點被設定為"O"。在階段5是進行選通操作。在選通階段時栓鎖I的值會根據編程驗證階段的結果設定。STBN信號變成低電平，開啟晶體管T4。晶體管T4與T5是串聯且將供應電壓與INV節點連接。因為晶體管T5的柵極與SEN節點連接，INV節點是否要設定為供應電壓是由SEN節點的值決定。假如SEN節點是"I"的話，則晶體管T5關閉且INV節點并沒有設定為供應電壓；即INV節點維持原來的值。假如SEN節點是"O "的話，則晶體管T5開啟且INV節點被供應電壓設定為"I"。在階段6是進行數據反向選通操作。IPC信號變成高電平，開啟晶體管T3且將INV節點的數據傳送至SEN節點。然后，CNB信號變成高電平，開啟晶體管T8。地與INV節點耦接，設定SENfAS" O"。之后，STNB信號變成低電平，開啟晶體管T4。因為晶體管T5的柵極與SEN節點連接，INV節點是否要設定為供應電壓是由SEN節點的值決定。假如SEN節點是"I"的話，則晶體管T5關閉且INV節點并沒有設定為供應電壓；即INV節點維持原來的值。假如SEN節點是"0"的話，則晶體管T5開啟且INV節點被供應電壓設定為"I"。于階段6之后，INV節點具有合適的值以進行下一個多階段操作。假如INV節點的值是"I"則下一個多階段操作并不會編程與此頁面緩沖器耦接的位線的一存儲單元，類似于編程抑制的存儲單元。假如INV節點的值是"0"則下一個多階段操作會嘗試編程與此頁面緩沖器耦接的位線所存取的一存儲單元。雖然此處是討論多階段編程操作，頁面緩沖器也可以用于進行讀取操作。圖5顯示根據本發明一實施例的具有此處所描述的頁面緩沖器系統的集成電路方塊不意圖。圖中顯示包括一快閃存儲陣列560的集成電路570，此存儲陣列560具有此處所描述的頁面緩沖器電路。在某些實施例中，此存儲陣列560具有多階層的存儲單元。一列(字線)譯碼器561與沿著存儲陣列560列方向安排的多條字線562耦接且電性溝通。在此范例中，方塊566中的行譯碼器經由數據總線567與一組頁面緩沖器563耦接。整體位線564與區域位線(未示)耦接且沿著存儲陣列560行方向安排。地址經由總線565提供給列譯碼器(方塊561)和行譯碼器(方塊566)。數據自集成電路上其他電路574 (包括例如輸入/輸出端)經由輸入/輸出線573提供，其他電路可以包含于集成電路內的泛用目的處理器或特殊目的應用電路，或是模塊組合以提供由存儲器陣列560所支持的系統單芯片功能。數據經由輸入/輸出線573，提供至集成電路575上的輸入/輸出端，或提供至集成電路575內部/外部的其他數據終端。在本實施例中所使用的控制器是使用狀態機構569，提供信號以控制偏壓調整供應電壓的產生，或自方塊568中提供，以進行此處所描述的操作。這些操作可以例如是讀取或擦除操作，以及具有此處所描述的頁面緩沖器的改良編程操作。該控制器可利用特殊目的邏輯電路而應用，如熟習該項技藝者所熟知。在替代實施例中，該控制器包括了通用目的處理器，其可使于同一集成電路，以執行一計算機程序而控制裝置的操作。在又一實施例中，該控制器是由特殊目的邏輯電路與通用目的處理器組合而成。此控制器也可以包括實施遞增步進脈沖編程(ISSP)系列的邏輯。此系列包括以下敘述的循環。施加編程偏壓之后施加一編程驗證偏壓。之后，此邏輯決定此目標存儲單元是否通過此驗證操作。假如通過，則此目標存儲單元的編程操作結束。假如沒有通過，則邏輯決定重試數目是否超過重試數目上限。假如沒有超過重試數目上限，則此電路重新回到編程步驟，且增加一個重試計數。假如超過重試數目上限，則此編程操作失敗。一個目前多階段編程操作正在經歷此目前的編程循環，舉例而言，遞增步進脈沖編程(ISSP)系列。此目前多階段編程操作中的目前編程循環可以是第一次編程嘗試或是先前編程嘗試的重試。一個后續多階段編程操作是目前多階段編程操作后的下一個編程循環。一個先前多階段編程操作則是目前多階段編程操作后的前一個編程循環。雖然本發明已參照實施例來加以描述，然本發明創作并未受限于其詳細描述內容。替換方式及修改樣式已于先前描述中所建議，且其他替換方式及修改樣式將為熟習此項技藝的人士所思及。特別是，所有具有實質上相同于本發明的構件結合而達成與本發明實質上相同結果者，皆不脫離本發明的精神范疇。因此，所有此等替換方式及修改樣式系意欲落在本發明于隨附權利要求范圍及其均等物所界定的范疇之中。
權利要求
1.一種頁面緩沖器電路裝置，包含: 一頁面緩沖電路，該頁面緩沖電路與一存儲陣列的一位線耦接，包括一栓鎖；以及 控制電路，該控制電路與該頁面緩沖電路耦接，該控制電路控制與該頁面緩沖電路耦接的該位線所存取的一存儲單元的目前多階段編程操作，該目前多階段編程操作包括: 一編程階段，其中該栓鎖儲存編程數據； 一編程驗證階段于該編程階段之后，其中該栓鎖儲存編程驗證數據；以及 一準備階段于該目前多階段編程操作的該編程階段及該編程驗證階段之后，其中該控制電路導致該栓鎖以儲存準備數據而指示是否在該目前多階段編程操作之后的下一個多階段編程操作中編程該存儲單元； 其中該編程驗證階段的結果 與該目前多階段編程操作一開始于該栓鎖中的內容足以決定該準備數據。
2.根據權利要求1所述的頁面緩沖器電路，其中于該準備階段時，該栓鎖儲存準備數據以指示該下一個多階段編程操作中要編程該存儲單元，以響應該編程驗證階段時所指示的編程該存儲單元失敗。
3.根據權利要求1所述的頁面緩沖器電路，其中于該準備階段時，該栓鎖儲存準備數據以指示該下一個多階段編程操作中不要編程該存儲單元，以響應該編程驗證階段時所指示的編程該存儲單元成功。
4.根據權利要求1所述的頁面緩沖器電路，其中于該目前多階段編程操作之前，該栓鎖儲存(I) 一第一值指示該目前多階段編程不要編程該存儲單元；及(2) —第二值指示該目前多階段編程要編程該存儲單元兩者之
5.根據權利要求1所述的頁面緩沖器電路，其中于該目前多階段編程操作之前，該栓鎖儲存一第一值指示該目前多階段編程不要編程該存儲單元；以及在該準備階段時該栓鎖儲存該第一值指示該下一個多階段編程操作中不要編程該存儲單元。
6.根據權利要求1所述的頁面緩沖器電路，其中于該目前多階段編程操作之前，該栓鎖儲存一第一值指示該目前多階段編程不要編程該存儲單元；以及在該準備階段時該栓鎖儲存該第一值指示該下一個多階段編程操作中不要編程該存儲單元，其中該頁面緩沖器沒有包括其他儲存該第一值指示該下一個多階段編程操作中不要編程該存儲單元的栓鎖。
7.根據權利要求1所述的頁面緩沖器電路，其中于該編程階段時，該控制電路導致該栓鎖儲存編程數據以指示與該頁面緩沖電路耦接的該位線所存取的一存儲單元是否要進行編程。
8.根據權利要求1所述的頁面緩沖器電路，其中于該編程驗證階段時，該控制電路導致該栓鎖儲存編程驗證數據以指示與該頁面緩沖電路耦接的該位線所存取的一存儲單元是否已經成功地編程。
9.根據權利要求1所述的頁面緩沖器電路，其中該頁面緩沖器電路包含: 一感測節點，于該編程驗證階段時，指示與該頁面緩沖電路耦接的該位線所存取的一存儲單元是否已經成功地編程； 一栓鎖節點，指示于該目前多階段編程操作前的一先前多階段編程操作是否編程該存儲單元失敗；以及 切換電路與該感測節點與該栓鎖節點于該目前多階段編程操作的該編程驗證階段后電性耦接，以響應該栓鎖節點所指示的該先前多階段編程操作時的編程該存儲單元失敗。
10.根據權利要求1所述的頁面緩沖器電路，其中該頁面緩沖器電路包含: 一栓鎖節點，指示于該目前多階段編程操作前的一先前多階段編程操作是否編程該存儲單元失敗；以及 其中該目前多階段編程操作包含一復位階段于該編程階段與該編程驗證階段之后及該準備階段之前，其中該控制電路導致該栓鎖節點儲存一特定值無論該目前多階段編程操作的先前結果。
11.一種編程操作的方法 ，包含:于一頁面緩沖電路耦接的一位線所存取的一存儲單元進行一目前多階段編程操作時: 進行一準備階段于一編程階段與一編程驗證階段之后，該準備階段導致該頁面緩沖電路中的一栓鎖儲存準備數據而指示是否在該目前多階段編程操作之后的下一個多階段編程操作中編程該存儲單元，其中該栓鎖在一多階段編程操作的不同階段中儲存編程數據、編程驗證數據及該準備數據，其中該編程驗證階段的結果與該目前多階段編程操作一開始于該栓鎖中的內容足以決定該準備數據。
12.根據權利要求11所述的方法，其中于該準備階段時該栓鎖儲存準備數據以指示該下一個多階段編程操作中要編程該存儲單元，以響應該編程驗證階段時所指示的編程該存儲單元失敗。
13.根據權利要求11所述的方法，其中于該準備階段時該栓鎖儲存準備數據以指示該下一個多階段編程操作中不要編程該存儲單元，以響應該編程驗證階段時所指示的編程該存儲單元成功。
14.根據權利要求11所述的方法，其中于該目前多階段編程操作之前，該栓鎖儲存(I)一第一值指示該目前多階段編程不要編程該存儲單元；及(2) —第二值指示該目前多階段編程要編程該存儲單元之一者。
15.根據權利要求11所述的方法，其中于該目前多階段編程操作之前，該栓鎖儲存一第一值指示該目前多階段編程不要編程該存儲單元；以及 在該準備階段時該栓鎖儲存該第一值指示該下一個多階段編程中不要編程該存儲單元
16.根據權利要求11所述的方法，其中于該目前多階段編程操作之前，該栓鎖儲存一第一值指示該目前多階段編程不要編程該存儲單元；以及 在該準備階段時該栓鎖儲存該第一值指示該下一個多階段編程操作中不要編程該存儲單元， 其中該頁面緩沖器沒有包括其他儲存該第一值指示該下一個多階段編程操作中不要編程該存儲單元的栓鎖。
17.根據權利要求11所述的方法，其中于該編程階段時，該栓鎖儲存編程數據以指示與該頁面緩沖電路耦接的該位線所存取的一存儲單元是否要進行編程。
18.根據權利要求11所述的方法，其中該頁面緩沖器電路包含: 響應一栓鎖節點的指示一先前多階段編程操作的編程該存儲單元失敗，于該目前多階段編程操作中的該編程驗證階段之后，將一感測節點與該栓鎖節點電性連接；其中該感測節點，于該編程驗證階段時，指示與該頁面緩沖電路耦接的該位線所存取的該存儲單元是否已經成功地編程；以及 其中該栓鎖節點，指示于該目前多階段編程操作前的該先前多階段編程操作編程該存儲單元失敗。
19.根據權利要求11所述的方法，其中該頁面緩沖器電路包含: 于該目前多階段編程操作中，于該編程階段與該編程驗證階段之后及該準備階段之前進行復位階段，其中一栓鎖節點儲存一特定值無論該目前多階段編程操作的先前結果，其中該栓鎖節點指示于該目前多階段編程操作前的一先前多階段編程操作編程該存儲單元失敗。
20.一種頁面緩沖器電路裝置，包含: 一頁面緩沖電路，選擇性地與一存儲陣列的一位線耦接，包括: 一感測節點選，擇性地 與該存儲陣列的該位線耦接； 僅有一栓鎖；以及 一 P型晶體管的與非門，串行與該感測節點及該僅有一栓鎖耦接。
全文摘要
本發明公開了一種頁面緩沖器電路裝置及其操作方法，該裝置包含一頁面緩沖電路，該頁面緩沖電路與一存儲陣列的一位線耦接，包括一栓鎖儲存一多階段編程操作不同階段的數據。一準備階段于該目前多階段編程操作的該編程階段及該編程驗證階段之后。在此準備階段中，該控制電路導致該栓鎖以儲存準備數據而指示是否在該目前多階段編程操作之后的下一個多階段編程操作中編程該存儲單元。該編程驗證階段的結果與該目前多階段編程操作一開始于該栓鎖中的內容足以決定該準備數據。
文檔編號G11C16/24GK103198865SQ20121000076
公開日2013年7月10日 申請日期2012年1月4日 優先權日2012年1月4日
發明者洪繼宇 申請人:旺宏電子股份有限公司