用于在nand閃存中字線的快速穩(wěn)定的技術(shù)的制作方法

專利名稱：用于在nand閃存中字線的快速穩(wěn)定的技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及半導(dǎo)體存儲(chǔ)器電路，諸如電可擦可編程只讀存儲(chǔ)器(EEPROM)和快閃EEPR0M，并且特別涉及用于向這類設(shè)備寫(xiě)數(shù)據(jù)的技術(shù)。
背景技術(shù)：
能夠非易失性地存儲(chǔ)電荷的固態(tài)存儲(chǔ)器、特別是封裝為小尺寸卡的EEPROM和快閃EEPROM形式的固態(tài)存儲(chǔ)器近來(lái)變成各種移動(dòng)和手持設(shè)備、尤其是信息裝置和消費(fèi)者電子產(chǎn)品中的選擇的存儲(chǔ)器。與也是固態(tài)存儲(chǔ)器的RAM (隨機(jī)存取存儲(chǔ)器)不同，閃存是非易失性的且即使在斷電后也保留其存儲(chǔ)的數(shù)據(jù)。盡管成本較高，但閃存正越來(lái)越多地被用于大容量存儲(chǔ)應(yīng)用中。傳統(tǒng)的基于旋轉(zhuǎn)磁性介質(zhì)的大容量存儲(chǔ)諸如硬盤(pán)驅(qū)動(dòng)器和軟盤(pán)不適于移動(dòng)和手持環(huán)境。這是因?yàn)楸P(pán)驅(qū)動(dòng)器往往體積較大，易于出現(xiàn)機(jī)械故障并且具有高延遲和大功率要求。這些不期望的屬性使得基于盤(pán)的存儲(chǔ)在大多數(shù)移動(dòng)和便攜式應(yīng)用中是不實(shí)用的。另一方面，嵌入式或可移動(dòng)卡形式的閃存，由于其較小的尺寸、低能耗、高速和高可靠性特征而理想地適合移動(dòng)和手持環(huán)境。EEPROM和可電編程只讀存儲(chǔ)器(EPROM)是可以被擦除且使新的數(shù)據(jù)被寫(xiě)入或“編程”到其存儲(chǔ)器單元的非易失性存儲(chǔ)器。兩者都在場(chǎng)效應(yīng)晶體管結(jié)構(gòu)中利用位于半導(dǎo)體襯底的溝道區(qū)域之上、源極和漏極區(qū)域之間的浮動(dòng)(未連接的)導(dǎo)電柵極。然后在浮動(dòng)?xùn)艠O之上提供控制柵極。通過(guò)控制在浮動(dòng)?xùn)艠O上保留的電荷量控制該晶體管的閾值電壓特性。即，對(duì)于浮動(dòng)?xùn)艠O上給定電平的電荷，存在對(duì)應(yīng)的電壓(閾值)，必須在晶體管“接通”之前將該電壓施加到控制柵極以允許晶體管源極和漏極區(qū)域之間的導(dǎo)通。浮動(dòng)?xùn)艠O可以保持某范圍的電荷且因此可以被編程到閾值電壓窗口內(nèi)的任何閾值電壓電平。由該設(shè)備的最小和最大閾值電平界定該閾值電壓窗口的大小，而設(shè)備的最小和最大閾值電平又相應(yīng)于響應(yīng)可編程到浮動(dòng)?xùn)艠O上的電荷范圍。閾值窗口通常依賴于存儲(chǔ)器設(shè)備的特性、操作條件和歷史。該窗口內(nèi)每個(gè)不同的、可解析的閾值電壓電平范圍原則上可被用于指定單元的確切存儲(chǔ)狀態(tài)(memory state)。當(dāng)將閾值電壓分割成兩個(gè)不同的區(qū)域時(shí)，每個(gè)存儲(chǔ)器單元將能夠存儲(chǔ)一比特的數(shù)據(jù)。類似地，當(dāng)閾值電壓窗口被分割成超過(guò)兩個(gè)不同的區(qū)域時(shí)，每個(gè)存儲(chǔ)器單元將能夠存儲(chǔ)超過(guò)一比特的數(shù)據(jù)。在通常的兩狀態(tài)的EEPROM單元中，建立至少一個(gè)電流斷點(diǎn)電平，從而將導(dǎo)電窗口分割成兩個(gè)區(qū)域。當(dāng)通過(guò)施加預(yù)定、固定的電壓來(lái)讀取單元時(shí)，其源極/柵極電流被通過(guò)與斷點(diǎn)電平(或參考電流IREF)進(jìn)行比較而解析為存儲(chǔ)狀態(tài)。如果讀取的電流高于斷點(diǎn)電平的電流，則該單元被確定處于一個(gè)邏輯狀態(tài)(例如“O”狀態(tài))中。另一方面，如果該電流小于斷點(diǎn)電平的電流，則該單元被確定處于另一個(gè)邏輯狀態(tài)(例如“I”狀態(tài))中。因此，這樣的兩狀態(tài)的單元存儲(chǔ)一比特的數(shù)字信息。通常提供可在外部編程的參考電流源作為存儲(chǔ)系統(tǒng)的部分，以產(chǎn)生斷點(diǎn)電平電流。為了增加存儲(chǔ)容量，隨著半導(dǎo)體技術(shù)水平的進(jìn)步，正制造具有越來(lái)越高密度的快閃EEPROM設(shè)備。另一種用于增加存儲(chǔ)容量的方法是使每個(gè)存儲(chǔ)器單元存儲(chǔ)超過(guò)兩個(gè)的狀態(tài)。對(duì)于多狀態(tài)或多級(jí)別的EEPROM存儲(chǔ)器單元，導(dǎo)電窗口被多于一個(gè)斷點(diǎn)分割成超過(guò)兩個(gè)區(qū)域，從而使得每個(gè)單元能夠存儲(chǔ)超過(guò)一個(gè)比特的數(shù)據(jù)。因此給定的EEPROM陣列可以存儲(chǔ)的信息隨著每個(gè)單元可以存儲(chǔ)的狀態(tài)數(shù)目而增加。已在美國(guó)專利第5，172，338號(hào)中描述了具有多狀態(tài)或多電平的存儲(chǔ)器單元。充當(dāng)存儲(chǔ)器單元的晶體管通常通過(guò)兩個(gè)機(jī)制之一編程為“經(jīng)編程的”狀態(tài)。在“熱電子注入”中，施加到漏極的高電壓使電子加速跨越襯底溝道區(qū)域。同時(shí)施加到控制柵極的高電壓拉動(dòng)熱電子穿過(guò)薄柵極介電質(zhì)到浮動(dòng)?xùn)艠O上。在“隧穿注入”中，相對(duì)于襯底向控制柵極施加高電壓。以這種方式，將電子從襯底拉到介入中間的浮動(dòng)?xùn)艠O?？赏ㄟ^(guò)許多機(jī)制擦除存儲(chǔ)器設(shè)備。對(duì)于EPR0M，通過(guò)用紫外線輻射從浮動(dòng)?xùn)艠O去除電荷，可大塊擦除存儲(chǔ)器。對(duì)于EEPR0M，通過(guò)相對(duì)于控制柵極向襯底施加高電壓從而誘發(fā)浮動(dòng)?xùn)艠O中的電子隧穿穿過(guò)薄氧化物到襯底溝道區(qū)域(即Fowler-Nordheim隧穿)可電擦除存儲(chǔ)器單元。通常，可逐字節(jié)擦除EEPR0M。對(duì)于快閃EEPR0M，可同時(shí)所有塊或一次一塊或多塊地電擦除存儲(chǔ)器，其中一個(gè)塊可由512個(gè)或更多的存儲(chǔ)器字節(jié)組成。存儲(chǔ)器設(shè)備通常包括可安裝在卡上的一個(gè)或多個(gè)存儲(chǔ)芯片。每個(gè)存儲(chǔ)芯片包括由外圍電路(諸如解碼器和擦除、寫(xiě)和讀電路)支持的存儲(chǔ)器單元的陣列。更復(fù)雜的存儲(chǔ)器設(shè)備和進(jìn)行智能及更高水平存儲(chǔ)操作和相接口( interfacing)的外部存儲(chǔ)器控制器一起工作?，F(xiàn)今存在很多商業(yè)上成功的非易失性固態(tài)存儲(chǔ)器設(shè)備正在被使用。這些存儲(chǔ)器設(shè)備可以是閃速EEPROM或可使用其它類型的非易失性存儲(chǔ)器單元?？扉W存儲(chǔ)器和系統(tǒng)及其制造方法的例子給出在美國(guó)專利第5，070，032,5, 095，344,5, 315，541,5, 343，063和5，661，053、5，313，421和6，222，762號(hào)中。特別地，具有NAND串結(jié)構(gòu)的快閃存儲(chǔ)器設(shè)備在美國(guó)專利5，570, 315,5, 903, 495和6，046, 935中被描述。而且還由具有用于存儲(chǔ)電荷的介電層的存儲(chǔ)器單元制造非易失性存儲(chǔ)器設(shè)備。取代早先描述的導(dǎo)電浮動(dòng)?xùn)艠O元件，使用介電層。利用介電存儲(chǔ)元件的這樣的存儲(chǔ)器設(shè)備已經(jīng)由Eitan等人在發(fā)表于2000年11月，IEEEEletron Device Letters,第 21 卷，第 11 號(hào)，第 543-545 頁(yè)的 “NR0M:A Novel LocalizedTrapping, 2-Bit Nonvolatile Memory Cell”中描述。ONO介電層延伸跨越源極擴(kuò)散區(qū)和漏極擴(kuò)散區(qū)之間的溝道。用于一個(gè)數(shù)據(jù)比特的電荷局部化(localized)在介電層中靠近漏極，且用于另一數(shù)據(jù)比特的電荷局部化在介電層中靠近源極。例如，美國(guó)專利第5，768，192和6，011，725號(hào)公開(kāi)了一種非易失性存儲(chǔ)器單元，其具有夾在兩個(gè)二氧化硅層之間的捕獲電介質(zhì)。通過(guò)單獨(dú)地讀取電介質(zhì)中空間上分開(kāi)的電荷儲(chǔ)存區(qū)域的二進(jìn)制狀態(tài)來(lái)實(shí)現(xiàn)多狀態(tài)數(shù)據(jù)存儲(chǔ)。正在進(jìn)行增加這樣存儲(chǔ)器性能的努力。將數(shù)據(jù)編程到非易失性存儲(chǔ)器是較耗時(shí)的操作中的一者。寫(xiě)操作通常由一系列交替的編程操作和驗(yàn)證操作組成，在編程操作中所選擇的存儲(chǔ)器單元接收高電壓編程脈沖，在驗(yàn)證操作中個(gè)別地檢查加脈沖的單元以確定其是否已經(jīng)到達(dá)其目標(biāo)數(shù)據(jù)狀態(tài)。因此，存在增加寫(xiě)操作的速度和效率的需要，不管是針對(duì)脈沖階段還是驗(yàn)證階段
發(fā)明內(nèi)容
根據(jù)本發(fā)明的總體方面，提供一種沿具有NAND類型結(jié)構(gòu)的非易失性存儲(chǔ)器的所選擇的字線寫(xiě)一個(gè)或多個(gè)存儲(chǔ)器單元的方法。該方法包括一個(gè)或多個(gè)脈沖-驗(yàn)證循環(huán)的系列，其中脈沖-驗(yàn)證循環(huán)包括向所選擇的字線所屬于的NAND串的未選擇的字線施加大于接地的編程通過(guò)電壓，并且在向未選擇的字線施加該編程通過(guò)電壓時(shí)，向選擇的字線施加該編程脈沖。在施加該編程脈沖之后，向未選擇的字線施加大于接地的讀取通過(guò)脈沖，其中施加給未選擇的字線的電壓直接從編程通過(guò)電壓改變到讀取通過(guò)電壓而沒(méi)有在之間設(shè)置為接地。隨后，將選擇的字線設(shè)置為大于接地的第一驗(yàn)證電壓，同時(shí)向未選擇的字線施加讀取通過(guò)電壓。本發(fā)明的各種方面、優(yōu)點(diǎn)、特征和實(shí)施例被包括在以下其示例型例子的描述中，應(yīng)結(jié)合附圖一起閱讀該描述。這里所引用的所有專利、專利申請(qǐng)、文章、其它公開(kāi)、文獻(xiàn)等出于各種目的被全文引用并入于此。若在這些并入的公開(kāi)、文獻(xiàn)等之間有任何定義或術(shù)語(yǔ)使用的不一致或沖突，則應(yīng)以本申請(qǐng)的定義或術(shù)語(yǔ)使用為準(zhǔn)。


圖1示意地說(shuō)明其中可實(shí)現(xiàn)本發(fā)明的非易失性存儲(chǔ)芯片的功能塊。圖2示意地說(shuō)明非易失性存儲(chǔ)器單元。圖3說(shuō)明浮動(dòng)?xùn)艠O可在任何時(shí)間選擇性地存儲(chǔ)的四個(gè)不同電荷Ql至Q4的源-漏電流Id和控制柵極電壓Vra之間的關(guān)系。圖4說(shuō)明存儲(chǔ)器單元的NOR陣列的示例。圖5A示意地說(shuō)明組織為NAND串的存儲(chǔ)器單元串。圖5B說(shuō)明由諸如圖5A中所示的NAND串50構(gòu)成的存儲(chǔ)器單元的NAND陣列200的示例。圖6說(shuō)明圖1中所示、包含跨越存儲(chǔ)器單元陣列的P感測(cè)模塊的排的讀/寫(xiě)電路270A 和 270B。圖7示意地說(shuō)明圖6中示出的感測(cè)模塊的優(yōu)選組織。圖8更詳細(xì)地說(shuō)明圖7中示出的讀/寫(xiě)堆疊。圖9 (O) -9 (2)說(shuō)明編程四狀態(tài)存儲(chǔ)器單元群(population)的示例。圖10 (O) -10 (2)說(shuō)明編程八狀態(tài)存儲(chǔ)器單元群的示例。圖11說(shuō)明用于將四狀態(tài)的存儲(chǔ)器單元編程到目標(biāo)存儲(chǔ)狀態(tài)的慣用技術(shù)。圖12是小NAND陣列的簡(jiǎn)化示例。圖13說(shuō)明寫(xiě)操作中一個(gè)脈沖-驗(yàn)證循環(huán)的示例。圖14說(shuō)明使用快速字線穩(wěn)定技術(shù)的實(shí)施例的脈沖-驗(yàn)證循環(huán)。圖15和16分別示出圖13和14的細(xì)節(jié)。
具體實(shí)施例方式圖1至圖11說(shuō)明其中可實(shí)現(xiàn)本發(fā)明各種方面的示例存儲(chǔ)系統(tǒng)。圖1示意地說(shuō)明其中可實(shí)現(xiàn)本發(fā)明的非易失性存儲(chǔ)芯片的功能塊。該存儲(chǔ)芯片100包括二維的存儲(chǔ)器單元陣列200、控制電路210和諸如解碼器、讀/寫(xiě)電路和多路復(fù)用器的外圍電路。
存儲(chǔ)器陣列200可經(jīng)由行解碼器230 (被分成230A和230B)由字線尋址，以及經(jīng)由列解碼器260 (分成260A和260B)由位線尋址(還參見(jiàn)圖4和圖5)。讀/寫(xiě)電路270 (分成270A和270B)允許并行讀取或編程存儲(chǔ)器單元的頁(yè)。數(shù)據(jù)I/O總線耦接到讀/寫(xiě)電路270。在優(yōu)選實(shí)施例中，頁(yè)由共享同一字線的鄰接存儲(chǔ)器單元的行構(gòu)成。在另一個(gè)實(shí)施例中，其中存儲(chǔ)器單元的行被分割為多頁(yè)，提供塊多路復(fù)用器250 (分成250A和250B)從而將讀/寫(xiě)電路270多路復(fù)用到各個(gè)頁(yè)。例如，分別由存儲(chǔ)器單元的奇數(shù)列和偶數(shù)列形成的兩頁(yè)被多路復(fù)用到讀/寫(xiě)電路。圖1說(shuō)明優(yōu)選的布置，其中以對(duì)稱的方式、在陣列的相對(duì)側(cè)上實(shí)現(xiàn)由各種外圍電路對(duì)存儲(chǔ)器陣列200的存取，從而使得每側(cè)上的存取線和電路的密度減半。因此，行解碼器分成行解碼器230A和230B，且列解碼器分成列解碼器260A和260B。在其中存儲(chǔ)器單元的行被分割為多個(gè)頁(yè)的實(shí)施例中，頁(yè)多路復(fù)用器250分成頁(yè)多路復(fù)用器250A和250B。類似地，讀/寫(xiě)電路270分成從底部連接到位線的讀/寫(xiě)電路270A、和從陣列200的頂部連接到位線的讀/寫(xiě)電路270B。以這種方式，讀/寫(xiě)模塊的密度、以及因此感測(cè)模塊380的密度實(shí)質(zhì)上減半?？刂齐娐?10是與讀/寫(xiě)電路270協(xié)作以在存儲(chǔ)器陣列200上進(jìn)行存儲(chǔ)操作的芯片上控制器。該控制電路Iio通常包括狀態(tài)機(jī)112和其它電路(諸如芯片上地址解碼器和功率控制模塊(未明確示出)。該狀態(tài)機(jī)112提供存儲(chǔ)操作的芯片級(jí)控制。該控制電路經(jīng)由外部存儲(chǔ)器控制器與主機(jī)通信。存儲(chǔ)器陣列200通常組織為以行和列布置、且可由字線和位線尋址的存儲(chǔ)器單元的二維陣列?？梢愿鶕?jù)NOR類型或NAND類型架構(gòu)形成該陣列。圖2示意地說(shuō)明非易失性存儲(chǔ)器單元。該存儲(chǔ)器單元10可由具有電荷存儲(chǔ)器單元20 (諸如浮動(dòng)?xùn)艠O或介電層)的場(chǎng)效應(yīng)晶體管實(shí)現(xiàn)。該存儲(chǔ)器單元10還包括源極14、漏極16和控制柵極30?，F(xiàn)今存在很多商業(yè)上成功的非易失性固態(tài)存儲(chǔ)器設(shè)備正在被使用。這些存儲(chǔ)器設(shè)備可使用不同類型的存儲(chǔ)器單元，每種類型具有一個(gè)或多個(gè)電荷存儲(chǔ)元件。典型的非易失性存儲(chǔ)器單元包括EEPROM和快閃EEPROM。EEPROM單元及其制造方法的示例給出在美國(guó)專利第5，595，924號(hào)中?？扉WEEPROM單元、其在存儲(chǔ)系統(tǒng)中的使用及其制造方法的示例給出在美國(guó)專利第5，070，032,5, 095，344,5, 315，541,5, 343，063、5，661，053,5, 313，421和6，222，762號(hào)中。特別地，具有NAND單元結(jié)構(gòu)的存儲(chǔ)器設(shè)備在美國(guó)專利第5，570，315,5, 903，495,6, 046，935號(hào)中被描述。而且，使用介電存儲(chǔ)器單元的存儲(chǔ)器設(shè)備的例子已經(jīng)由Eitan等人在發(fā)表于2000年11月，IEEE Eletron Device Letters,第21 卷，第 11 號(hào)，第 543-545 頁(yè)的“NR0M:A Novel Localized Trapping, 2~Bit NonvolatileMemory Cell”和在美國(guó)專利第5，768，192和6，011，725號(hào)中描述。在實(shí)踐中，單元的存儲(chǔ)狀態(tài)經(jīng)常通過(guò)在將參考電壓施加到控制柵極時(shí)感測(cè)跨越該單元的源極電極和漏極電極的傳導(dǎo)電流來(lái)讀取。因此，對(duì)于單元的浮動(dòng)?xùn)艠O上的每個(gè)給定的電荷，可檢測(cè)到相對(duì)于固定參考控制柵極電壓的對(duì)應(yīng)的傳導(dǎo)電流。類似地，可編程到浮動(dòng)?xùn)艠O的電荷的范圍限定對(duì)應(yīng)的閾值電壓窗口或?qū)?yīng)的傳導(dǎo)電流窗口。可替換地，取代于檢測(cè)分割的電流窗口中的傳導(dǎo)電流，可以在控制柵極處設(shè)置針對(duì)被測(cè)試的給定存儲(chǔ)狀態(tài)的閾值電壓，并檢測(cè)傳導(dǎo)電流是低于還是高于閾值電流。在一個(gè)實(shí)施方式中，通過(guò)檢查傳導(dǎo)電流通過(guò)位線的電容放電的速率來(lái)實(shí)現(xiàn)對(duì)傳導(dǎo)電流相對(duì)于閾值電流的檢測(cè)。圖3說(shuō)明浮動(dòng)?xùn)艠O可在任一時(shí)間選擇性地存儲(chǔ)的四個(gè)不同電荷Ql至Q4的源-漏電流Id和控制柵極電壓Va之間的關(guān)系。所述四條Id對(duì)Vra的實(shí)曲線代表可以被編程到存儲(chǔ)器單元的浮動(dòng)?xùn)艠O上的四個(gè)可能的電荷電平，分別對(duì)應(yīng)于四個(gè)可能的存儲(chǔ)狀態(tài)。作為示例，單元群的閾值電壓窗口可具有從0.5V到3.5V的范圍?？梢酝ㄟ^(guò)以每個(gè)0.5V的間隔將該閾值窗口分割為5個(gè)區(qū)域來(lái)分界分別代表一個(gè)擦除的狀態(tài)和六個(gè)經(jīng)編程的狀態(tài)的七個(gè)可能的存儲(chǔ)狀態(tài)“0”、“1”、“2”、“3”、“4”、“5”、“6”。例如，如果如所示使用2μ A的參考電流Ikef，則被編程而具有Ql的單元可被認(rèn)為處于存儲(chǔ)狀態(tài)“1”，這是因?yàn)槠淝€在由Vra=0.5V和1.0V分界的閾值窗口的區(qū)域中與Ikef相交。類似地，Q4處于存儲(chǔ)狀態(tài)“5”。如從以上描述可以看到的，使存儲(chǔ)器單元存儲(chǔ)的狀態(tài)越多，則對(duì)其閾值窗口分割得越精細(xì)。例如，存儲(chǔ)器設(shè)備可以有具有范圍從-1.5V到5V閾值窗口的存儲(chǔ)器單元。這提供了 6.5V的最大寬度。若該存儲(chǔ)器單元要存儲(chǔ)16個(gè)狀態(tài)，則每個(gè)狀態(tài)可在閾值窗口中占據(jù)從200mV至300mV。這會(huì)需要編程和讀取操作中更高的精確度以便能夠獲得所需的分辨率。圖4說(shuō)明存儲(chǔ)器單元的NOR陣列的示例。在存儲(chǔ)器陣列200中，每行存儲(chǔ)器單元通過(guò)其源極14和漏極16以菊花鏈方式連接。該設(shè)計(jì)有時(shí)被稱為虛擬接地設(shè)計(jì)。成行的單元10其控制柵極30連接到字線，諸如字線42。成列的單元其源極和漏極分別連接到被選擇的位線，諸如位線34和36。圖5A示意地說(shuō)明組織為NAND串的存儲(chǔ)器單元串。NAND串50包括一系列通過(guò)其源極和漏極而以菊花鏈相連的存儲(chǔ)器晶體管Ml，M2，…Mn (例如n=4，8，16或更高)。一對(duì)選擇晶體管S1、S2分別經(jīng)由NAND串的源極端子54和漏極端子56控制存儲(chǔ)器晶體管鏈與外部的連接。在存儲(chǔ)器陣列中，當(dāng)源極選擇晶體管SI接通時(shí)，源極端子耦接到源極線(參見(jiàn)圖5B)。類似地，當(dāng)選擇晶體管S2接通時(shí)，NAND串的漏極端子耦接存儲(chǔ)器陣列的位線。串中的每個(gè)存儲(chǔ)器晶體管充當(dāng)存儲(chǔ)器單元。其具有電荷存儲(chǔ)元件20以存儲(chǔ)給定的電荷量以便代表旨在的存儲(chǔ)狀態(tài)。每個(gè)存儲(chǔ)器晶體管的控制柵極30允許對(duì)讀和寫(xiě)操作進(jìn)行控制。如將要在圖5B中看到的，NAND串的行的對(duì)應(yīng)的存儲(chǔ)器晶體管的控制柵極30都連接到同一字線。類似地，每個(gè)選擇晶體管S1、S2的控制柵極32分別經(jīng)由其源極端子54和漏極端子56提供對(duì)NAND串的控制存取。同樣地，NAND串的行的對(duì)應(yīng)的選擇晶體管都連接到同一選擇線。當(dāng)NAND串中被尋址的存儲(chǔ)器晶體管10被讀取或在編程期間被驗(yàn)證時(shí)，其控制柵極30被供應(yīng)以適當(dāng)?shù)碾妷?。與此同時(shí)，NAND串50中剩余未被尋址的存儲(chǔ)器晶體管通過(guò)在其控制柵極上施加充足的電壓而完全接通。以這種方式，有效地創(chuàng)建從個(gè)別存儲(chǔ)器晶體管的源極到NAND串的源極端子54的導(dǎo)電通路，且同樣地有效地創(chuàng)建從個(gè)別存儲(chǔ)器晶體管的漏極到該單元的漏極端子56的導(dǎo)電通路。具有這樣NAND串結(jié)構(gòu)的存儲(chǔ)器設(shè)備在美國(guó)專利第 5，570，315,5, 903，495,6, 046，935 中被描述。
圖5B說(shuō)明由諸如圖5A中所示的NAND串50構(gòu)成的存儲(chǔ)器單元的NAND陣列200的示例。沿著NAND串的每列，諸如位線36的位線耦接到每個(gè)NAND串的漏極端子56。沿著NAND串的每排(bank)，諸如源極線34的源極線耦接到每個(gè)NAND串的源極端子54。而且沿著NAND串的排中的存儲(chǔ)器單元的行的控制柵極被連接到諸如字線42的字線。沿著NAND串的排中的選擇晶體管的行的控制柵極被連接到諸如選擇線44的選擇線?？赏ㄟ^(guò)NAND串的排的字線和選擇線上適當(dāng)?shù)碾妷簛?lái)尋址NAND串的排中的整行存儲(chǔ)器單元。當(dāng)NAND串中的存儲(chǔ)器晶體管正在被讀取時(shí)，該串中剩余的存儲(chǔ)器晶體管經(jīng)由其相關(guān)聯(lián)的字線被強(qiáng)(hard)接通，從而使得流經(jīng)該串的電流實(shí)質(zhì)上依賴于正在被讀取的單元中存儲(chǔ)的電荷電平。感測(cè)電路及技術(shù)圖6說(shuō)明圖1所示的讀/寫(xiě)電路270A和270B，包含跨越存儲(chǔ)器單元陣列的P個(gè)感測(cè)模塊的排。并行操作的整個(gè)排的P個(gè)感測(cè)模塊480允許沿著一行的P個(gè)單元10的塊(或頁(yè))被并行讀取或編程。實(shí)質(zhì)上，感測(cè)模塊I將感測(cè)單元I中的電流I1，感測(cè)模塊2將感測(cè)單元2中的電流12，…感測(cè)模塊將感測(cè)單元P中的電流Ip等。從源極線34流出、流入聚合節(jié)點(diǎn)CLSRC，并從那里流向地的頁(yè)的總的單元電流iTOT是P個(gè)單元中所有電流的總和。在慣用的存儲(chǔ)器架構(gòu)中，具有共用字線的存儲(chǔ)器單元的行形成兩個(gè)或更多的頁(yè)，其中一頁(yè)中的存儲(chǔ)器單元被并行讀取或編程。在一行具有兩頁(yè)的情況下，一頁(yè)由偶數(shù)位線存取且另一頁(yè)由奇數(shù)位線存取。感測(cè)電路的頁(yè)可在任一時(shí)間耦接到偶數(shù)位線或奇數(shù)位線。在這種情況下，提供頁(yè)多路復(fù)用器250A和250B來(lái)將讀/寫(xiě)電路270A和270B分別多路復(fù)用到個(gè)別頁(yè)。在現(xiàn)今生產(chǎn)的基于56nm技術(shù)的芯片中，p>64000且在43nm32Gbit x4芯片中p>150000。在優(yōu)選實(shí)施例中，塊是一連串整行的單元。這是所謂的“全位線”架構(gòu)，其中頁(yè)由一行分別耦接到毗鄰位線的毗鄰存儲(chǔ)器單元構(gòu)成。在另一個(gè)實(shí)施例中，塊是行中單元的子集。例如，單元的子集可以是整行的一半或整行的四分之一。單元的子集可以是一連串毗鄰的單元，或每隔一個(gè)單元一個(gè)或每隔預(yù)定數(shù)目單元一個(gè)的一連串。每個(gè)感測(cè)模塊經(jīng)由位線耦接到存儲(chǔ)器單元且包括用于感測(cè)存儲(chǔ)器單元的導(dǎo)電電流的感測(cè)放大器。通常地，如果讀/寫(xiě)電路分布在存儲(chǔ)陣列的相對(duì)側(cè)上，則P個(gè)感測(cè)模塊的排將分布在兩組讀/寫(xiě)電路270A和270B之間。圖7示意 地說(shuō)明圖6中所示的感測(cè)模塊的優(yōu)選組織。包含P個(gè)感測(cè)模塊的讀/寫(xiě)電路270A和270B被分組為一排讀/寫(xiě)堆疊400。圖8更詳細(xì)地說(shuō)明圖7中所示的讀/寫(xiě)堆疊。每個(gè)讀/寫(xiě)堆疊400在含k個(gè)位線的一組上并行操作。如果頁(yè)具有p=r*k個(gè)位線，則將有r個(gè)讀/寫(xiě)堆疊400-1，…仙。-!.。實(shí)質(zhì)上，該架構(gòu)使得含k個(gè)感測(cè)模塊的每個(gè)堆疊由共用處理器500服務(wù)從而節(jié)省空間。該共用處理器500基于位于感測(cè)模塊480處的和位于數(shù)據(jù)鎖存器430處的鎖存器中的電流值和基于來(lái)自狀態(tài)機(jī)112的控制來(lái)計(jì)算要存儲(chǔ)在這些鎖存器中的經(jīng)更新的數(shù)據(jù)。對(duì)該共用處理器的詳細(xì)描述已經(jīng)于2006年6月29日公開(kāi)在美國(guó)專利申請(qǐng)公布號(hào):US-2006-0140007-Al中，其全部公開(kāi)通過(guò)引用被并入于此。并行操作的整排分割的讀/寫(xiě)堆疊400允許沿著一行的含P個(gè)單元的塊(或頁(yè))被并行讀取或編程。因此，將會(huì)有P個(gè)讀/寫(xiě)模塊用于整行的單元。由于每個(gè)堆疊服務(wù)于k個(gè)存儲(chǔ)器單元，因此該排中讀/寫(xiě)堆疊的總數(shù)目由r=p/k給出。例如，如果r是該排中堆疊的數(shù)目，則P=r*k。一個(gè)示例存儲(chǔ)器陣列可具有p=150000，k=8，且因此r=18750。每個(gè)讀/寫(xiě)堆疊，諸如400-1，實(shí)質(zhì)上包含并行服務(wù)于k個(gè)存儲(chǔ)器單元的段的感測(cè)模塊480-1至480-k的堆疊。頁(yè)控制器410經(jīng)由線411向讀/寫(xiě)電路370提供控制和時(shí)序信號(hào)。頁(yè)控制器自身經(jīng)由線311依賴于存儲(chǔ)器控制器310。每個(gè)讀/寫(xiě)堆疊400之間的通信由互連的堆疊總線431實(shí)現(xiàn)并由頁(yè)控制器410控制?？刂凭€411將來(lái)自控制器410的控制和時(shí)鐘信號(hào)提供到讀/寫(xiě)堆疊400-1的組件。在該優(yōu)選的布置中，堆疊總線被分割為用于共用處理器500和感測(cè)模塊480的堆疊之間通信的SABus422，以及用于該處理器和數(shù)據(jù)鎖存器430的堆疊之間通信的DBus423。數(shù)據(jù)鎖存器430的堆疊包括數(shù)據(jù)鎖存器430-1至430_k，每個(gè)數(shù)據(jù)鎖存器用于與該堆疊相關(guān)聯(lián)的每個(gè)存儲(chǔ)器單元。I/o模塊440使得數(shù)據(jù)鎖存器能夠經(jīng)由I/O總線231與外部交換數(shù)據(jù)。共用處理器還包括用于輸出狀態(tài)信號(hào)的輸出507，該狀態(tài)信號(hào)指示存儲(chǔ)器操作的狀態(tài)，諸如錯(cuò)誤狀況。狀態(tài)信號(hào)被用于驅(qū)動(dòng)以線-或(Wired-Or)配置綁縛到FLAG總線509的、η-晶體管550的柵極。該FLAG總線優(yōu)選由控制器310預(yù)充電，并且在當(dāng)狀態(tài)信號(hào)被任何讀/寫(xiě)堆疊賦值(assert)時(shí)將被下拉。多狀態(tài)存儲(chǔ)器分割的示例已經(jīng)結(jié)合圖3描述了在其中存儲(chǔ)單元的每個(gè)存儲(chǔ)多個(gè)比特的數(shù)據(jù)的非易失性存儲(chǔ)器。特定的示例是由場(chǎng)效應(yīng)晶體管的陣列形成的存儲(chǔ)器，其中每個(gè)場(chǎng)效應(yīng)晶體管都具有在其溝道區(qū)域和其控制柵極之間的電荷存儲(chǔ)層。電荷存儲(chǔ)層或單元可以存儲(chǔ)某范圍的電荷，從而產(chǎn)生每個(gè)場(chǎng)效應(yīng)晶體管的閾值電壓的范圍。可能的閾值電壓的范圍跨越閾值窗口。當(dāng)閾值窗口被分割為多個(gè)閾值電壓子范圍或區(qū)帶時(shí)，每個(gè)可解析的區(qū)帶被用于代表存儲(chǔ)器單元的不同的存儲(chǔ)狀態(tài)。多個(gè)存儲(chǔ)狀態(tài)可以用一個(gè)或多個(gè)二進(jìn)制比特編碼。例如，被分割為四個(gè)區(qū)帶的存儲(chǔ)器單元可支持四個(gè)狀態(tài)，該四個(gè)狀態(tài)可被編碼為2-比特?cái)?shù)據(jù)。類似地，被分割為八個(gè)區(qū)帶的存儲(chǔ)器單元可支持八個(gè)存儲(chǔ)狀態(tài)，該八個(gè)狀態(tài)可被編碼為3-比特?cái)?shù)據(jù)，等等。
圖9 (O)至9 (2)說(shuō)明編程四狀態(tài)存儲(chǔ)器單元群的示例。圖9 (O)說(shuō)明可編程為分別代表存儲(chǔ)狀態(tài)“0”、“1”、“2”、“3”的四個(gè)不同的閾值電壓分布的存儲(chǔ)器單元的群。圖9(I)說(shuō)明經(jīng)擦除的存儲(chǔ)器的“擦除的”閾值電壓的初始分布。圖9 (2)說(shuō)明在很多存儲(chǔ)器單元已經(jīng)被編程后存儲(chǔ)器的示例。實(shí)質(zhì)上，單元最初具有“擦除的”閾值電壓且編程會(huì)將該閾值電壓移動(dòng)到更高值，進(jìn)入由V1、V2和V3分解的三個(gè)區(qū)帶之一。以這種方式，每個(gè)存儲(chǔ)器單元可被編程到三個(gè)經(jīng)編程的狀態(tài)“ 1”、“2”和“3”之一，或保持為未經(jīng)編程的而在“擦除的”狀態(tài)中。隨著存儲(chǔ)器編程化程度提高，如圖9 (I)中所示的“擦除的”狀態(tài)的初始分布會(huì)變得更窄且該經(jīng)擦除的狀態(tài)由“O”狀態(tài)代表。具有低位比特和高位比特的2-比特碼可被用來(lái)代表四個(gè)存儲(chǔ)狀態(tài)的每個(gè)狀態(tài)。例如，“ O ”、“ I ”、“ 2 ”、“ 3 ”狀態(tài)分別由“ 11”、“ OI ”、“ 00 ”、“ 10 ”代表?？梢酝ㄟ^(guò)以“全序列”
模式感測(cè)而從存儲(chǔ)器中讀取2-比特?cái)?shù)據(jù)，在該“全序列”模式中，通過(guò)分別在三個(gè)子遍(sub-pass)中相對(duì)于讀取分界閾值V1、V2和V3感測(cè)而一起感測(cè)該兩個(gè)比特。圖10 (O)至10 (2)說(shuō)明編程8狀態(tài)存儲(chǔ)器單元群的示例。圖10 (O)說(shuō)明存儲(chǔ)器單元的群，其可編程到分別代表存儲(chǔ)狀態(tài)“O”- “7”的8個(gè)不同的閾值電壓分布。圖10(I)說(shuō)明對(duì)于已經(jīng)擦除的存儲(chǔ)器的“擦除的”閾值電壓的初始分布。圖10 (2)說(shuō)明在很多存儲(chǔ)器單元已經(jīng)被編程后該存儲(chǔ)器的示例。實(shí)質(zhì)上，單元最初具有“擦除的”閾值電壓且編程會(huì)將其移動(dòng)到更高值，進(jìn)入由V1-V7分界的三個(gè)區(qū)帶之一。以這種方式，每個(gè)存儲(chǔ)器單元可以被編程到I個(gè)被編程的狀態(tài)“I”- “7”之一，或保持為未經(jīng)編程的而在“擦除的”狀態(tài)。隨著存儲(chǔ)器編程化程度的提高，圖10 (I)中所示的“擦除的”狀態(tài)的初始分布會(huì)變得更窄，且經(jīng)擦除的狀態(tài)由“O”狀態(tài)代表。可以使用具有低位比特和高位比特的3-比特碼來(lái)代表四個(gè)存儲(chǔ)狀態(tài)的每個(gè)。例如，“ O ”、“I”、“ 2 ”、“ 3 ”、“ 4 ”、“ 5 ”、“ 6 ” 和 “ 7 ” 狀態(tài)分別由 “ 111”、“ 011”、“ 001”、“ IO I”、“ 100 ”、“000”、“010”和“110”表示。可以通過(guò)以“全序列”模式感測(cè)而從存儲(chǔ)器中讀取3-比特?cái)?shù)
據(jù)，在該“全序列”模式中通過(guò)在7個(gè)子遍中分別相對(duì)于讀取分界閾值V1-V7感測(cè)而一起感測(cè)該三個(gè)比特。頁(yè)或字線編程和驗(yàn)證編程頁(yè)面的一個(gè)方法是全序列編程。頁(yè)面的所有單元最初在經(jīng)擦除的狀態(tài)。因此，將該頁(yè)的所有單元從經(jīng)擦除的狀態(tài)朝向其目標(biāo)狀態(tài)并行編程。具有“I”狀態(tài)作為目標(biāo)狀態(tài)的那些存儲(chǔ)器單元一旦其已經(jīng)被編程到“ I”狀態(tài)將被禁止進(jìn)一步編程，而具有目標(biāo)狀態(tài)“2”或更高的其它存儲(chǔ)器單元將經(jīng)受進(jìn)一步的編程。最終，具有“2”作為目標(biāo)狀態(tài)的存儲(chǔ)器單元也會(huì)被鎖定在進(jìn)一步編程之外。類似的，借助于漸進(jìn)式編程脈沖，達(dá)到且鎖定具有目標(biāo)狀態(tài)“3”- “7”的單元。由于驗(yàn)證發(fā)生在編程脈沖之后，且每個(gè)驗(yàn)證可以是相對(duì)于若干個(gè)驗(yàn)證電平，因此已經(jīng)實(shí)現(xiàn)了各種“智慧的”驗(yàn)證機(jī)制以減少驗(yàn)證操作的總數(shù)。例如，逐脈沖編程朝向越來(lái)越高的閾值電平逐漸編程單元的群，因此相對(duì)于更高的驗(yàn)證電平的驗(yàn)證在達(dá)到特定脈沖前不需開(kāi)始。利用智慧的驗(yàn)證的編程技術(shù)的示例公開(kāi)在美國(guó)專利第7，243，275號(hào)，Gongwer等人的、于 2007 年 7 月 10 日被授權(quán)的 “SMART VERIFY FOR MULT I STATE MEMORIES” 中，并且被轉(zhuǎn)讓給與本申請(qǐng)相同的受讓人。美國(guó)7，243，275的全部公開(kāi)通過(guò)引用被并入于此。圖11說(shuō)明將4狀態(tài)存儲(chǔ)器單元編程到目標(biāo)存儲(chǔ)狀態(tài)的慣用技術(shù)。編程電路通常向選擇的字線施加一系列編程脈沖。以這種方式，其控制柵極被耦接到該字線的一頁(yè)存儲(chǔ)器單元可一起編程。使用的編程脈沖列可具有增加的周期或幅值從而抵消被編程到存儲(chǔ)器單元的電荷存儲(chǔ)單元的累積的電子。向編程過(guò)程中的頁(yè)的字線施加編程電壓VrcM。編程電壓vrcM是從初始電壓電平Vpaci開(kāi)始的階梯狀波形形式的一系列編程電壓脈沖。編程過(guò)程中的頁(yè)的每個(gè)單元經(jīng)受該系列編程電壓脈沖，其中在每個(gè)脈沖處嘗試向該單元的電荷存儲(chǔ)元件添加增量電荷。在編程脈沖之間，單元被回讀(read back)以確定其閾值電壓。該回讀過(guò)程可涉及一個(gè)或多個(gè)感測(cè)操作。當(dāng)已經(jīng)驗(yàn)證該單元的閾值電壓落入與目標(biāo)狀態(tài)對(duì)應(yīng)的閾值電壓區(qū)帶中時(shí)，對(duì)該單元的編程停止。每當(dāng)該頁(yè)的存儲(chǔ)單元已經(jīng)被編程到其目標(biāo)狀態(tài)時(shí)，其就是編程-被禁止的，而其它單元繼續(xù)經(jīng)受編程直到該頁(yè)的所有單元都已經(jīng)是編程-經(jīng)驗(yàn)證的。字線的快速穩(wěn)定正如剛剛關(guān)于圖11所討論的，編程操作s可以被分為兩個(gè)部分或交替的階段，編程脈沖和隨后的驗(yàn)證。在高電壓編程脈沖VrcM之后，驗(yàn)證操作接著發(fā)生以通過(guò)驗(yàn)證為被編程到其對(duì)應(yīng)的目標(biāo)狀態(tài)來(lái)檢查每個(gè)單元是否通過(guò)。該驗(yàn)證操作基本上是檢查個(gè)別單元的閾值電壓Vt的感測(cè)操作，其中選擇的字線電壓被設(shè)置為各種驗(yàn)證電壓電平，諸如用于4-狀態(tài)實(shí)施例的、如圖11中所示的三個(gè)電平。在NAND型架構(gòu)中，其它未選擇的字線被充電到讀取通過(guò)電壓(Vread)，從而有效地去除其對(duì)所選擇單元的讀處理的影響，并允許傳導(dǎo)電流穿過(guò)NAND陣列。在典型的實(shí)施例中，該讀取通過(guò)電壓取值高于用于區(qū)分所選擇的單元的狀態(tài)所用的標(biāo)準(zhǔn)讀取電壓。當(dāng)相鄰的字線被上移到Vread時(shí)，選擇的字線電壓(Vcgrv)由于因?yàn)樽志€彼此的靠近所致的電容性耦合而耦聯(lián)。隨著該技術(shù)繼續(xù)縮小，字線變得更近，導(dǎo)致更多的耦合。為了進(jìn)行精確的驗(yàn)證操作，在耦聯(lián)的字線可被感測(cè)之前，其電壓應(yīng)穩(wěn)定到期望的目標(biāo)值。由于字線長(zhǎng)度的增加、沿字線的單元密度增加或兩者的增加，字線電阻增加，從而隨著技術(shù)縮小和/或隨著存儲(chǔ)器陣列大小的增長(zhǎng)而增加穩(wěn)定所用時(shí)間。在現(xiàn)有技術(shù)中，這會(huì)通過(guò)增加在可進(jìn)行驗(yàn)證階段的第一個(gè)驗(yàn)證之前、分配給穩(wěn)定用的等待時(shí)間來(lái)解決，而該等待時(shí)間可成為編程時(shí)間的相當(dāng)大的部分。此章節(jié)解決當(dāng)選擇的字線正移動(dòng)到其第一驗(yàn)證電平(Vcgrv)而同時(shí)未選擇的字線正斜升到更高的Vread電平時(shí)、在寫(xiě)操作的驗(yàn)證階段開(kāi)始處的大等待時(shí)間的問(wèn)題。這里使用的概念是為了較早地準(zhǔn)備選擇的字線的驗(yàn)證電平，以及最小化相鄰字線的電壓移動(dòng)。這樣可較大程度地減少用于字線穩(wěn)定到選擇的字線驗(yàn)證電平的時(shí)間?？申P(guān)于圖12進(jìn)一步論述該問(wèn)題。圖12是為了容易解釋在一個(gè)塊中僅有4個(gè)字線(WL0 3)和2個(gè)位線(BL0 I)的小NAND快閃單元陣列600的示例。在兩個(gè)NAND串端部有漏極和源極側(cè)選擇柵極，使其柵極分別沿SGD、SGS附接從而選擇整個(gè)陣列中多個(gè)塊中的一塊。隨后NAND串的漏極側(cè)通過(guò)漏極側(cè)選擇柵極被附接到位線，且通過(guò)源極側(cè)選擇柵極附接到源極側(cè)上CLS處的共用源極線。位線BLO和BLl分別通過(guò)由BLC_B處電平控制的MSAO連接到感測(cè)放大器塊670A，且通過(guò)由BLC_T處的電平控制的MSAl連接到感測(cè)放大器塊670B。如果選擇某塊用于感測(cè)操作，則S⑶和SGS電壓上移以接通塊中的NAND串，且將其連接至其對(duì)應(yīng)的位線。隨后將位線連接到感測(cè)放大器塊以感測(cè)單元電流。這可以和前面部分描述的幾乎一樣，除了用于此討論的相關(guān)元件的僅一些元件被以簡(jiǎn)化的形式呈現(xiàn)在這里。該字線會(huì)具有高的寄生電阻和寄生電容。在NAND串上毗鄰選擇柵極控制線(分別為SGS和S⑶)的第一和最后的字線(這里是WLO和WL3)之間還會(huì)有寄生電容。這些在圖12中說(shuō)明，其中應(yīng)注意這些并非添加的電容器，而是說(shuō)明了固有的字線到字線(或到選擇線)電容。在這些電容中，最大的寄生電容駐存在字線之間(C01、C12、C23)?？申P(guān)于圖13進(jìn)一步說(shuō)明這個(gè)電容性耦合可導(dǎo)致的該問(wèn)題，圖13示出針對(duì)不同數(shù)據(jù)狀態(tài)具有一個(gè)編程脈沖和多個(gè)驗(yàn)證操作的寫(xiě)操作的一個(gè)循環(huán)的整體波形。在圖11中，這對(duì)應(yīng)于脈沖之一、以及跟著脈沖的隨后的字線處于接地的間隔、以及后繼的驗(yàn)證電平。在圖13中，WL1603是用于寫(xiě)入的選擇的字線，且在頂部示出。因此，WLl被加脈沖到Vpgm并且隨后在驗(yàn)證階段期間被供應(yīng)以針對(duì)不同的狀態(tài)的Vcgrv值。當(dāng)選擇的字線被加脈沖時(shí)，其它未選擇的字線(WL0601、WL2605、WL3607)出于溝道升壓(channel boosting)目的被充電到編程通過(guò)電壓Vpass。在圖13的布置中，在Vpgm處的脈沖之前，選擇的WLl也與未選擇的字線同時(shí)取Vpass。在驗(yàn)證階段，未選擇的字線(WL0，2，3)被設(shè)置為讀通過(guò)電壓Vread，用于接通NAND串的未選擇的單元,而對(duì)選擇的WLl加偏壓到一個(gè)感測(cè)電壓電平(Vcgrv)或多個(gè)感測(cè)電壓電平，其可以從負(fù)電壓(-3V)變化到正電壓(5V)。在編程和驗(yàn)證階段之間的轉(zhuǎn)變中，將選擇和未選擇的字線兩者取設(shè)備的低電壓電平，Vss或接地，如垂直虛線處所示。然后對(duì)于驗(yàn)證操作的第一電平對(duì)字線施加偏壓。在沿著選擇的字線的單元可以被準(zhǔn)確地感測(cè)之前，電壓電平中的任何暫時(shí)波動(dòng)應(yīng)減弱。在驗(yàn)證階段期間，選擇的字線(Vcgrv)和相鄰的、未選擇的字線(Vread)之間的電壓差可對(duì)于較低的Vcgrv值而言相對(duì)大。隨著技術(shù)縮小假定高字線電阻和高的字線到字線耦合電容，當(dāng)相鄰的字線上移到Vread時(shí)，選擇的字線由于該耦合也被上拉，且該選擇的字線可花費(fèi)較長(zhǎng)時(shí)間來(lái)穩(wěn)定到其初始目標(biāo)電平(Vcgrvl)。這在圖15中更詳細(xì)地示出。圖15更詳細(xì)地示出到圖13中驗(yàn)證階段的轉(zhuǎn)變，并且示出從在Tl處結(jié)束的脈沖的尾端直到在T4處用于驗(yàn)證的第一感測(cè)操作的偏壓條件建立的時(shí)間。在時(shí)間T3 T4處詳細(xì)示出字線到字線耦合的效應(yīng)(T2將進(jìn)入以下圖16的討論中)。該耦合電平是諸多因素諸如Vread與Vcgrv的差、Vread斜升時(shí)間、字線電阻和電容等的函數(shù)。選擇的字線的稱聯(lián)電壓應(yīng)盡快返回其目標(biāo)電平從而相應(yīng)地促進(jìn)位線電壓和電流。因此，從T3至T4的時(shí)間是浪費(fèi)的時(shí)間。盡管圖15沒(méi)有完全按比例，但是其給出涉及的相對(duì)時(shí)間的大意，以及該穩(wěn)定時(shí)間可以是脈沖-驗(yàn)證循環(huán)的顯著部分；以及由于寫(xiě)操作在字線上的所有單元驗(yàn)證(或達(dá)到最大重復(fù)次數(shù))之前經(jīng)常具有很多個(gè)脈沖-驗(yàn)證循環(huán)，因此累積的時(shí)間可對(duì)寫(xiě)性能具有顯著效應(yīng)。在此章節(jié)的原理性方面中，這里呈現(xiàn)的實(shí)施例通過(guò)在字線電壓波形中引入一些改變而處理該問(wèn)題。根本的概念在于減少選擇的字線的相鄰字線中的電壓擺動(dòng)量，且因此減少在選擇的字線中誘發(fā)的擺動(dòng)量。然后可以更快地建立用于驗(yàn)證階段的第一感測(cè)操作的偏壓條件。圖14示出根據(jù)示例性實(shí)施例的字線的整體電壓波形，其可與圖12相比。在圖14中，選擇的字線WLl再次包括在加脈沖之前與未選擇的字線(WL0，2，3)同時(shí)的到Vpass的可選的提升。與圖12相比，在所示實(shí)施例中，選擇的字線(WLl)最初在編程脈沖結(jié)束處被放電到芯片上供應(yīng)電平Vdd，而不是直接前進(jìn)到Vss。(如以下討論的，在其它實(shí)施例中，WLl可直接取值到Vss)。對(duì)于未選擇的字線(WL0，2，3)，同時(shí)將電壓從Vpass直接移位到Vread。因此，這些未選擇的字線中的電壓電平改變更小，因此誘發(fā)WLO中較小的改變，并且在WLl上建立初始驗(yàn)證電平之前完成，從而使得WLl上的任何誘發(fā)的瞬時(shí)電壓提升都在垂直虛線的時(shí)間附近，而不是在設(shè)置Vcgrvl時(shí)。在圖14中，值Vread_H和Vread_L示出為代表在不同實(shí)施例中相對(duì)于Vpass、可用于讀取通過(guò)電壓的Vread的值的范圍。依賴于多個(gè)因素，Vpass和Vread兩者可皆具有依賴于實(shí)際實(shí)施方案的值的范圍。例如， 7V的典型Vpass值可以和在6V至8.5V的范圍中的Vread —起使用，其中用于Vread_H和Vread_L的線代表范圍，而不是出于不同目的使用的單獨(dú)的值。在兩種情況的任一中，Vpass和Vread之間的改變?chǔ)?V相當(dāng)程度地小于從Vss到Vread。圖16示出更詳細(xì)的波形且以與圖15相對(duì)于圖13相同的方式對(duì)應(yīng)于圖14。在Tl處的編程階段結(jié)束處，未選擇的字線電壓從Vpass直接改變到Vread，而不是在之間取為接地。如所述,盡管Vpass和Vread電壓不一定匹配,但其電壓差比整個(gè)Vread擺動(dòng)小得多，因此對(duì)選擇的字線造成更小的耦聯(lián)電壓。而且，該改變時(shí)間在編程脈沖結(jié)束處，因此在小得多的耦合電壓電平的情況下有多得多的時(shí)間穩(wěn)定下來(lái)。由此，可以從T3快速建立用于WLl的初始驗(yàn)證感測(cè)電平Vcgrvl，而不用如圖15的布置中所示的等到T4。因此，可在寫(xiě)操作的每個(gè)脈沖-驗(yàn)證循環(huán)中節(jié)省從T3到T4的等效時(shí)間。
在圖16中，在編程脈沖之后，選擇的字線WLl首先取為Vdd (在Tl處)，然后在T2處取為Vss，然后在T3處被設(shè)置為驗(yàn)證電平。這是用于從脈沖偏壓條件到驗(yàn)證偏壓條件的轉(zhuǎn)變中用于選擇的字線的波形的數(shù)個(gè)選擇中的一個(gè)。當(dāng)在T1-T2期間相鄰的、未選擇的字線改變到Vread而選擇的字線放電到較低電平時(shí)，這可給NAND串額外的應(yīng)力。通過(guò)在這個(gè)期間施加諸如Vdd (通常 2V)或甚至更高的電壓的高于地或Vss的電壓，WLl和WLO，2之間的電壓差減少很多，而這可以幫助減少任何作為結(jié)果而產(chǎn)生的副作用。由于WLl被充電到Vdd，因此將需要針對(duì)驗(yàn)證階段最終改變到Vcgrv。通常更實(shí)際的是首先將Vdd放電到Vss,且之后從Vss到Vcgrv，而不是從Vdd直接轉(zhuǎn)變到Vcgrv。在Tl和T3之間有許多WLl可能遵循的可選的序列，包括在WLl上也使用通過(guò)電壓之一，將其直接設(shè)置到Vcgrvl，或設(shè)置到其它高于接地的電平；然而，使用這些“類似的”電壓(因?yàn)槠浼炔皇荲dd，也不是Vss)通常不是優(yōu)選的，這是因?yàn)榕c設(shè)備上高(Vdd)和低(Vss或地)供電值相比其通?；ㄙM(fèi)更長(zhǎng)的時(shí)間來(lái)建立。由此，通常使用Vss或Vdd來(lái)使較高的泵升電壓諸如Vpgm放電。因此，在Tl處優(yōu)選將WLl設(shè)置為Vss或Vdd，這是由于放電到例如Vread或Vpass由于其不佳的放電能力可需要更長(zhǎng)的時(shí)間。在Tl處直接前進(jìn)到Vss是最簡(jiǎn)單的方案，但是如果擔(dān)心NAND串上的應(yīng)力，則所示的最初將WLl取為Vdd (針對(duì)在未選擇的字線上從Vpass到Vread轉(zhuǎn)變)，隨后將WLl釋放到Vss (以更容易地設(shè)置第一驗(yàn)證電壓)的過(guò)程是一個(gè)良好選擇。對(duì)于這些變化的任一個(gè)，此技術(shù)可改善寫(xiě)操作中涉及的穩(wěn)定時(shí)間。結(jié)論已經(jīng)出于說(shuō)明和描述的目的呈現(xiàn)了以上對(duì)本發(fā)明的詳細(xì)的描述。其并不旨在是窮盡的或者將本發(fā)明限制到公開(kāi)的確切的形式。根據(jù)上文的教導(dǎo)，很多修改和改變都是可能的。選擇所描述的實(shí)施例從而最好地解釋本發(fā)明的原理及其實(shí)際應(yīng)用，從而使本領(lǐng)域的技術(shù)人員能夠以適合構(gòu)想的特定用處的各種實(shí)施例中并且使用各種修改來(lái)利用本發(fā)明。本發(fā)明的范圍旨在由所附的權(quán)利要求來(lái)限定。
權(quán)利要求
1.一種寫(xiě)沿著具有NAND類型架構(gòu)的非易失性存儲(chǔ)器的選擇的字線的一個(gè)或多個(gè)存儲(chǔ)器單元的方法，該方法包括一個(gè)或多個(gè)脈沖-驗(yàn)證循環(huán)的系列，脈沖-驗(yàn)證循環(huán)包括: 向所選擇的字線所屬的NAND串的未選擇的字線施加大于接地的編程通過(guò)電壓； 在向未選擇的字線施加所述編程通過(guò)電壓的同時(shí)，向選擇的字線施加編程脈沖； 在施加所述編程脈沖之后，向所述未選擇的字線施加大于接地的讀取通過(guò)電壓，其中施加給所述未選擇的字線的電壓直接從編程通過(guò)電壓改變到讀取通過(guò)電壓而沒(méi)有在其間設(shè)置為接地；以及 隨后將所述選擇的字線設(shè)置為大于接地的第一驗(yàn)證電壓，同時(shí)向所述未選擇的字線施加所述讀取通過(guò)電壓。
2.根據(jù)權(quán)利要求1所述的方法，還包括: 在施加編程脈沖之后和將所述選擇的字線設(shè)置為第一驗(yàn)證電壓之前，將所述選擇的字線設(shè)置為接地。
3.根據(jù)權(quán)利要求2所述的方法，所述脈沖-驗(yàn)證循環(huán)還包括: 在施加所述編程脈沖和將所述選擇的字線設(shè)置為接地之后，將所述選擇的字線設(shè)置為高于接地的電壓，同時(shí)所述未選擇的字線從所述編程通過(guò)電壓改變到所述讀取通過(guò)電壓。
4.根據(jù)權(quán)利要求1所述的方法，其中所述讀取通過(guò)電壓大于所述編程通過(guò)電壓。
5.根據(jù)權(quán)利要求1所述的方法，其中所述讀取通過(guò)電壓小于所述編程通過(guò)電壓。
6.根據(jù)權(quán)利要求1所述的方法，在將所述選擇的字線設(shè)置為第一驗(yàn)證電壓之后且在向所述未選擇的字線施加讀取通過(guò)電壓時(shí)，將所述選擇的字線設(shè)置為大于所述第一驗(yàn)證電壓的第二驗(yàn)證電壓。
7.根據(jù)權(quán)利要求1所述的方法，所述脈沖-驗(yàn)證循環(huán)還包括: 在施加編程脈沖之前，向所述選擇的字線施加所述編程通過(guò)電壓，同時(shí)向所述未選擇的字線施加所述編程通過(guò)電壓。
8.根據(jù)權(quán)利要求1所述的方法，該方法包括多個(gè)脈沖-驗(yàn)證循環(huán)的序列，其中所述編程脈沖的電壓隨著所述序列中每個(gè)脈沖-驗(yàn)證循環(huán)增加。
9.根據(jù)權(quán)利要求8所述的方法，其中脈沖-驗(yàn)證循環(huán)還包括，在將所述選擇的字線設(shè)置到所述第一驗(yàn)證電壓之后，個(gè)別地確定沿著所述選擇的字線的存儲(chǔ)器單元是否驗(yàn)證為成功地編程，并且隨后將驗(yàn)證為成功地編程的存儲(chǔ)器單元鎖定在進(jìn)一步編程之外。
全文摘要
在非易失性存儲(chǔ)器設(shè)備中，寫(xiě)操作通常由交替的脈沖和驗(yàn)證操作的組組成。在施加脈沖之后，必須適當(dāng)?shù)貙?duì)該設(shè)備施加偏壓以用于精確的驗(yàn)證，其中選擇的字線穩(wěn)定在期望的電平。這里描述的技術(shù)解決當(dāng)選擇的字線正移動(dòng)到其第一驗(yàn)證電平(Vcgrvl)、而同時(shí)NAND類型陣列的未選擇的字線斜升到讀取通過(guò)電平(read pass level)(Vread)時(shí)，在寫(xiě)操作的驗(yàn)證階段的開(kāi)始處相對(duì)大的等待時(shí)間的問(wèn)題。對(duì)于未選擇的字線，在編程脈沖期間，其被設(shè)置為高于接地的第一電壓(Vpass)并且隨后，在驗(yàn)證操作期間，被設(shè)置為讀取通過(guò)電平。將未選擇的字線直接從其在脈沖階段的電壓直接移到其讀取通過(guò)電平，而不是在兩者之間使該未選擇的字線接地。這幫助降低選擇的字線中由于電容性耦合造成的移動(dòng)量，從而允許更早準(zhǔn)備選擇的字線設(shè)置的驗(yàn)證電平。
文檔編號(hào)G11C11/56GK103222007SQ201180056292
公開(kāi)日2013年7月24日 申請(qǐng)日期2011年8月23日 優(yōu)先權(quán)日2010年9月29日
發(fā)明者劉鐘鶴 申請(qǐng)人:桑迪士克科技股份有限公司