負(fù)電壓生成器、譯碼器、非易失性存儲器件及存儲系統(tǒng)的制作方法

專利名稱：負(fù)電壓生成器、譯碼器、非易失性存儲器件及存儲系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
示例性實(shí)施例涉及負(fù)電壓生成器、利用負(fù)電壓的譯碼器、非易失性存儲器件以及存儲系統(tǒng)。
背景技術(shù)：
半導(dǎo)體存儲器件是在諸如計(jì)算機(jī)的數(shù)字邏輯系統(tǒng)以及范圍從衛(wèi)星到消費(fèi)類電子產(chǎn)品的基于微處理器的應(yīng)用中常見的重要微電子組件。因而，半導(dǎo)體存儲器件在生產(chǎn)制造方面的進(jìn)步，包括允許定標(biāo)到更高存儲密度和更快工作速度的エ藝改良和與電路設(shè)計(jì)相關(guān)的發(fā)展，有助于為其他數(shù)字邏輯產(chǎn)品系列建立性能標(biāo)準(zhǔn)。半導(dǎo)體存儲器件通常被分類為易失性存儲器件或非易失性存儲器件。不同于易失性存儲器件，非易失性存儲器能夠在沒有供電的情況下保持存儲數(shù)據(jù)。非易失性存儲器件包括持久性存儲模式和可再編程存儲模式；非易失性存儲器件通常在包括計(jì)算機(jī)、航空電子設(shè)備、電信和消費(fèi)類電子設(shè)備在內(nèi)的各種各樣的應(yīng)用中用作程序和微代碼存儲部件。非易失性存儲器件的一個(gè)例子是快閃存儲器器件。最近，隨著對更高密度存儲器件的需求不斷増加，開發(fā)出了多比特(或多電平)儲存器件，在多比特儲存器件中，每個(gè)存儲單元可以存儲多個(gè)比特(即，兩比特或更多比持)。 多比特快閃存儲器是這種器件的ー個(gè)例子。

發(fā)明內(nèi)容
本發(fā)明構(gòu)思實(shí)施例的ー個(gè)方面提供ー種負(fù)電壓生成器，其包括直流電壓生成器， 被配置成生成直流電壓；參考電壓生成器，被配置成生成參考電壓；振蕩器，被配置成生成振蕩時(shí)鐘；電荷泵，被配置成響應(yīng)于泵時(shí)鐘生成負(fù)電壓；以及電壓檢測器，被配置成通過將通過對該直流電壓分壓獲得的分壓電壓與參考電壓進(jìn)行比較來檢測負(fù)電壓，并基于振蕩時(shí)鐘生成與檢測的負(fù)電壓相對應(yīng)的泵時(shí)鐘。本發(fā)明構(gòu)思實(shí)施例的另ー個(gè)方面提供一種非易失性存儲器件，其包括電壓生成器電路，包括被配置成生成高電壓的高電壓生成器以及被配置成生成負(fù)電壓和阱電壓的負(fù)電壓生成器；以及至少ー個(gè)電路，包括至少ー個(gè)開關(guān)，所述至少一個(gè)電路被配置成響應(yīng)于使能信號輸出高電壓和阱電壓中的一個(gè)，該使能信號用于向被供應(yīng)了負(fù)電壓的字線所對應(yīng)的線施加負(fù)電壓。所述高電壓生成器和負(fù)電壓生成器被配置成分別響應(yīng)于獨(dú)立的振蕩時(shí)鐘而工作。
本發(fā)明構(gòu)思實(shí)施例的再一個(gè)方面提供一種行譯碼器，其包括塊字線；上拉電路， 被配置成響應(yīng)于電壓傳送使能信號向塊字線施加高電壓；下拉電路，被配置成響應(yīng)于電壓傳送使能信號而從塊字線斷開(Shut off)，并且響應(yīng)于電壓傳送使能信號的反相版本而向塊字線施加阱電壓；以及電壓傳送電路，被配置成基于塊字線的電壓將多條選擇線與多條字線連接。上拉電路和下拉電路中的每一個(gè)由在P型阱內(nèi)形成的至少一個(gè)n型有源區(qū)形成， 并且該P(yáng)型阱包括在深n型阱中。
本發(fā)明構(gòu)思實(shí)施例的另一個(gè)方面提供一種非易失性存儲器件，其包括至少一個(gè)第一電壓施加通過(pass)電路，被配置成向第一線施加正電壓；以及至少一個(gè)第二電壓施加通過電路，被配置成向第二線施加負(fù)電壓。當(dāng)向第二線施加該負(fù)電壓時(shí)，該負(fù)電壓被施加到在其中形成至少一個(gè)第二電壓施加通過電路的阱。
本發(fā)明構(gòu)思實(shí)施例的另一個(gè)方面提供一種非易失性存儲器件，其包括低電壓生成器，被配置成響應(yīng)于第一修正碼(trim code)生成低電壓；負(fù)電壓生成器，被配置成響應(yīng)于第二修正碼生成負(fù)電壓；碼轉(zhuǎn)換器，被配置成將輸入的讀取碼(read code)轉(zhuǎn)換成第一修正碼和第二修正碼之一；以及碼生成器，被配置成生成讀取碼。
本發(fā)明構(gòu)思實(shí)施例的另一個(gè)方面提供一種非易失性存儲器件的讀取電壓生成方法，其包括生成與溫度相對應(yīng)的溫度碼；使用溫度碼校正讀取碼；將校正的讀取碼轉(zhuǎn)換成低電壓修正碼和負(fù)修正碼之一；以及響應(yīng)于轉(zhuǎn)換的讀取碼生成讀取電壓。
本發(fā)明構(gòu)思實(shí)施例的另一個(gè)方面提供一種存儲系統(tǒng)，其包括非易失性存儲器件; 以及存儲控制器，被配置成控制該非易失性存儲器件。該非易失性存儲器件包括負(fù)電壓生成器，被配置成生成負(fù)電壓；以及至少一個(gè)行譯碼器。該至少一個(gè)行譯碼器包括上拉電路，被配置成響應(yīng)于電壓傳送使能信號向塊字線施加高電壓；以及下拉電路，被配置成響應(yīng)于電壓傳送使能信號從塊字線斷開，并響應(yīng)于電壓傳送使能信號的反相版本向塊字線施加阱電壓。上拉電路和下拉電路中的每一個(gè)由在p型阱內(nèi)形成的至少一個(gè)n型有源區(qū)形成， 并且該P(yáng)型阱包括在深n型阱中。當(dāng)負(fù)電壓被供應(yīng)到至少一條字線時(shí)，阱電壓是負(fù)電壓。
本發(fā)明構(gòu)思實(shí)施例的另一個(gè)方面提供一種非易失性存儲器件的編程方法，包括 從被選存儲單元讀取第一頁數(shù)據(jù)；以及基于讀取的第一頁數(shù)據(jù)在被選存儲單元中編程第二頁數(shù)據(jù)。在讀取時(shí)各自具有與第一負(fù)編程狀態(tài)相對應(yīng)的閾值電壓的至少一個(gè)存儲單元在編程期間被編程到第二負(fù)編程狀態(tài)。
本發(fā)明構(gòu)思實(shí)施例的另一個(gè)方面提供一種非易失性存儲器件，包括單元陣列，其包括排列在多條字線與多條位線交叉處的多個(gè)存儲單元；電壓生成電路，被配置成向多條字線提供字線電壓；輸入/輸出電路，被配置成在被選存儲單元中寫入數(shù)據(jù)或從被選存儲單元中讀取數(shù)據(jù)，并且與多條位線連接；以及控制邏輯，被配置成控制電壓生成部分或輸入 /輸出電路，從而將多個(gè)存儲單元中的被選存儲單元從第一負(fù)編程狀態(tài)編程到第二負(fù)編程狀態(tài)。


從下面參照附圖的描述，上述和其他對象和特征將變得清楚，除非另有說明，否則在不同的附圖中相似的附圖標(biāo)記始終指代相似的部分。
圖I是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件的閾值電壓分布的示圖。圖2是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件的示圖。圖3是示出圖2中圖示的高電壓生成器的例子的示圖。圖4是示出圖3中圖示的用于編程電壓的電壓檢測器的例子的示圖。圖5是示出圖2中圖示的低電壓生成器的例子的示圖。圖6是示出根據(jù)本發(fā)明構(gòu)思實(shí)施例的修正碼生成器的示圖。圖7是示出根據(jù)本發(fā)明構(gòu)思的另ー個(gè)實(shí)施例的修正碼生成器的示圖。圖8是示出圖5中圖示的開關(guān)的例子的示圖。圖9是示出根據(jù)本發(fā)明構(gòu)思的第一實(shí)施例的圖2中的負(fù)電壓生成器的示圖。圖10是示出圖9中圖示的負(fù)電壓生成器184的例子的示圖。圖11是示出圖10中圖示的第一電平位移器的例子的示圖。圖12是示出圖9中圖示的用于字線的負(fù)電壓生成器的例子的示圖。圖13是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的圖2中的負(fù)電壓生成器的示圖。圖14是示出圖2中的讀取驗(yàn)證電壓選擇開關(guān)電路的例子的示圖。圖15是示出圖14中圖示的環(huán)繞電壓(peri-voltage)選擇開關(guān)的例子的示圖。圖16是示出圖2中的字線電壓選擇開關(guān)電路的例子的示圖。圖17是在編程操作期間圖16中的字線電壓選擇開關(guān)電路的字線電壓選擇操作的時(shí)序圖。圖18是用于描述圖17中圖示的2步驗(yàn)證操作的示圖。圖19是根據(jù)本發(fā)明構(gòu)思的另ー個(gè)示例性實(shí)施例的圖18中的字線電壓選擇開關(guān)電路的字線電壓選擇操作的時(shí)序圖。圖20是示出圖2中的選擇線驅(qū)動(dòng)器電路的例子的示圖。圖21是示出圖2中的選擇線選擇開關(guān)電路的例子的示圖。圖22是示出圖2中的阱電壓選擇開關(guān)電路的例子的示圖。圖23是示出根據(jù)本發(fā)明構(gòu)思的第一實(shí)施例的圖2中的行譯碼器的示圖。圖M是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的行譯碼器的截面的示圖。圖25是示出圖2中的非易失性存儲器件的編程操作期間的電壓控制方法的實(shí)施例的示圖。圖沈是示出根據(jù)本發(fā)明構(gòu)思的第一實(shí)施例的在編程操作期間控制阱電壓和高電壓的方法的示圖。圖27是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的在編程操作期間控制阱電壓和高電壓的方法的示圖。圖觀是示出根據(jù)本發(fā)明構(gòu)思的第三實(shí)施例的在編程操作期間控制阱電壓和高電壓的方法的示圖。圖四是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的行譯碼器的示圖。圖30是示出根據(jù)本發(fā)明構(gòu)思的第三實(shí)施例的行譯碼器的示圖。圖31是示出根據(jù)本發(fā)明構(gòu)思的第一實(shí)施例的編程方法的流程圖。圖32是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的編程方法的流程圖。圖33是示出根據(jù)圖32中的編程方法的2步驗(yàn)證操作的、編程循環(huán)(program
12loop)的電壓脈沖的示圖。圖34是示出根據(jù)編程循環(huán)的電壓脈沖的示圖，在該編程循環(huán)中執(zhí)行對擦除狀態(tài) 的驗(yàn)證操作。圖35是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的讀取方法的流程圖。圖36是圖示根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件的示圖。圖37是圖示圖36中圖示的碼轉(zhuǎn)換器的示圖。圖38是圖示圖37中圖示的溫度碼生成器的示圖。圖39是圖示圖38中圖示的模數(shù)轉(zhuǎn)換器的示圖。圖40是圖示圖37中圖示的溫度偏移寄存器的示圖。圖41是圖示圖40中圖示的偏移寄存單元的示圖。圖42是圖示根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的使用溫度補(bǔ)償?shù)淖x取電壓生成方 法的流程圖。圖43是圖示根據(jù)溫度將讀取電壓從正電壓變成負(fù)電壓的閾值電壓分布。圖44是圖示在HTDR測試之前和之后將讀取電壓從正電壓變成負(fù)電壓的閾值電壓 分布。圖45是示出根據(jù)本發(fā)明構(gòu)思的另一個(gè)示例性實(shí)施例的非易失性存儲器件的框 圖。圖46是示出圖45中的存儲單元陣列的框圖。圖47是示出根據(jù)本發(fā)明構(gòu)思的第一實(shí)施例的圖45中的非易失性存儲器件的編程 方法的示圖。圖48是示出具有圖47的編程狀態(tài)的存儲單元的編程操作的波形圖。圖49是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的圖45中的非易失性存儲器件的編程 方法的示圖。圖50是示出具有圖49的編程狀態(tài)的存儲單元的編程操作的波形圖。圖51是示出根據(jù)本發(fā)明構(gòu)思的第三實(shí)施例的圖45中的非易失性存儲器件的編程 方法的示圖。圖52是示出具有圖51的編程狀態(tài)的存儲單元的編程操作的波形圖。圖53是示出圖45中圖示的非易失性存儲器件的編程方法的流程圖。圖M是示出根據(jù)本發(fā)明構(gòu)思的另一個(gè)示例性實(shí)施例的非易失性存儲器件的示 圖。圖55是示出根據(jù)本發(fā)明構(gòu)思的另一個(gè)示例性實(shí)施例的非易失性存儲器件的示 圖。圖56到圖64是示出可應(yīng)用于本發(fā)明構(gòu)思的閾值電壓分布的示圖。圖65到圖74是示出適用于本發(fā)明構(gòu)思的設(shè)備的示圖。
具體實(shí)施例方式下面參照附圖更充分地描述本發(fā)明構(gòu)思，附圖中示出了本發(fā)明構(gòu)思的實(shí)施例。然 而，本發(fā)明構(gòu)思可以以許多不同的形式來具體實(shí)現(xiàn)，不應(yīng)被解釋為局限于此出闡述的實(shí)施 例。相反，提供這些實(shí)施例是為了使本公開全面和完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明構(gòu)思的范圍。附圖中，為清楚起見，可能放大了層和區(qū)域的大小及相對大小。相似的附圖標(biāo)記始終指代相似的元件。將會(huì)理解，盡管此處可能使用術(shù)語第一、第二、第三等等來描述不同的元件、組件、 區(qū)域、層和/或部分，但這些元件、組件、區(qū)域、層和/或部分不應(yīng)受到這些術(shù)語的限制。這些術(shù)語僅僅用于將ー個(gè)元件、組件、區(qū)域、層或部分與另ー個(gè)區(qū)域、層或部分區(qū)分開來。因而，下面討論的第一元件、組件、區(qū)域、層或部分也可以被稱為第二元件、組件、區(qū)域、層或部分而不會(huì)偏離本發(fā)明構(gòu)思的教導(dǎo)。為了容易描述，此處可能使用空間關(guān)系術(shù)語，如“在…之下”、“下方”、“下”、“在… 下面”、“上方”、“上”等等，來描述圖中示出的ー個(gè)元件或特征與另外的元件或特征之間的關(guān)系。將會(huì)理解，所述空間關(guān)系術(shù)語意圖涵蓋除了附圖中描繪的方向之外的、器件在使用中或操作中的不同方向。例如，如果附圖中的器件被翻轉(zhuǎn)，則被描述為在其他元件或特征“下方”、“之下”或“下面”的元件的方位將變成在所述其他元件或特征的“上方”。因而，示例性的術(shù)語“下方”和“下面”可以涵蓋上下兩個(gè)方位?？梢允蛊骷哂衅渌?旋轉(zhuǎn)90度或其他朝向)，而此處使用的空間關(guān)系描述術(shù)語應(yīng)做相應(yīng)解釋。另外，還將理解，當(dāng)一層被稱為位于兩層“之間”吋，它可以是該兩層之間唯一的層，或者也可以存在一個(gè)或多個(gè)位于其間的層。此處使用的術(shù)語僅僅是為了描述特定實(shí)施例，并非意圖限制本發(fā)明構(gòu)思。此處使用的単數(shù)形式“一”、“該”意圖也包括復(fù)數(shù)形式，除非上下文明確給出相反指示。還將理解， 當(dāng)在本說明書中使用術(shù)語“包括”和/或“包含”吋，表明存在所描述的特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加ー個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。此處使用的術(shù)語“和/或”包括相關(guān)列出項(xiàng)目中的任何一個(gè)以及其中的ー個(gè)或多個(gè)的所有組合。將會(huì)理解，當(dāng)一個(gè)元件或?qū)颖环Q為在另一元件或?qū)印爸稀?、“連接”或“耦接”到另一元件或?qū)?、或“鄰近”另一元件或?qū)訒r(shí)，它可以直接在該另一元件或?qū)又稀⒅苯舆B接或耦接到該另一元件或?qū)?、或直接鄰近該另一元件或?qū)?，或者也可以存在居間的元件或?qū)?。相反，?dāng)一個(gè)元件被稱為“直接”在另一元件或?qū)印爸稀?、“直接連接”或“直接耦接”到另一元件或?qū)?、或“緊鄰”另一元件或?qū)訒r(shí)，不均在居間的元件或?qū)印３橇硗舛x，否則此處使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)所具有的含義與本發(fā)明構(gòu)思所屬領(lǐng)域的普通技術(shù)人員通常理解的含義相同。還將理解，術(shù)語，如通常使用的詞典中定義的那些術(shù)語，應(yīng)該被解釋為所具有的含義與它們在相關(guān)領(lǐng)域和/或本說明書的上下文中的含義一致，而不應(yīng)理想化地或過分形式化地對其進(jìn)行解釋，除非此處明確地如此定義。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件可以是NAND(與非) 快閃存儲器、垂直NAND快閃存儲器、NOR(或非)快閃存儲器、阻性隨機(jī)存取存儲器 (resistive random access memory, RRAM)、相變 RAM (phase-change RAM, PRAM)、磁阻式 RAM(magnetoresistive RAM，MRAM)、鐵電式 RAM (ferroelectric RAM, FRAM)、自旋轉(zhuǎn)移矩 RAM (spin transfer torque RAM, STT-RAM)等等。以下，為方便描述，假定非易失性存儲器件是NAND快閃存儲器器件。圖1是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件的閾值電壓分布的示圖。參照圖1，閾值電壓分布包括擦除狀態(tài)E和編程狀態(tài)PU P2和P3。擦除狀態(tài)E 和編程狀態(tài)PU P2和P3中的每一個(gè)用于存儲2比特?cái)?shù)據(jù)，即，每個(gè)被分配了相應(yīng)的2比特存儲值。例如，擦除狀態(tài)用于存儲‘11’，第一編程狀態(tài)Pl存儲‘01’，第二編程狀態(tài)P2存儲 ‘00’，并且第三編程狀態(tài)P3存儲‘10’。然而，狀態(tài)E、P1、P2和P3不局限于此。
決定非易失性存儲器件的讀/寫速度、可靠性和使用壽命的參數(shù)包括閾值電壓窗口、閾值電壓之間的距離和讀取通過電壓(read pass voltage)幅度。此處，閾值電壓之間的距離是指前一編程狀態(tài)的上限與鄰近編程狀態(tài)的下限之間的差。同時(shí)，讀取通過電壓幅度是超過具有最大閾值電壓分布的編程狀態(tài)(例如，P3)的閾值電壓的上限、且使讀取干擾最小化的值。
如下面將解釋的，本發(fā)明構(gòu)思的實(shí)施例可以通過將編程狀態(tài)的閾值電壓的一部分分布為低于0V，并通過確保閾值電壓之間具有充分的距離，來保持感測裕度。圖I中圖示了這樣一個(gè)例子，其中第一編程狀態(tài)Pl的一部分被分布為低于0V。也就是說,第一編程狀態(tài) Pl的驗(yàn)證電壓是負(fù)電壓。在本實(shí)施例中，擦除狀態(tài)E的下限可以是-4V。此外，由于根據(jù)本發(fā)明構(gòu)思的實(shí)施例讀取通過電壓相對較低，所以可以最小化讀取干擾。
在圖I中圖示的閾值電壓分布的情況下，第一編程狀態(tài)Pl的一部分分布為低于 0V。然而，本發(fā)明構(gòu)思的閾值電壓分布不局限于此。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的閾值電壓分布可以被形成為使得至少一個(gè)編程狀態(tài)的一部分或全部被分布為低于0V。
在美國公開文件第2011-0051520中公開了向字線提供負(fù)電壓的非易失存儲器， 其內(nèi)容通過全文引用合并于此。
圖2是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件的示圖。參照圖 2，非易失性存儲器件100包括第一 MAT 101和第二 MAT 102、電壓生成器電路103、讀取驗(yàn)證電壓選擇開關(guān)電路104、字線電壓選擇開關(guān)電路105、選擇線驅(qū)動(dòng)器106、選擇線選擇開關(guān)電路107、阱電壓選擇開關(guān)電路108、第一行譯碼器109和第二行譯碼器110、以及控制邏輯 111。
第一 MAT 101和第二 MAT 102中的每一個(gè)包括多個(gè)存儲塊(未示出)。多個(gè)存儲塊中的每一個(gè)包括多個(gè)存儲單元。此處，多個(gè)存儲單元中的每一個(gè)可以存儲2比特或更多比特的數(shù)據(jù)。以下，為了方便解釋，假定多個(gè)存儲單元中的每一個(gè)存儲2比特?cái)?shù)據(jù)。
電壓生成器電路103生成非易失性存儲器件100的操作所需要的電壓，并且包括高電壓生成器121、低電壓生成器122和負(fù)電壓生成器153。高電壓生成器121生成高電壓 VPP、擦除電壓VERS、編程電壓VPGM、通過電壓VPASS和讀取通過電壓VREAD。低電壓生成器 122生成環(huán)繞電壓VRV。此處，環(huán)繞電壓VRV是高于OV且低于讀取通過電壓VREAD的電壓。 負(fù)電壓生成器123生成施加到被選字線的負(fù)NWL和用于阱電壓的負(fù)電壓NWELL，該阱電壓施加到向其施加了負(fù)電壓NWL的電路的阱。
讀取驗(yàn)證電壓選擇開關(guān)電路104選擇環(huán)繞電壓VLV和負(fù)電壓NWL中的任何一個(gè)作為讀取驗(yàn)證電壓VRV。此處，讀取驗(yàn)證電壓VRV是與讀取操作相關(guān)聯(lián)的電壓，也就是說讀取電壓或驗(yàn)證電壓。在本實(shí)施例中，當(dāng)負(fù)電壓NWL被施加到讀取驗(yàn)證電壓選擇開關(guān)電路104 時(shí)，讀取驗(yàn)證電壓選擇開關(guān)電路104的阱被實(shí)現(xiàn)為接收負(fù)電壓NWELL。當(dāng)正電壓被施加到讀取驗(yàn)證電壓選擇開關(guān)電路104時(shí)，讀取驗(yàn)證電壓選擇開關(guān)電路104的阱被實(shí)現(xiàn)為接收地電壓(例如，0V)。
字線電壓選擇開關(guān)電路105選擇編程電壓VPGM和讀取驗(yàn)證電壓VRV中的任何一個(gè)作為字線電壓WL0在本實(shí)施例中，當(dāng)讀取驗(yàn)證電壓VRV是負(fù)電壓時(shí)，包括字線電壓選擇開關(guān)電路105的阱被實(shí)現(xiàn)為接收負(fù)阱電壓NWELL。也就是說，當(dāng)讀取電壓是負(fù)電壓或驗(yàn)證電壓是負(fù)電壓吋，字線電壓選擇開關(guān)電路105的阱被供應(yīng)以負(fù)阱電壓NWELL。選擇線驅(qū)動(dòng)器106接收通過電壓VPASS和讀取電壓VREAD或字線電壓VW^中的任何ー個(gè)，以施加到相應(yīng)的選擇線SKm:0> (m是自然數(shù))。在本實(shí)施例中，當(dāng)字線電壓VWL是負(fù)電壓吋，選擇線驅(qū)動(dòng)器106的阱被實(shí)現(xiàn)為接收負(fù)電壓NWELL。選擇線選擇開關(guān)電路107接收高電壓VPP，并響應(yīng)于輸入地址將多條選擇線 SI<m:0>與第一選擇線SI_l<m:0>或第二選擇線SI_2<m:0>中的選擇線連接。在本實(shí)施例中，當(dāng)負(fù)電壓被施加到多條選擇線Sl<m:0>中的至少一條吋，選擇線選擇開關(guān)電路107的阱被實(shí)現(xiàn)為接收負(fù)電壓NWELL。阱電壓選擇開關(guān)電路108接收高電壓VPP和負(fù)電壓NWELL，并響應(yīng)于阱電壓選擇信號WSl和WS2，選擇將負(fù)電壓NWELL施加到第一行譯碼器109還是第二行譯碼器110。此處，施加到第一行譯碼器109的阱的電壓是第一阱電壓VWELL1，并且施加到第二行譯碼器 110的阱的電壓是第二阱電壓VWELL2。第一行譯碼器109和第二行譯碼器110中的每ー個(gè)響應(yīng)于輸入地址，選擇第一MAT 101和第二 MAT 102中相應(yīng)的ー個(gè)中包括的多個(gè)存儲塊之一。第一行譯碼器109從多條第一選擇線SI_l<m:0>接收偏置電壓，并且將偏置電壓傳送到第一MAT 101的被選存儲塊的相應(yīng)字線。此處，偏置電壓包括編程電壓VPGM、讀取電壓VR、驗(yàn)證電壓VF、通過電壓VPASS、讀取通過電壓VREAD、擦除電壓VERS等等。第二行譯碼器110從多條第二選擇線SI_2<m:0>接收偏置電壓，并且將偏置電壓傳送到第二 MAT 101的被選存儲塊的相應(yīng)字線。在本實(shí)施例中，第一行譯碼器109的阱(未示出)與第二行譯碼器110的阱(未示出)隔離。第一行譯碼器109的阱被供應(yīng)以第一阱電壓VWELL1，并且第二行譯碼器110 的阱被供應(yīng)以第二阱電壓VWELL2。在本實(shí)施例中，當(dāng)偏置電壓之一是負(fù)電壓時(shí)，第一阱電壓VWELLl和第二阱電壓 VWELL2中相應(yīng)的ー個(gè)是負(fù)電壓。例如，當(dāng)負(fù)電壓被施加到由輸入地址在第一 MAT 101的被選存儲塊中選擇的字線時(shí)，第一阱電壓VWELLl是負(fù)電壓。同吋，圖2中圖示的第一行譯碼器109和第二行譯碼器位于第一 MAT 101和第二 MAT 102之間。然而，根據(jù)本發(fā)明構(gòu)思的行譯碼器的位置不局限于此。作為例子，在美國公開文件第2011-0096602中公開了根據(jù)本發(fā)明構(gòu)思的行譯碼器位置，其內(nèi)容通過全文引用合并于此?？刂七壿?11控制非易失性存儲器件100的總體操作?？刂七壿?11分析從外部設(shè)備提供的控制信號和命令，并響應(yīng)于分析結(jié)果控制電壓生成器電路103、讀取驗(yàn)證電壓選擇開關(guān)電路104、字線電壓選擇開關(guān)電路105、選擇線驅(qū)動(dòng)器106、選擇線選擇開關(guān)電路107 和阱電壓選擇開關(guān)電路108。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件100可以被配置成在控制邏輯111控制下，經(jīng)由讀取驗(yàn)證電壓選擇開關(guān)電路104、字線電壓選擇開關(guān)電路105和選擇線驅(qū)動(dòng)器106，將負(fù)電壓NWL施加到被選字線。此外，根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件100可以被配置成，將負(fù)電壓NWELL施加到在其中形成被供應(yīng)以負(fù)電壓NWL 的電路的阱。
高電壓牛成器
圖3是示出圖2中圖示的高電壓生成器的例子的示圖。參照圖3，高電壓生成器 121包括用于高電壓的參考電壓生成器131、用于高電壓的振蕩器132、編程電壓檢測器 133、編程電壓泵134、通過電壓檢測器135、通過電壓泵136、環(huán)繞電壓檢測器137、環(huán)繞電壓泵138、高電壓檢測器139、高電壓泵140、讀取通過電壓檢測器141、讀取通過電壓泵142、擦除電壓檢測器143以及擦除電壓泵144。
用于高電壓的參考電壓生成器131生成用于高電壓的參考電壓Vref_HV。
用于高電壓的振蕩器132生成用于高電壓的時(shí)鐘CLK_HV。
編程電壓檢測器133接收用于高電壓的參考電壓Vref_HV和用于高電壓的時(shí)鐘 CLK_HV,并檢測編程電壓VPGM以生成用于編程電壓的時(shí)鐘CLK_PGMP。
編程電壓泵134接收用于編程電壓的時(shí)鐘CLK_PGMP并通過升壓(boosting)操作生成編程電壓VPGM。
通過電壓檢測器135接收用于高電壓的參考電壓Vref_HV和用于高電壓的時(shí)鐘 CLK_HV,并檢測通過電壓VPASS以生成用于通過電壓的時(shí)鐘CLK_PASSP。
通過電壓泵136接收用于通過電壓的時(shí)鐘CLK_PASSP并生成用于通過電壓的泵電壓 Vpump_PASS。
環(huán)繞電壓檢測器137接收用于高電壓的參考電壓Vref_HV和用于高電壓的時(shí)鐘 CLK_HV,并檢測用于環(huán)繞電壓的泵電壓VLVP以生成用于環(huán)繞電壓的時(shí)鐘CLK_LVP。
環(huán)繞電壓泵138接收用于環(huán)繞電壓的時(shí)鐘CLK_LVP以生成用于環(huán)繞電壓的泵電壓 VLVP0
高電壓檢測器139接收用于高電壓的參考電壓Vref_HV和用于高電壓的時(shí)鐘CLK_ HV,并檢測高電壓VPP以生成用于高電壓的時(shí)鐘CLK_PPP。
高電壓泵140接收用于高電壓的時(shí)鐘CLK_PPP以生成高電壓VPP。
讀取通過電壓檢測器141接收用于高電壓的參考電壓Vref_HV和用于高電壓的時(shí)鐘CLK_HV，并檢測讀取通過電壓VREAD以生成用于通過電壓的時(shí)鐘CLK_READP。
讀取通過電壓泵142接收用于通過電壓的時(shí)鐘CLK_READP以生成讀取通過電壓 VREAD0
擦除電壓檢測器143接收用于高電壓的參考電壓Vref_HV和用于高電壓的時(shí)鐘 CLK_HV,并檢測擦除電壓VERS以生成用于擦除電源電壓的時(shí)鐘CLK_ERSP。
擦除電壓泵144接收用于擦除電源電壓的時(shí)鐘0^_￡1 以生成擦除電壓VERS。
如上所述，本例的高電壓生成器121包括六個(gè)電荷泵134、136、138、140、142和 144。電荷泵134、136、138、140、142和144中的每一個(gè)包括多個(gè)升壓電路(未示出)，所述升壓電路被配置成輸出從前一級接收的電壓與在本級生成的電壓的和，以作為電壓升壓結(jié)果。此處，多個(gè)升壓電路中的每一個(gè)包括電容器(未示出)和電荷傳送元件(未示出)，該電容器響應(yīng)于時(shí)鐘生成電壓，而該電荷傳送兀件將從電容器產(chǎn)生的電壓和從前一級接收的電壓傳送到下一級。高電壓生成器121內(nèi)的電荷泵和電壓檢測器響應(yīng)于控制邏輯111的控制在相應(yīng)的工作條件下被激活，以生成相應(yīng)操作所需的電壓。
美國公開文件第2007-0146052號中公開了本實(shí)施例的電荷泵的例子，其內(nèi)容通過全文引用合并于此。美國專利第7649785號中公開了本實(shí)施例的高電壓生成器的例子， 其內(nèi)容通過全文引用合并于此。用于高電壓的電壓檢測器圖4是示出圖3中圖示的用于編程電壓的電壓檢測器的例子的示圖。參照圖4，用于編程電壓的電壓檢測器133包括電源部件151、分壓部件152、電流通路形成部件153、比較部件IM和控制部件155。電源部件151響應(yīng)于編程電壓使能信號PGM_EN中斷電源電壓VDD與編程電壓 VPGM之間的相互連接。電源部件151包括串聯(lián)連接的PMOS晶體管PM_H以及第ー耗盡型晶體管DM1_H和第二耗盡型晶體管DM2_H。PMOS晶體管PM_H的柵極被連接以接收編程電壓使能信號PGM_EN。第一耗盡型晶體管DM1_H的柵極被連接以接收編程電壓使能信號PGM_ EN的反相版本。第二耗盡型晶體管DM2_H的柵極與電源端Vdd連接。第一耗盡型晶體管 DM1_H和第二耗盡型晶體管DM2_H避免了 PMOS晶體管PM_H因編程電壓VPGM而擊穿(break down;0分壓部件152連接在檢測節(jié)點(diǎn)ND_H與比較節(jié)點(diǎn)NC_H之間，并且使用多個(gè)串聯(lián)連接的電阻器R2_H到R5_H對從電荷泵134(參照圖幻施加的編程電壓VPGM分壓。分壓部件152包括多個(gè)電阻器R2_H到R5_H、用于高電壓的晶體管ΗΜ0_Η到HM2_H、開關(guān)SW0_H到 SW2_H、以及耗盡型晶體管DM3_H。多個(gè)電阻器R2_H到R5_H串聯(lián)連接。多個(gè)電阻器R2_H到R5_H當(dāng)中的三個(gè)電阻器 R3_H.R4_H.R5_H根據(jù)相應(yīng)的修正碼而短路，以便對編程電壓VPGM分壓。在圖4的例子中， 三個(gè)(3個(gè))電阻器R3_H、R4_H和R5_H能夠根據(jù)修正碼TRM0_H到TRM2_H短路。然而，本發(fā)明構(gòu)思不局限于此。本發(fā)明構(gòu)思可以包括能夠根據(jù)至少ー個(gè)修正碼短路的至少ー個(gè)電阻
ο用于高電壓的晶體管ΗΜ0_Η與電阻器R5_H并聯(lián)連接，用于高電壓的晶體管HM1_H 與電阻器R4_H并聯(lián)連接，并且用于高電壓的晶體管HM2_H與電阻器R3_H并聯(lián)連接。開關(guān)SW0_H與用于高電壓的晶體管ΗΜ0_Η的柵極連接，開關(guān)SW1_H與用于高電壓的晶體管HM1_H的柵極連接，并且開關(guān)SW2_H與用于高電壓的晶體管HM2_H的柵極連接。開關(guān)SW0_H到SW2_H接收修正碼TRM0_H到TRM2_H以及高電壓VPP，并且響應(yīng)于輸入的修正碼TRM0_H到TRM2_H將相應(yīng)的電壓傳送到相應(yīng)的用于高電壓的晶體管的柵極。耗盡型晶體管DM3_H連接在電阻器R2_H與比較節(jié)點(diǎn)NC_H之間。耗盡型晶體管 DM3_H避免了比較部件154的至少ー個(gè)低電壓晶體管因編程電壓VPGM而擊穿。電流通過形成部件153連接在比較節(jié)點(diǎn)NC_H與接地端之間，并且響應(yīng)于用于編程電壓的使能信號PGM_EN形成有源電流通路(active current path)。電流通過形成部件 153包括電阻器R1_H和NMOS晶體管NM_H。此處，電阻器R1_H的一端與比較節(jié)點(diǎn)NC_H連接。NMOS晶體管NM_H連接在電阻器的另一端與接地端之間，并且其柵極被連接以接收與用于編程電壓PGM_EN的使能信號相對應(yīng)的電壓。比較部件154比較用于高電壓的參考電壓Vref_HV和比較節(jié)點(diǎn)NC_H的電壓以生成用于編程電壓的時(shí)鐘CLK_PGMP。比較部件巧4包括比較器156和邏輯部件157。比較器 156包括接收用于高電壓的參考電壓Vref_HV的正輸入端和接收比較節(jié)點(diǎn)NC_H的電壓的負(fù)輸入端。在本實(shí)施例中，比較器156由差動(dòng)放大器實(shí)現(xiàn)。邏輯部件157通過對比較器156 的輸出、用于編程電壓的使能信號PGM_EN和用于高電壓的時(shí)鐘CLK_HV執(zhí)行與(AND)運(yùn)算來生成用于編程電壓的時(shí)鐘CLK_PGMP。
控制部件155響應(yīng)于用于編程的使能信號PGM_EN控制電源部件151和電流通路形成部件153的激活。控制部件155包括第一反相器158和第二反相器159。第一反相器 158將用于編程的使能信號PGM_EN反相，并且第一反相器158的輸出被施加到電源部件 151的第一耗盡型晶體管DM1_H的柵極。第二反相器159將第一反相器158的輸出反相。 第二反相器159的輸出施加到電流通路形成部件153的NMOS晶體管NM_H的柵極。
上面已經(jīng)參照圖4描述了圖3中示出的用于編程電壓的電壓檢測器133。應(yīng)注意到，圖3中其余的電壓檢測器133、135、137、139、141和143具有類似的配置。
低電壓生成器
圖5是示出圖2中圖示的低電壓生成器的例子的示圖。參照圖5，低電壓生成器 122包括電源部件161、分壓部件162、偏置電流部件163和比較部件164。
電源電壓161決定用于從高電壓生成器121 (參照圖2)施加的環(huán)繞電壓的泵電壓 VLVP的供應(yīng)。電源電壓161包括PMOS晶體管PM_L。
分壓部件162連接在輸出節(jié)點(diǎn)N0_L與比較節(jié)點(diǎn)NC_L之間，并且通過根據(jù)修正碼對用于環(huán)繞電壓的泵電壓VLVP分壓，來向輸出節(jié)點(diǎn)N0_L輸出環(huán)繞電壓VLV。
分壓部件162包括多個(gè)串聯(lián)連接的電阻器R2_L到R4_L、分別與多個(gè)電阻器R2_L 到R4_L并聯(lián)連接的晶體管M0_L到M2_L、以及分別與晶體管M0_L到M2_L的柵極連接的開關(guān)SW0_L到SW2_L。多個(gè)電阻器R2_L到R4_L分別根據(jù)修正碼TRM0_L到TRM2_L短路。在圖5中，示例性地圖示了三個(gè)(3個(gè))電阻器1 2立到1 4_1可以根據(jù)修正碼短路。然而，本發(fā)明構(gòu)思不局限于此。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的分壓部件可以包括能夠根據(jù)至少一個(gè)修正碼短路的至少一個(gè)電阻器。
開關(guān)SW0_L到SW2_L中的每一個(gè)接收修正碼TRM0_L到TRM2_L中相應(yīng)的一個(gè)以及用于環(huán)繞電壓的泵電壓VLVP，并且將與修正碼相對應(yīng)的電壓提供到相應(yīng)晶體管的柵極。
偏置電流部件163連接在比較節(jié)點(diǎn)NC_L與接地端之間，并且在低電壓生成器122 激活時(shí)排出(drain)恒定電流。偏置電流部件163包括電阻器R1_L。
比較部件164比較比較節(jié)點(diǎn)NC_L的電壓和用于低電壓的參考電壓Vref_LV，以決定電源部件161的激活。例如，當(dāng)比較節(jié)點(diǎn)NC_LW電壓不同于用于低電壓的參考電壓Vref_ LV時(shí)，比較部件164繼續(xù)激活電源部件161。比較部件164包括接收比較節(jié)點(diǎn)NC_L的電壓的正輸入端和接收用于低電壓的參考電壓Vref_LV的負(fù)輸入端。
修IH碼牛成器
圖6是示出根據(jù)本發(fā)明構(gòu)思實(shí)施例的修正碼生成器的示圖。參照圖6，修正碼生成器165包括第一數(shù)據(jù)鎖存器166和第二數(shù)據(jù)鎖存器167。
為了解釋方便，假定第一數(shù)據(jù)鎖存器166鎖存關(guān)于讀取電壓的數(shù)據(jù)，并且第二數(shù)據(jù)鎖存器167鎖存關(guān)于驗(yàn)證電壓的數(shù)據(jù)。為了使用低電壓生成器122(參照圖5)生成讀取電壓，第一數(shù)據(jù)鎖存器166響應(yīng)于第一修正碼使能信號TENl輸出鎖存的數(shù)據(jù)作為第i個(gè)修正碼(TRMi_L) (i是I或大于I的整數(shù))。另一方面，為了使用低電壓生成器122生成驗(yàn)證電壓，第二數(shù)據(jù)鎖存器167響應(yīng)于第二修正碼使能信號TEN2輸出鎖存的數(shù)據(jù)作為第i個(gè)修正碼(TRMi_L)。圖7是示出根據(jù)本發(fā)明構(gòu)思的另ー個(gè)實(shí)施例的修正碼生成器的示圖。參照圖7，修正碼生成器168包括第一電子熔絲(E-fuse) 169、第二電子熔絲170和開關(guān)171。為了解釋方便，假定第一電子熔絲169存儲與讀取電壓相對應(yīng)的電子熔絲值，第 ニ電子熔絲170存儲與驗(yàn)證電壓相對應(yīng)的電子熔絲值。為了使用低電壓生成器122(參照圖5)生成讀取電壓，開關(guān)171根據(jù)第一電子熔絲169的電子熔絲值決定導(dǎo)通狀態(tài)，并輸出相應(yīng)的數(shù)據(jù)作為第i個(gè)修正碼TRMi_L(i是1或大于1的整數(shù))。另ー方面，為了使用低電壓生成器122生成驗(yàn)證電壓，開關(guān)171根據(jù)第二電子熔絲170的電子熔絲值決定導(dǎo)通狀態(tài)， 并輸出相應(yīng)的數(shù)據(jù)作為第i個(gè)修正碼TRMi_L。修ιΗ開關(guān)(TRIM SffITCH)圖8是示出圖5中圖示的開關(guān)SW0_L的例子的示圖。參照圖8，修正開關(guān)SW0_L包括第一 PMOS晶體管PMl和第二 PMOS晶體管PM2、第一匪OS晶體管匪1和第二匪OS晶體管匪2、以及第一反相器INVl和第二反相器INV2。修正開關(guān)LV_SW0是電平位移器，其將修正碼TRM0_1的電平轉(zhuǎn)換成用于環(huán)繞電壓的泵電壓VLVP。此處，修正碼TRM0_L具有電源電壓VDD的電平，該電源電壓VDD低于用于環(huán)繞電壓的泵電壓VLVP。圖5中示出的第二開關(guān) Sffl_L和第三開關(guān)SW2_L的配置與第一開關(guān)SW0_L的相同或基本相同。負(fù)電壓牛成器的第一實(shí)施例圖9是示出根據(jù)本發(fā)明構(gòu)思的第一實(shí)施例的圖2中的負(fù)電壓生成器的示圖。參照圖9，負(fù)電壓生成器123包括直流(DC)電壓生成器181、參考電壓生成器182、振蕩器183、 負(fù)電壓檢測器184、負(fù)電壓泵185和用于字線的負(fù)電壓生成器186。DC電壓生成器181生成DC電壓VDC_NEG。此處，DC電壓VDC_NEG是用于生成負(fù)電壓NWELL的源電壓，其中負(fù)電壓NWELL通過對該源電壓分壓來生成。參考電壓生成器182生成參考電壓Vref_NEG。此處，參考電壓Vref_NEG可以用于控制負(fù)電壓泵的時(shí)鐘CLK_NEGP的生成。振蕩器182振蕩產(chǎn)生用于負(fù)電壓的時(shí)鐘CLK_NEG。在本實(shí)施例中，用于負(fù)電壓的時(shí)鐘CLK_NEG可以是30ns。此處，振蕩器183獨(dú)立于圖3中的高電壓生成器121的振蕩器 132。在另ー個(gè)實(shí)施例中，振蕩器183可以是圖3中的高電壓生成器132的振蕩器183。負(fù)電壓檢測器184接收DC電壓VDC_NEG、參考電壓Vref_NEG、用于負(fù)電壓的時(shí)鐘 CLK_NEG,并檢測用于阱電壓的負(fù)電壓NWELL以生成用于負(fù)電壓泵的時(shí)鐘CLK_NEGP。負(fù)電壓泵185響應(yīng)于用于負(fù)電壓泵的時(shí)鐘CLK_NEGP生成用于阱電壓的負(fù)電壓 NWELL。同吋，用于阱電壓的負(fù)電壓NWELL很容易因外部原因而變化，特別是會(huì)受到阱電容的影響。為此，必須向字線穩(wěn)定地施加負(fù)電壓。用于字線的負(fù)電壓生成器186接收來自負(fù)電壓泵185的用于阱電壓的負(fù)電壓 NWELL、DC電壓VDC_NEG以及參考電壓Vref_NEG，并生成將被施加到字線的負(fù)電壓NWL。此處，用于阱電壓的負(fù)電壓NWELL被施加到具有被供應(yīng)了負(fù)電壓的電路(未示出)的講，而負(fù)電壓NWL被施加到至少一條字線和與該至少一條字線相對應(yīng)的至少一條線(例如，選擇線)。負(fù)電壓器件圖10是示出圖9中圖示的負(fù)電壓生成器184的例子的示圖。參照圖10，負(fù)電壓生成器184包括電源部件191、分壓部件192、放電部件193、比較部件194和控制部件195。
電源部件191響應(yīng)于負(fù)電壓使能信號NV_EN控制DC電壓VDC_NEG的供應(yīng)。電源部件191包括PMOS晶體管PM和電阻器Rl。PMOS晶體管PM的柵極被連接以接收反相的負(fù)電壓使能信號NV_EN。電阻器Rl連接在PMOS晶體管PM的一端與比較節(jié)點(diǎn)NC之間，并且將 DC電壓VDC_NEG與比較節(jié)點(diǎn)NC的電壓之間的電壓差所對應(yīng)的電流排入有源電流通路。
分壓部件192使用多個(gè)串聯(lián)連接的電阻器R2到R5對DC電壓VDC_NEG分壓。分壓部件192包括多個(gè)電阻器R2到R5、用于高電壓的晶體管HMO到HM2以及電平位移器LSO 到 LS2。
多個(gè)電阻器R2到R5串聯(lián)連接。多個(gè)電阻器R2到R5當(dāng)中的電阻器R2、R3和R4 可以根據(jù)相應(yīng)的修正碼TRMO到TRM2和nTRMO到nTRM2短路。在圖10的例子中，三個(gè)(3 個(gè))電阻器R2、R3和R4能夠根據(jù)修正碼短路。然而，本發(fā)明構(gòu)思不局限于此。本發(fā)明構(gòu)思包括能夠根據(jù)至少一個(gè)修正碼短路的至少一個(gè)電阻器。
第一高電壓晶體管HMO與電阻器R4并聯(lián)連接，第二高電壓晶體管HMl與電阻器R3 并聯(lián)連接，并且第三高電壓晶體管HM2與電阻器R2并聯(lián)連接。用于高電壓的第一到第三晶體管HMO到HM2的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。
第一電平位移器LSO包括接收修正碼TRMO的正輸入端In、接收反相的修正碼 nTRMO的負(fù)輸入端nln、接收用于阱電壓的負(fù)電壓NWELL的阱電壓輸入端Vneg、以及輸出與修正碼TRMO相對應(yīng)的電平的輸出端Out。
第一電平位移器LSO的輸出端Out與第一高電壓晶體管HMO的柵極連接。第二電平位移器LSl和第三電平位移器LS2可以被配置成與第一電平位移器LSO相同。
放電部件193響應(yīng)于反相的負(fù)電壓使能信號NV_EN對檢測節(jié)點(diǎn)ND的負(fù)電壓NWELL 放電。放電部件193連接在檢測節(jié)點(diǎn)ND與接地端之間。在本實(shí)施例中，放電部件193包括 NMOS晶體管HNM。此處，NMOS晶體管HNM可以是高電壓晶體管。NMOS晶體管HNM的主體與檢測節(jié)點(diǎn)ND連接。
比較部件194比較用于負(fù)電壓的參考電壓Vref_NV和比較節(jié)點(diǎn)NC的電壓以生成用于負(fù)電壓的時(shí)鐘CLK_NEGP。比較部件194包括比較器196和邏輯部件197。比較器196 包括接收用于負(fù)電壓的參考電壓Vref_NEG的正輸入端和接收比較節(jié)點(diǎn)NC_H的電壓的負(fù)輸入端。在本實(shí)施例中，比較器196由差動(dòng)放大器實(shí)現(xiàn)。邏輯部件197通過對用于負(fù)電壓的時(shí)鐘CLK_NEG、比較器196的輸出和負(fù)電壓使能信號NV_EN執(zhí)行邏輯與(AND)來生成用于負(fù)電壓的時(shí)鐘CLK_NEGP。
控制部件195響應(yīng)于負(fù)電壓使能信號NV_EN決定電源部件191和放電部件193的激活。控制部件195包括第一反相器198、第二反相器199和電平位移器LS。第一反相器 198將負(fù)電壓使能信號NV_EN反相。第一反相器198的輸出被施加到電源部件191的PMOS 晶體管PM的柵極。第二反相器199將第一反相器198的輸出反相。電平位移器LS將第二反相器199的輸出電平轉(zhuǎn)換成高電壓電平。轉(zhuǎn)換成高電壓電平的第二反相器199的輸出被施加到放電部件193的NMOS晶體管HNM的柵極。
電平位移器LS包括接收第二反相器199的輸出的正輸入端In、接收第一反相器 198的輸出的負(fù)輸入端nln、接收用于阱電壓的負(fù)電壓NWELL的阱電壓輸入端Vneg和輸出端Out。電平位移器LS以與分壓部件192的第一電平位移器LSO相同的方式實(shí)現(xiàn)。
電平位移器圖11是示出圖10中圖示的第一電平位移器的例子的示圖。參照圖11，第一電平位移器LSO包括低電壓PMOS晶體管PLl和PL2、NM0S晶體管NL和高電壓NMOS晶體管NH1、 NH2 禾ロ NH3。第一 PMOS低電壓晶體管PLl和第一 NMOS高電壓晶體管NHl串聯(lián)連接在電源端 Vdd與阱電壓端Vneg之間，第二 PMOS低電壓晶體管PL2和第二 NMOS高電壓晶體管NH2串聯(lián)連接在電源端Vdd與阱電壓端Vneg之間，并且NMOS晶體管NL和第三NMOS高電壓晶體管NH3串聯(lián)連接在電源端Vdd與阱電壓端Vneg之間。第一 PMOS低電壓晶體管PLl的柵極連接到負(fù)輸入端nln，第二 PMOS低電壓晶體管PL2的柵極連接到正輸入端In，并且NMOS低電壓晶體管NL3的柵極連接到第一節(jié)點(diǎn)Ni。 第一低電壓PMOS晶體管PLl和第二低電壓PMOS晶體管PL2的主體與相應(yīng)的源極連接。在本實(shí)施例中，NMOS晶體管NL是高電壓晶體管。第一 NMOS高電壓晶體管NHl的柵極連接到第二節(jié)點(diǎn)N2，第二 NMOS高電壓晶體管 NH2的柵極連接到第一節(jié)點(diǎn)Ni，并且第三NMOS高電壓晶體管NH3的柵極連接到第二節(jié)點(diǎn) N2。第一到第三高電壓NMOS晶體管NH1、NH2和NH3中的每ー個(gè)的主體與相應(yīng)的源極連接。 也就是說，第一到第三高電壓NMOS晶體管NH1、NH2和NH3中的每ー個(gè)的主體與阱電壓端 Vneg連接。下面，將描述第一電平位移器LSO的操作。首先，假定與‘1’相對應(yīng)的電源電壓VDD被施加到正輸入端h，與‘0’相對應(yīng)的 OV被施加到負(fù)輸入端nln，并且-2V(用于阱電壓的負(fù)電壓NWELL)被施加到阱電壓端Vneg。 由于OV被施加到第一 PMOS低電壓晶體管PLl的柵極，所以第一 PMOS低電壓晶體管PLl導(dǎo)通。由于電源電壓VDD被施加到第二 PMOS低電壓晶體管PL2的柵極，所以第二 PMOS低電壓晶體管PL2截止。在此條件下，第一節(jié)點(diǎn)m達(dá)到電源電壓VDD。由于第一節(jié)點(diǎn)m達(dá)到電源電壓VDD，所以NMOS晶體管NL導(dǎo)通，從而輸出端Out被設(shè)置為電源電壓VDD。另ー方面，假定與‘0’相對應(yīng)的OV被施加到正輸入端h，與‘1’相對應(yīng)的電源電壓VDD被施加到負(fù)輸入端nln，并且_2V(用于阱電壓的負(fù)電壓NWELL)被施加到阱電壓端 Vneg0由于電源電壓VDD被施加到第一PMOS低電壓晶體管PLl的柵極，所以第一PMOS低電壓晶體管PLl截止。由于OV被施加到第二PMOS低電壓晶體管PL2的柵極，所以第二PMOS 低電壓晶體管PL2導(dǎo)通。在此條件下，第二節(jié)點(diǎn)N2達(dá)到電源電壓VDD。由于第二節(jié)點(diǎn)N2達(dá)到電源電壓VDD，所以第三NMOS高電壓晶體管NH3導(dǎo)通，從而輸出端Out被設(shè)置為-2V。在圖11中，電平位移器LSO包括由低電壓PMOS晶體管PLl和PL2實(shí)現(xiàn)的上拉電路。然而，本發(fā)明構(gòu)思不局限于此。根據(jù)本發(fā)明構(gòu)思的電平位移器的上拉電路可以由至少 ー個(gè)高電壓PMOS晶體管實(shí)現(xiàn)。在圖11中，電平位移器LSO包括由高電壓NMOS晶體管NHl到NH3實(shí)現(xiàn)的下拉電路。然而，本發(fā)明構(gòu)思不局限于此。根據(jù)本發(fā)明構(gòu)思的電平位移器的下拉電路可以由至少 ー個(gè)低電壓NMOS晶體管實(shí)現(xiàn)。用于字線的負(fù)電壓生成器圖12是示出圖9中圖示的用于字線的負(fù)電壓生成器的例子的示圖。參照圖12，用
22于字線的負(fù)電壓生成器186包括電源部件201、分壓部件202、放電部件203、比較部件204、 控制部件205和高電壓晶體管HNM。
電源部件201響應(yīng)于負(fù)電壓使能信號NV_EN控制電源部件201的激活。電源部件 201包括PMOS晶體管PM_W和電阻器R1_W。PMOS晶體管PM_W的柵極被連接以接收決定DC 電壓VDC_NEG的供應(yīng)的信號。此處，該輸入信號是反相的負(fù)電壓使能信號NV_EN。電阻器 R1_W連接在PMOS晶體管PM_W的一端與比較節(jié)點(diǎn)NC之間，并且在電源部件201激活時(shí)，將與DC電壓VDC_NEG和比較節(jié)點(diǎn)NC的電壓之間的電壓差相對應(yīng)的電流排入有源電流通路。 此時(shí)，流動(dòng)恒定電流。
分壓部件202使用串聯(lián)連接在比較節(jié)點(diǎn)NC_W與輸出節(jié)點(diǎn)N0_W之間的多個(gè)串聯(lián)連接的電阻器R2_W到R5_W對DC電壓VDC_NEG分壓。分壓部件202包括多個(gè)電阻器R2_W到 R5_W、用于高電壓的晶體管HM0_W到HM2_W以及電平位移器LS0_W到LS2_W。
多個(gè)電阻器R2_W到R5_W串聯(lián)連接。多個(gè)電阻器R2_W到R5_W當(dāng)中的電阻器R2_ 評、1 3_1和1 4_1可以根據(jù)相應(yīng)的修正碼TRM0_W到TRM2_W短路。在圖12的例子中，三個(gè)(3 個(gè))電阻器1 2_1、1 3_1和1 4_1能夠根據(jù)修正碼短路。然而，本發(fā)明構(gòu)思不局限于此。本發(fā)明構(gòu)思包括能夠根據(jù)至少一個(gè)修正碼短路的至少一個(gè)電阻器。
第一高電壓晶體管HM0_W與電阻器R4_W并聯(lián)連接，第二高電壓晶體管HM1_W與電阻器R3_W并聯(lián)連接，并且第三高電壓晶體管HM2_W與電阻器R2_W并聯(lián)連接。用于高電壓的第一到第三晶體管HM0_W到HM2_W的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。
第一電平位移器LS0_W包括接收修正碼TRM0_W的正輸入端In、接收反相的修正碼 nTRM0_W的負(fù)輸入端nln、接收用于阱電壓的負(fù)電壓NWELL的阱電壓輸入端Vneg、以及輸出與修正碼了觀0_1相對應(yīng)的轉(zhuǎn)換的電平的輸出端Out。第一電平位移器LS0_W的輸出端Out 與第一高電壓晶體管HM0_W的柵極連接。以與圖11中的第一電平位移器LSO相同的方式實(shí)現(xiàn)第一電平位移器LS0_W。第二電平位移器LS1_W和第三電平位移器LS2_W可以具有與第一電平位移器LS0_W相同的配置。
放電部件203響應(yīng)于負(fù)電壓使能信號NV_EN的反相版本對輸出節(jié)點(diǎn)N0_W的負(fù)電壓NWL放電。放電部件203連接在輸出節(jié)點(diǎn)N0_W與接地端之間。在本實(shí)施例中，放電部件 203包括NMOS晶體管HNM_W。此處，NMOS晶體管HNM_W可以是高電壓晶體管。NMOS晶體管 HNM_ff的主體被連接以接收用于負(fù)電壓泵的電壓NWELL。
比較部件204比較用于負(fù)電壓的參考電壓Vref_NV和比較節(jié)點(diǎn)NC_W的電壓，并將比較結(jié)果提供到PMOS高電壓晶體管HVM的柵極。比較部件204包括接收用于負(fù)電壓的參考電壓Vref_NEG的正輸入端和接收比較節(jié)點(diǎn)NC_W的電壓的負(fù)輸入端。在本實(shí)施例中，比較部件204由差動(dòng)放大器實(shí)現(xiàn)。
控制部件205響應(yīng)于負(fù)電壓使能信號NV_EN決定放電部件203的激活?？刂撇考?205包括第一反相器206、第二反相器207和電平位移器LS_W。第一反相器206將負(fù)電壓使能信號NV_EN反相。第二反相器207將第一反相器206的輸出反相。電平位移器LS_W將第二反相器199的輸出電平轉(zhuǎn)換成適于操作NMOS高電壓晶體管的電平。轉(zhuǎn)換成高電壓電平的第二反相器207的輸出被施加到放電部件203的NMOS晶體管HNM_W的柵極。
電平位移器LS_W包括接收第二反相器207的輸出的正輸入端In、接收第一反相器 206的輸出的負(fù)輸入端nln、接收用于阱電壓的負(fù)電壓NWELL的阱電壓輸入端Vneg和輸出端Out。電平位移器LS_W以與分壓部件202的第一電平位移器LS0_W相同的方式實(shí)現(xiàn)。高電壓晶體管HNM連接在用于負(fù)電壓泵的電壓NWELL與負(fù)電壓NWL之間。高電壓晶體管HNM根據(jù)比較部件204的比較值COMP電連接用于負(fù)電壓泵的電壓NWELL和負(fù)電壓 NWL。根據(jù)本發(fā)明構(gòu)思的實(shí)施例的用于字線的負(fù)電壓生成器186可以通過對DC電壓 VDC_NEG進(jìn)行電阻分壓來生成負(fù)電壓NWL。負(fù)電壓牛成器的第二實(shí)施例如圖9中所示，負(fù)電壓生成器123包括用于字線的負(fù)電壓生成器186，其生成施加到字線的負(fù)電壓NWL。然而，負(fù)電壓生成器123不需要包括用于字線的負(fù)電壓生成器186。圖13是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的圖2中的負(fù)電壓生成器的示圖。參照圖13，負(fù)電壓生成器123_1包括DC電壓生成器181、參考電壓生成器182、振蕩器183、負(fù)電壓檢測器184和負(fù)電壓泵185。除了用于字線的負(fù)電壓生成器被去除之外，負(fù)電壓生成器 123_1與圖9中的123相同，也就是說，負(fù)電壓泵185的輸出電壓被同時(shí)供應(yīng)到阱和字線。讀取驗(yàn)證電壓詵擇開關(guān)電路圖14是示出圖2中的讀取驗(yàn)證電壓選擇開關(guān)電路的例子的示圖。參照圖14，讀取驗(yàn)證電壓選擇開關(guān)電路104包括環(huán)繞電壓選擇晶體管211、負(fù)電壓選擇晶體管212、環(huán)繞電壓選擇開關(guān)213和負(fù)電壓選擇開關(guān)214。環(huán)繞電壓選擇晶體管211連接在被供應(yīng)以環(huán)繞電壓VLV的線215與被供應(yīng)以讀取驗(yàn)證電壓VRV的線之間。環(huán)繞電壓選擇晶體管211響應(yīng)于第一使能信號EN1_VRV導(dǎo)通或截止。此處，環(huán)繞電壓選擇晶體管211的阱是包括在深η型阱中的ρ型阱，并且環(huán)繞電壓選擇晶體管211的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。負(fù)電壓選擇晶體管212連接在被供應(yīng)以負(fù)電壓NWL的線217與被供應(yīng)以讀取驗(yàn)證電壓VRV的線216之間。負(fù)電壓選擇晶體管212響應(yīng)于第二使能信號EN2_VRV導(dǎo)通或截止。此處，負(fù)電壓選擇晶體管212的阱是包括在深η型阱中的ρ型阱，并且負(fù)電壓選擇晶體管212的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。環(huán)繞電壓選擇開關(guān)213響應(yīng)于第一使能信號EN1_VRV控制環(huán)繞電壓選擇晶體管 211的激活。環(huán)繞電壓選擇開關(guān)213包括接收高電壓VPP的高電壓端Vpp、接收用于阱電壓的負(fù)電壓NWELL的阱電壓端、接收使能信號EN1_VRV的使能端Eru以及輸出與使能信號 EN1_VRV相對應(yīng)的信號的輸出端Out。負(fù)電壓選擇開關(guān)214響應(yīng)于第二使能信號EN2_VRV控制負(fù)電壓選擇晶體管212的激活。負(fù)電壓選擇開關(guān)214包括接收高電壓VPP的高電壓端Vpp、接收用于阱電壓的負(fù)電壓NWELL的阱電壓端、接收使能信號EN2_VRV的使能端Eru以及輸出與使能信號EN2_VRV相對應(yīng)的信號的輸出端Out。負(fù)電壓選擇開關(guān)214以與環(huán)繞電壓選擇開關(guān)213相同的方式實(shí)現(xiàn)。根據(jù)本發(fā)明構(gòu)思的實(shí)施例的讀取驗(yàn)證電壓選擇開關(guān)電路104可以選擇與使能信號Em_VRV和EN2_VRV相對應(yīng)的環(huán)繞電壓VLV和負(fù)電壓NWL之一作為讀取驗(yàn)證電壓VRV，并且將選擇的讀取驗(yàn)證電壓VRV供應(yīng)到相應(yīng)的線216。環(huán)繞電壓選擇開關(guān)電路圖15是示出圖14中圖示的環(huán)繞電壓選擇開關(guān)的示圖。參照圖15，環(huán)繞電壓選擇開關(guān)213包括上拉電路218和下拉電路219。
上拉電路218響應(yīng)于輸入到使能端En的使能信號EN1_VRV將高電壓端Vpp的高電壓VPP輸出到輸出端Out。上拉電路218包括耗盡型晶體管NHD1、PMOS高電壓晶體管PH 和第一反相器INVl。耗盡型晶體管NHDl具有與高電壓端Vpp連接的漏極和與輸出端Out 連接的柵極。PMOS高電壓晶體管PH具有與耗盡型晶體管NHDl的源極連接的源極、與輸出端Out連接的漏極、以及被連接以接收反相的第一使能信號EN1_VRV的柵極。第一反相器 INVl將輸入到使能端En的第一使能信號EN1_VRV反相。
上拉電路218響應(yīng)于具有高電平的第一使能信號EN1_VRV將高電壓VPP施加到輸出端Out。下面，將更全面地描述將高電壓VPP輸出到輸出端Out的操作。
如果輸入具有高電平的第一使能信號EN1_VRV，則第一反相器INVl輸出低電平信號。PMOS高電壓晶體管PH被低電平信號導(dǎo)通。此時(shí)，假定輸出端Out的初始電平是0V，耗盡型晶體管NHDl響應(yīng)于OV的柵極電壓將耗盡型晶體管的閾值電壓(例如，大約2V)施加到輸出端Out。這意味著輸出端Out的電壓增加。同時(shí)，輸出端Out的增加的電壓被反饋到耗盡型晶體管NHDl的柵極。再一次，耗盡型晶體管NHDl響應(yīng)于反饋電壓增加輸出端Out 的電壓。耗盡型晶體管NHDl避免了輸出端Out的電壓急劇增加。輸出端Out的電壓通過上述操作的重復(fù)而增加到高電壓VPP。
另一方面，如果輸入具有低電平的第一使能信號EN1_VRV，則第一反相器INVl輸出高電平信號。PMOS高電壓晶體管PH被高電平信號截止。下拉電路219響應(yīng)于輸入到使能端En的第一使能信號EN1_VRV將阱電壓端Vneg的用于阱電壓的負(fù)電壓NWEL輸出到輸出端Out。此外，當(dāng)高電壓VPP被施加到輸出端Out時(shí)，下拉電路219將輸出端Out與第一讀取驗(yàn)證電壓選擇開關(guān)電路163的阱電隔離。
下拉電路219包括第一反相器INVl和第二反相器INV2、第二耗盡型晶體管NHD2 以及電平位移器220。第一反相器INVl將輸入到使能端En的第一使能信號EN1_VRV反相。 第二反相器INV2將第一反相器INVl的輸出反相。第二耗盡型晶體管NHD2連接在輸出端 Out與阻擋節(jié)點(diǎn)(blocking node)NFD之間。第二耗盡型晶體管NHD2響應(yīng)于具有高電平的第一使能信號EN1_VRV將下拉電路219與輸出端Out電隔離。
可以如下實(shí)現(xiàn)下拉電路219響應(yīng)于具有高電平的第一使能信號EN1_VRV與輸出端Out的隔離。第一反相器INVl響應(yīng)于具有高電平的第一使能信號EN1_VRV輸出低電平信號。第一 PMOS低電壓晶體管PLl響應(yīng)于從第一反相器INVl輸出的低電平信號被導(dǎo)通。 這使得電源端Vdd的電源電壓VDD被施加到第三NMOS高電壓晶體管NH3的柵極。從而，第三NMOS高電壓晶體管NH3被導(dǎo)通。這意味著電源電壓VDD被施加到阻擋節(jié)點(diǎn)NFD。此時(shí)， 如果阻擋節(jié)點(diǎn)NFD的電壓增加了第二耗盡型晶體管NHD2的閾值電壓，則下拉電路219響應(yīng)于具有高電平的第一使能信號EN1_VRV而與輸出端Out電隔離。
電平位移器220響應(yīng)于輸入到使能端En的第一使能信號EN1_VRV確定是將電源電壓VDD施加到阻擋節(jié)點(diǎn)NFD，還是將輸入到阱電壓端Vneg的用于阱電壓的負(fù)電壓NWEL施加到阻擋節(jié)點(diǎn)NH)。
電平位移器220包括低電壓PMOS晶體管PLl和PL2以及高電壓NMOS晶體管NHl、 NH2、NH3 和 NH4。
第一 PMOS低電壓晶體管PLl和第一 NMOS高電壓晶體管NHl串聯(lián)連接在電源端Vdd與阱電壓端Vneg之間。第二 PMOS低電壓晶體管PL2和第二 NMOS高電壓晶體管NH2串聯(lián)連接在電源端Vdd與阱電壓端Vneg之間。第四NMOS高電壓晶體管NH4和第三NMOS高電壓晶體管NH3串聯(lián)連接在電源端Vdd與阱電壓端Vneg之間。第一 PMOS低電壓晶體管PLl的柵極與第一反相器INVl的輸出連接，并且第二 PMOS低電壓晶體管PL2的柵極與第二反相器INV2的輸出連接。第三NMOS高電壓晶體管 NH4的柵極連接到第一節(jié)點(diǎn)W。第一低電壓PMOS晶體管PLl和第二低電壓PMOS晶體管 PL2的主體與相應(yīng)的源極連接。第四NMOS高電壓晶體管NH4的主體與相應(yīng)的源極連接。第一 NMOS高電壓晶體管NHl的柵極連接到第二節(jié)點(diǎn)N2，第二 NMOS高電壓晶體管 NH2的柵極連接到第一節(jié)點(diǎn)Ni，并且第三NMOS高電壓晶體管NH3的柵極連接到第二節(jié)點(diǎn) N2。第一到第三高電壓NMOS晶體管NH1、NH2和NH3的主體與相應(yīng)的主體連接。也就是說， 第一到第三高電壓NMOS晶體管NH1、NH2和NH3的主體與阱電壓端Vneg連接。下面，將更充分地描述電平位移器220的操作。當(dāng)輸入到使能端En的第一使能信號EN1_VRV具有高電平吋，第一反相器INVl輸出低電平信號，并且第二反相器INV2輸出高電平信號。由于低電平信號被施加到第一 PMOS 低電壓晶體管PLl的柵極，所以第一 PMOS低電壓晶體管PLl被導(dǎo)通。由于高電平信號被施加到第二 PMOS低電壓晶體管PL2的柵極，所以第二 PMOS低電壓晶體管PL2被截止。根據(jù)情況，第一節(jié)點(diǎn)W被設(shè)置到電源電壓VDD。這意味著第四NMOS高電壓晶體管NH4被導(dǎo)通。 從而，阻擋節(jié)點(diǎn)NFD的電壓達(dá)到電源電壓VDD。當(dāng)輸入到使能端En的第一使能信號EN1_VRV具有低電平吋，第一反相器INVl輸出高電平信號，并且第二反相器INV2輸出低電平信號。由于高電平信號被施加到第一 PMOS 低電壓晶體管PLl的柵極，所以第一 PMOS低電壓晶體管PLl被截止。由于低電平信號被施加到第二 PMOS低電壓晶體管PL2的柵極，所以第二 PMOS低電壓晶體管PL2被導(dǎo)通。根據(jù)情況，第二節(jié)點(diǎn)N2被設(shè)置為電源電壓VDD。這意味著第三NMOS高電壓晶體管NH2被導(dǎo)通。 從而，阻擋節(jié)點(diǎn)NFD的電壓達(dá)到輸入到阱電壓端Vneg的用于阱電壓的負(fù)電壓NWEL。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的電平位移器220以與圖11中的電平位移器LSO 相同的方式實(shí)現(xiàn)。根據(jù)本發(fā)明構(gòu)思的實(shí)施例的環(huán)繞電壓選擇開關(guān)213可以將高電壓VPP或用于阱電壓的負(fù)電壓NWEL供應(yīng)到環(huán)繞電壓選擇晶體管211的柵極(參照圖14)。字線電壓選擇開關(guān)電路圖16是示出圖2中的字線電壓選擇開關(guān)電路的例子的示圖。參照圖16，字線電壓選擇開關(guān)電路105包括讀取電壓選擇晶體管221、編程電壓選擇晶體管222、放電選擇開關(guān) 223、讀取驗(yàn)證電壓選擇開關(guān)224、編程電壓選擇開關(guān)225和電平位移器226。讀取電壓選擇晶體管221連接在被供應(yīng)以讀取驗(yàn)證電壓VRV的線216與被供應(yīng)以字線電壓VffL的線227之間。此處，讀取驗(yàn)證電壓VRV是讀取電壓或驗(yàn)證電壓。讀取電壓選擇晶體管221響應(yīng)于第一使能信號Em被導(dǎo)通。讀取電壓選擇晶體管221的阱是包括在深η型阱中的ρ型阱，并且讀取電壓選擇晶體管221的阱被供應(yīng)以用于阱電壓的負(fù)電壓 NWELL0編程電壓選擇晶體管222連接在被供應(yīng)以編程電壓VPGM的線2 與被供應(yīng)以字線電壓VffL的線227之間。編程電壓選擇晶體管222響應(yīng)于第二使能信號EN2被導(dǎo)通。編
26程電壓選擇晶體管222的阱是包括在深n型阱中的p型阱，并且編程電壓選擇晶體管222 的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。
放電選擇開關(guān)223響應(yīng)第三使能信號EN3并決定被供應(yīng)以字線電壓VWL的線227 的放電。放電選擇開關(guān)223連接在線227與接地端之間。放電選擇開關(guān)223的阱是包括在深n型阱中的p型阱，并且放電選擇開關(guān)223的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。
讀取驗(yàn)證電壓選擇開關(guān)224響應(yīng)于第一使能信號ENl決定讀取電壓選擇晶體管 221的激活。讀取驗(yàn)證電壓選擇開關(guān)224包括接收高電壓VPP的高電壓端Vpp、接收用于阱電壓的負(fù)電壓NWELL的阱電壓端、接收使能信號ENl的使能端En、以及輸出與使能信號ENl 相對應(yīng)的信號的輸出端Out。讀取驗(yàn)證電壓選擇開關(guān)224以與圖21中的環(huán)繞電壓選擇開關(guān) 213相同的方式實(shí)現(xiàn)。
編程電壓選擇開關(guān)225響應(yīng)于第二使能信號EN2控制編程電壓選擇晶體管222的激活。編程電壓選擇開關(guān)225包括接收高電壓VPP的高電壓端Vpp、接收用于阱電壓的負(fù)電壓NWELL的阱電壓端、接收使能信號ENl的使能端En、以及輸出與使能信號ENl相對應(yīng)的信號的輸出端Out。編程電壓選擇開關(guān)225以與圖21中的環(huán)繞電壓選擇開關(guān)213相同的方式實(shí)現(xiàn)。
電平位移器226轉(zhuǎn)換第三使能信號EN3的電平，并將結(jié)果提供到放電選擇晶體管 223的柵極。電平位移器226包括接收第三使能信號EN3的正輸入端In、接收第三使能信號EN3的反相版本的負(fù)輸入端nln、接收用于阱電壓的負(fù)電壓NWEL的阱電壓端、以及輸出與第三使能信號EN3相對應(yīng)的轉(zhuǎn)換的電平的輸出端Out。電平位移器226以與圖11中的電平位移器LSO相同的方式實(shí)現(xiàn)。
根據(jù)本發(fā)明構(gòu)思的實(shí)施例的字線電壓選擇開關(guān)電路105可以選擇與使能信號 ENl EN3和nEN3相對應(yīng)的讀取驗(yàn)證電壓VRV和編程電壓VPGM之一作為字線電壓WL,并將被選字線電壓VWL供應(yīng)到相應(yīng)的線227。
字線電壓詵擇操作
圖17是在編程操作期間圖16中示出的字線電壓選擇開關(guān)電路的字線電壓選擇操作的時(shí)序圖。參照圖16和圖17，字線電壓選擇開關(guān)電路105的字線電壓選擇操作如下執(zhí)行。圖17中圖示的編程操作可以通過2步驗(yàn)證操作來執(zhí)行。
在輸入編程操作命令80h之后，加載與寫入數(shù)據(jù)的頁面相對應(yīng)的地址ADDR和將被寫入的數(shù)據(jù)。在數(shù)據(jù)加載完成之后，接收頁面編程操作命令10h。高電壓生成器121(參照圖2)響應(yīng)于頁面編程操作命令I(lǐng)Oh被激活。從而，在高電壓設(shè)置(setup)時(shí)段，高電壓生成器121生成高電壓VPP、編程電壓VPGM、通過電壓VPASS、讀取通過電壓VREAD。此外，高電壓生成器121可以在頁面編程操作命令I(lǐng)Oh之后的驗(yàn)證讀取時(shí)段之前生成讀取通過電壓 VREAD0
在位線設(shè)置時(shí)段，輸入/輸出電路(未示出)根據(jù)在第一編程循環(huán)的輸入數(shù)據(jù)，將位線編程電壓(例如，地電壓)或位線禁止電壓(例如，電源電壓)施加到位線。從第二編程循環(huán)起，根據(jù)先前執(zhí)行的2步驗(yàn)證結(jié)果,將位線強(qiáng)制電壓(bit line forcing voltage) (例如，IV)與位線編程電壓和位線禁止電壓一起施加到位線。此處，位線強(qiáng)制電壓被施加到在2步驗(yàn)證操作的預(yù)驗(yàn)證操作已經(jīng)通過驗(yàn)證而在2步驗(yàn)證時(shí)段已經(jīng)失敗的存儲單元所對應(yīng)的位線。CN 102543186 A在編程執(zhí)行時(shí)段，字線電壓選擇開關(guān)電路105響應(yīng)于第一使能信號Em選擇編程電壓VPGM作為字線電壓WL。被選字線電壓VWL被施加到與輸入地址ADDR相對應(yīng)的字線。在恢復(fù)時(shí)段(recovery period)，字線電壓選擇開關(guān)電路105響應(yīng)于第三使能信號EN3對與被選字線相對應(yīng)的至少一條線227(參照圖16)的字線電壓VffL放電。然后，執(zhí)行驗(yàn)證讀取操作。在驗(yàn)證讀取時(shí)段，第一字線電壓選擇開關(guān)電路105響應(yīng)于第二使能信號EN2選擇讀取驗(yàn)證電壓VRV作為字線電壓VffL。此處，讀驗(yàn)證電壓VRV可以是負(fù)電壓或低電壓。圖17中圖示的驗(yàn)證讀取時(shí)段包括用于驗(yàn)證第一驗(yàn)證電壓Vl的第一驗(yàn)證時(shí)段TV1、 用于驗(yàn)證第二驗(yàn)證電壓V2的第二驗(yàn)證時(shí)段TV2、以及用于驗(yàn)證第三驗(yàn)證電壓V3的第三驗(yàn)證時(shí)段TV3。第一驗(yàn)證時(shí)段TVl包括通過第一預(yù)驗(yàn)證電壓PVl進(jìn)行驗(yàn)證的第一歩驗(yàn)證時(shí)段和通過第一驗(yàn)證電壓Vl進(jìn)行驗(yàn)證的第二步驗(yàn)證時(shí)段。在第一驗(yàn)證時(shí)段，第一預(yù)驗(yàn)證電壓PVl和第一驗(yàn)證電壓Vl是負(fù)電壓。在第一驗(yàn)證時(shí)段TVl，負(fù)電壓生成器123(參照圖2、被激活以生成用于阱電壓的負(fù)電壓NWEL。第二驗(yàn)證時(shí)段TV2包括通過第二預(yù)驗(yàn)證電壓PV2進(jìn)行驗(yàn)證的第一歩驗(yàn)證時(shí)段和通過第二驗(yàn)證電壓V2進(jìn)行驗(yàn)證的第二步驗(yàn)證時(shí)段。第三驗(yàn)證時(shí)段TV3包括通過第三預(yù)驗(yàn)證電壓PV3進(jìn)行驗(yàn)證的第一歩驗(yàn)證時(shí)段和通過第二驗(yàn)證電壓V3進(jìn)行驗(yàn)證的第二步驗(yàn)證時(shí)段。 在第二驗(yàn)證時(shí)段TV2和第三驗(yàn)證時(shí)段TV3，低電壓生成器122 (參照圖2~)通過讀取驗(yàn)證電壓 VRV 生成電壓 PV2、V2、PV3 禾P V3。在本實(shí)施例中，第一驗(yàn)證時(shí)段TV1、第二驗(yàn)證時(shí)段TV2和第三驗(yàn)證時(shí)段TV3可以具有相同的執(zhí)行時(shí)間。在另ー個(gè)實(shí)施例中，第一驗(yàn)證時(shí)段TVl、第二驗(yàn)證時(shí)段TV2和第三驗(yàn)證時(shí)段TV3中的至少ー個(gè)可以在不同的時(shí)間期間執(zhí)行。在美國專利第7139192號中公開了編程時(shí)段的變化，其內(nèi)容通過全文引用合并于此。如果2步驗(yàn)證操作全部完成，則檢查驗(yàn)證操作的通過/失敗。如果驗(yàn)證操作失敗， 則編程電壓泵134(參照圖3)將編程電壓VPGM增加預(yù)定值。此外，在每個(gè)2步驗(yàn)證操作中，在將位線強(qiáng)制電壓施加到在預(yù)驗(yàn)證時(shí)段失敗且在第二步驗(yàn)證時(shí)段通過的存儲單元所對應(yīng)的位線之后，再次執(zhí)行編程。如果驗(yàn)證操作成功，則將全部線的電壓放電。根據(jù)本發(fā)明構(gòu)思的實(shí)施例的編程方法可以通過負(fù)電壓PVl和Vl執(zhí)行2步驗(yàn)證操作。圖18是用于描述圖17中圖示的2步驗(yàn)證操作的示圖。參照圖18，不相對于該存儲單元A進(jìn)行位線強(qiáng)制(bit line forcing)，該存儲単元A的閾值電壓未包括在與目標(biāo)編程狀態(tài)P相鄰的預(yù)定范圍內(nèi)。另ー方面，相對于該存儲單元B進(jìn)行位線強(qiáng)制，該存儲単元B 的閾值電壓包括在與目標(biāo)編程狀態(tài)P相鄰的預(yù)定范圍內(nèi)。假定本發(fā)明構(gòu)思的編程操作以增量步進(jìn)脈沖編程(incremental step pulse program, ISPP)方式執(zhí)行，字線電壓VWL具有編程電壓ISPP，該編程電壓ISPP根據(jù)編程循環(huán)的重復(fù)而增加預(yù)定增量Δ ISPP。此處，字線電壓VffL被施加到與未包括在預(yù)定范圍內(nèi)的存儲單元A和包括在預(yù)定范圍內(nèi)的存儲單元B連接的選擇的字線。在編程操作期間，位線電壓VBL是位線編程電壓BLPV(例如，地電壓)、位線強(qiáng)制電壓BLFV和位線編程禁止電壓(例如，電源電壓)中的任何一個(gè)。此處，位線強(qiáng)制電壓BLFV 的電平高于位線編程電壓BLPV，并且低于位線編程禁止電壓。
將被編程的單元包括與被供應(yīng)以位線編程電壓BLPV的位線連接的存儲單元和與被供應(yīng)以位線強(qiáng)制電壓BLFV的位線連接的存儲單元。與被供應(yīng)以位線編程禁止電壓的位線連接的存儲單元是編程禁止的存儲單元。
參照圖18，在編程操作期間，位線編程電壓BLPV被施加到與未包括在預(yù)定范圍內(nèi)的存儲單元A連接的位線，并且位線強(qiáng)制電壓BLFV被施加到與包括在預(yù)定范圍內(nèi)的存儲單元B連接的位線。也就是說，編程電壓被施加到與存儲單元A相對應(yīng)的位線，而位線強(qiáng)制電壓被施加到與存儲單元B相對應(yīng)的位線。
隨著編程循環(huán)增力卩，在編程操作期間，被緩慢編程的存儲單元A經(jīng)歷 (experience)字線電壓ISPP，而被迅速編程的存儲單元B經(jīng)歷(ISPP-BLFV)的值。
與被迅速編程的存儲單元B相比，被緩慢編程的存儲單元A多經(jīng)歷了位線強(qiáng)制電壓BLFV。因此，被緩慢編程的存儲單元A能夠?qū)⒀h(huán)數(shù)量減少與位線強(qiáng)制電壓BLFV相應(yīng)的電壓增量。
例如，假定位線編程電壓BLPV是OV且位線強(qiáng)制電壓BLFV是IV，在被迅速編程的存儲單元B的情況下，編程操作在編程電壓被施加到字線且IV的位線強(qiáng)制電壓BLFV被施加到位線的條件下執(zhí)行。另一方面，在被緩慢編程的存儲單元A的情況下，編程操作在編程電壓被施加到字線且OV被施加到位線的條件下運(yùn)行。與被迅速編程的存儲單元B相比，向被緩慢編程的存儲單元A多施加了大約IV。假定按照編程循環(huán)重復(fù)而增加0. 3V，則編程循環(huán)可以減少3或4次。
在本實(shí)施例中，盡管被緩慢編程的存儲單元A在下一個(gè)編程循環(huán)進(jìn)入預(yù)定范圍， 但在存儲單元A達(dá)到目標(biāo)編程狀態(tài)P之前不會(huì)對存儲單元A進(jìn)行位線強(qiáng)制。然而，本發(fā)明構(gòu)思不局限于此。在另一個(gè)實(shí)施例中，如果被緩慢編程的存儲單元A在下一個(gè)編程循環(huán)進(jìn)入預(yù)定范圍，則對存儲單元A進(jìn)行位線強(qiáng)制。
根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件通過在編程操作期間不相對于被緩慢編程的存儲單元執(zhí)行位線強(qiáng)制，來減少循環(huán)數(shù)量。
可以根據(jù)預(yù)驗(yàn)證和第二步驗(yàn)證時(shí)段來進(jìn)行判定慢速存儲單元A和快速存儲單元B 的操作，即，決定存儲單元的位線強(qiáng)制的操作。例如，將在預(yù)驗(yàn)證操作通過且在第二步驗(yàn)證時(shí)段失敗的存儲單元判定為快速存儲單元B。如果預(yù)驗(yàn)證操作失敗，則存儲單元被裁定為慢速存儲單元A。
根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的編程操作不局限于2步驗(yàn)證操作。例如，作為替代，可以使用I步驗(yàn)證操作來實(shí)行根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的編程操作。
圖19是根據(jù)本發(fā)明構(gòu)思的另一個(gè)示例性實(shí)施例的圖18中的字線電壓選擇開關(guān)電路的字線電壓選擇操作的時(shí)序圖。圖19中圖示的編程操作可以通過I步驗(yàn)證操作來執(zhí)行。
在輸入編程操作命令80h之后，加載與寫入數(shù)據(jù)的頁面相對應(yīng)的地址ADDR和將被寫入的數(shù)據(jù)。在數(shù)據(jù)加載完成之后，接收頁面編程操作命令10h。高電壓生成器121(參照圖2)響應(yīng)于頁面編程操作命令I(lǐng)Oh被激活。
在輸入編程操作命令80h之后，加載與寫入數(shù)據(jù)的頁面相對應(yīng)的地址ADDR和將被寫入的數(shù)據(jù)。在數(shù)據(jù)加載完成之后，接收頁面編程操作命令10h。高電壓生成器121(參照圖2)響應(yīng)于頁面編程操作命令I(lǐng)Oh被激活。從而，在高電壓設(shè)置時(shí)段，高電壓生成器121 生成高電壓VPP、編程電壓VPGM、通過電壓VPASS、讀取通過電壓VREAD。在位線設(shè)置時(shí)段，輸入/輸出電路(未示出)根據(jù)在第一編程循環(huán)的輸入數(shù)據(jù)并根據(jù)來自第二編程循環(huán)的驗(yàn)證讀取結(jié)果，施加位線編程電壓(例如，地電壓)或位線禁止電壓(例如，電源電壓)。在編程執(zhí)行時(shí)段，字線電壓選擇開關(guān)電路105響應(yīng)于第一使能信號Em選擇編程電壓VPGM作為字線電壓WL。被選字線電壓VWL被施加到與輸入地址ADDR相對應(yīng)的字線。在恢復(fù)時(shí)段(recovery period)，字線電壓選擇開關(guān)電路105響應(yīng)于第三使能信號EN3對與被選字線相對應(yīng)的至少一條線226(參照圖22)的字線電壓VffL放電。然后，執(zhí)行驗(yàn)證讀取操作。在驗(yàn)證讀取時(shí)段，第一字線電壓選擇開關(guān)電路105響應(yīng)于第二使能信號EN2選擇讀取驗(yàn)證電壓VRV作為字線電壓WL0此處，讀取驗(yàn)證電壓VRV可以是負(fù)電壓或低電壓。圖19中圖示的驗(yàn)證讀取時(shí)段包括用于驗(yàn)證第一驗(yàn)證電壓Vl的第一驗(yàn)證時(shí)段TV1、 用于驗(yàn)證第二驗(yàn)證電壓V2的第二驗(yàn)證時(shí)段TV2、以及用于驗(yàn)證第三驗(yàn)證電壓V3的第三驗(yàn)證時(shí)段TV3。在第一驗(yàn)證時(shí)段TVl，第一驗(yàn)證電壓Vl是負(fù)電壓。在第一驗(yàn)證時(shí)段TVl，負(fù)電壓生成器123(參照圖2)被激活以生成用于阱電壓的負(fù)電壓NWELL。在第二驗(yàn)證時(shí)段TV2和第三驗(yàn)證時(shí)段TV3，低電壓生成器172 (參照圖2、生成讀取驗(yàn)證電壓VRV。如果2步驗(yàn)證操作完成，則檢查驗(yàn)證操作的通過/失敗。如果驗(yàn)證操作失敗，則編程電壓泵134(參照圖3)將編程電壓VPGM增加預(yù)定值。此時(shí)，生成的編程電壓VPGM是新的編程電壓VPGM。如果驗(yàn)證操作成功，則將全部線的電壓放電。根據(jù)本發(fā)明構(gòu)思的實(shí)施例的編程方法可以通過負(fù)電壓Vl執(zhí)行1步驗(yàn)證操作。選擇線驅(qū)動(dòng)器電路圖20是示出圖2中的選擇線驅(qū)動(dòng)器電路的例子的示圖。參照圖20，選擇線驅(qū)動(dòng)器電路106包括字線電壓選擇晶體管231、讀取通過電壓選擇晶體管232、通過電壓選擇晶體管233、放電選擇晶體管234、字線電壓選擇開關(guān)235、讀取通過電壓選擇開關(guān)236、通過電壓選擇開關(guān)237和電平位移器238。字線電壓選擇晶體管231連接在被供應(yīng)以字線電壓VWL的線227和選擇線SI<N> 之間。此處，選擇線SI<N>是第η選擇線。字線電壓選擇晶體管231響應(yīng)于使能信號EN1_S 被導(dǎo)通。此處，使能信號EN1_S在編程執(zhí)行時(shí)段期間具有高電平。字線電壓選擇晶體管231 的阱是包括在深η型阱中的ρ型阱，并且字線電壓選擇晶體管231的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。讀取通過電壓選擇晶體管232連接在被供應(yīng)以讀取通過電壓VREAD的線2 與選擇線SI<N>之間。讀取通過電壓選擇晶體管232響應(yīng)于使能信號EN2_S被導(dǎo)通。此處，使能信號EN2_S在讀取操作時(shí)段或驗(yàn)證讀取時(shí)段具有高電平。讀取通過電壓選擇晶體管232 的阱是包括在深η型阱中的ρ型阱，并且讀取通過電壓選擇晶體管232的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。通過電壓選擇晶體管233連接在被供應(yīng)以通過電壓VPASS的線2 與選擇線SI<N>之間。通過電壓選擇晶體管233響應(yīng)于使能信號EN3_S被導(dǎo)通。此處，使能信號EN1_ S在該編程執(zhí)行時(shí)段具有高電平。通過電壓選擇晶體管233的阱是包括在深n型阱中的p 型阱，并且通過電壓選擇晶體管233的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。
放電選擇晶體管234響應(yīng)于使能信號EN4_S控制選擇線SI〈N>的放電。放電選擇晶體管234連接在選擇線SI〈N>與接地端之間。放電選擇晶體管234的阱是包括在深n型阱中的P型阱，并且放電選擇晶體管234的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。
字線電壓選擇晶體管231、讀取通過電壓選擇晶體管232和通過電壓選擇晶體管 233以與圖15中的選擇開關(guān)電路163相同的方式實(shí)現(xiàn)。
電平位移器238轉(zhuǎn)換使能信號EN4_S的電平，以將電平位移結(jié)果提供到放電選擇晶體管234的柵極。電平位移器238包括接收使能信號EN4_S的正輸入端In、接收使能信號EN4_S的反相版本的負(fù)輸入端nln、接收用于阱電壓的負(fù)電壓NWELL的阱電壓端、以及輸出與使能信號￡__3相對應(yīng)的轉(zhuǎn)換的電平的輸出端Out。電平位移器238以與圖11中的電平位移器LSO相同的方式實(shí)現(xiàn)。
為了解釋方便，圖20中圖示了一個(gè)選擇線驅(qū)動(dòng)器。圖2中的選擇線驅(qū)動(dòng)器電路 106可以包括分別與一個(gè)存儲塊中包括的字線相對應(yīng)的選擇線驅(qū)動(dòng)器。
根據(jù)本發(fā)明構(gòu)思實(shí)施例的選擇線驅(qū)動(dòng)器電路106可以將與使能信號EN1_S EN4_ S以及nEN4_S相對應(yīng)的字線電壓VWL、讀取通過電壓VREAD和通過電壓VPASS之一供應(yīng)到相應(yīng)的選擇線SI〈N>。
詵擇線詵擇開關(guān)電路
圖21是示出圖2中的選擇線選擇開關(guān)電路的例子的示圖。參照圖21,選擇線選擇開關(guān)電路107包括第一電源電壓選擇晶體管241和第二電源電壓選擇晶體管244、第一選擇線選擇晶體管242和第二選擇線選擇晶體管245、第一放電選擇晶體管243和第二放電選擇晶體管246、第一電源電壓選擇開關(guān)247和第二電源電壓選擇開關(guān)250、第一選擇線選擇開關(guān)248和第二選擇線選擇開關(guān)251、以及第一電平位移器249和第二電平位移器252。
第一電源電壓選擇晶體管241響應(yīng)于使能信號EN1_SS將電源電壓VDD施加到第一選擇線SI_1〈N>。第一電源電壓選擇晶體管241的阱是包括在深n型阱中的p型阱，并且第一電源電壓選擇晶體管241的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。
第一選擇線選擇晶體管242響應(yīng)于使能信號EN2_SS將選擇線SI〈N>與第一選擇線SI_1〈N>連接。第一選擇線選擇晶體管242的阱是包括在深n型阱中的p型阱，并且第一選擇線選擇晶體管242的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。
第一放電選擇晶體管243響應(yīng)于使能信號EN3_SS決定第一選擇線SI_1〈N>的放電。放電選擇晶體管243連接在第一選擇線SI_1〈N>與接地端之間。第一放電選擇晶體管244的阱是包括在深n型阱中的p型阱，并且第一放電選擇晶體管244的阱被供應(yīng)以用于講電壓的負(fù)電壓NWELL。
第二電源電壓選擇晶體管244響應(yīng)于使能信號EN2_SS將電源電壓VDD施加到第二選擇線SI_2〈N>。第二電源電壓選擇晶體管244的阱是包括在深n型阱中的p型阱，并且第二電源電壓選擇晶體管244的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。
第二選擇線選擇晶體管245響應(yīng)于使能信號EN5_SS將選擇線SI〈N>與第二選擇線SI_2〈N>連接。第一選擇線選擇晶體管245的阱是包括在深n型阱中的p型阱，并且第一選擇線選擇晶體管對5的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。第二放電選擇晶體管246響應(yīng)于使能信號EN6_SS決定第二選擇線SI_2<N>的放電。第二放電選擇晶體管246連接在第一選擇線SI_1<N>與接地端之間。放電選擇晶體管 243的阱是包括在深η型阱中的ρ型阱，并且放電選擇晶體管243的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。選擇開關(guān)Μ7、Μ8、250和251以與圖15中的選擇開關(guān)213相同的方式實(shí)現(xiàn)。電平位移器253和254以與圖11中的電平位移器LSO相同的方式實(shí)現(xiàn)。根據(jù)本發(fā)明構(gòu)思實(shí)施例的選擇線選擇開關(guān)電路107可以將與使能信號EN1_SS、 EN6_SS、nEN3_SS和nEN6_SS相對應(yīng)的選擇線SI<N>電連接到第一選擇線SI_1<N>和第二選擇線SI_2<N>之一。阱電壓詵擇開關(guān)電路圖22是示出圖2中的阱電壓選擇開關(guān)電路的例子的示圖。參照圖22，阱電壓選擇開關(guān)電路108包括第一阱電壓選擇晶體管261和第二阱電壓選擇晶體管沈2、第一電阻器 263和第二電阻器沈4、第一放電選擇晶體管沈5和第二放電選擇晶體管沈6、第一阱電壓選擇開關(guān)267和第二阱電壓選擇開關(guān)沈8、以及第一電平位移器269和第二電平位移器270。第一阱電壓選擇晶體管261響應(yīng)于使能信號EN1_W·被供應(yīng)以用于阱電壓的負(fù)電壓NWELL的線271和被供應(yīng)以第一阱電壓VWELLl的線272電連接。第一阱電壓選擇晶體管261的阱是包括在深η型阱中的ρ型阱，并且第一阱電壓選擇晶體管的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。第二阱電壓選擇晶體管沈2響應(yīng)于使能信號EN4_W·被供應(yīng)以用于阱電壓的負(fù)電壓NWELL的線271和被供應(yīng)以第二阱電壓VWELL2的線272電連接。第二阱電壓選擇晶體管沈2的阱是包括在深η型阱中的ρ型阱，并且第二阱電壓選擇晶體管沈2的阱被供應(yīng)以用于阱電壓的負(fù)電壓NWELL。第一電阻器沈3的一端與向其施加了第一阱電壓VWELLl的線272連接。第一電阻器263避免了在放電操作中有大量電流瞬時(shí)流動(dòng)。這是因?yàn)?，?dāng)高電壓(例如，20V)被瞬時(shí)放電到OV時(shí)，晶體管因快回(snap back)現(xiàn)象而操作異常。第二電阻器沈4的一端與被施加了第二阱電壓VWELL2的線272連接。第二電阻器264避免了在放電操作中有大量電流瞬時(shí)流動(dòng)。第一放電選擇晶體管265連接在第一電阻器沈3的另一端與接地端之間，且響應(yīng)于使能信號EN3_W決定被供應(yīng)以第一阱電壓VWELLl的線271的放電。第二放電選擇晶體管266連接在第二電阻器沈4的另一端與接地端之間，且響應(yīng)于使能信號EN6_W決定被供應(yīng)以第二阱電壓VWELL2的線272的放電。第一阱電壓選擇開關(guān)267和第二阱電壓選擇開關(guān)沈8以與圖15中的選擇開關(guān)213 相同的方式實(shí)現(xiàn)。第一電平位移器267和第二電平位移器沈8以與圖11中的電平位移器LSO相同的方式實(shí)現(xiàn)。根據(jù)本發(fā)明構(gòu)思實(shí)施例的阱電壓選擇開關(guān)電路108可以與使能信號Em_W EN4_ W、nEN3_ff和nEN4_W相對應(yīng)地使用用于阱電壓的負(fù)電壓NWELL作為第一阱電壓VWELLl和第二阱電壓VWELL2之一。
行譯碼器的第一實(shí)施例
圖23是示出根據(jù)本發(fā)明構(gòu)思的第一實(shí)施例的圖2中的行譯碼器的示圖。為了解釋方便，圖23中圖示了一個(gè)行譯碼器。然而，本發(fā)明構(gòu)思的存儲器件包括分別與存儲塊相對應(yīng)的行譯碼器。參照圖23，行譯碼器109包括上拉電路281、下拉電路282和電壓傳送電路 283。
上拉電路281連接在高電壓VPP與塊字線BWL之間，并且響應(yīng)于電壓傳送使能信號EN將高電壓VPP施加到塊字線BWL。此處，使能信號EN由電壓傳送使能信號和放電信號的組合確定，該放電信號根據(jù)輸入地址ADDR確定。
上拉電路281包括第一耗盡型晶體管NHDl、PMOS晶體管PH和第一反相器INVl。 第一耗盡型晶體管NHDl具有與高電壓VPP連接的漏極和與塊字線BWL連接的柵極。PMOS 高電壓晶體管PH具有與耗盡型晶體管NHDl的源極連接的源極、與塊字線BWL連接的漏極和被連接為接收電壓傳送使能信號EN的反相版本的柵極。此處，電壓傳送使能信號EN的反相版本是第一反相器INVl的輸出。上拉電路281響應(yīng)于具有高電平的電壓傳送使能信號EN將高電壓VPP施加到塊字線BWL。高電壓VPP經(jīng)由下列過程被施加到塊字線BWL。
如果輸入具有高電平的電壓傳送使能信號EN,則第一反相器INVl輸出低電平信號。PMOS高電壓晶體管PH被低電平信號導(dǎo)通。此時(shí)，假定塊字線的初始電平是0V。因此， 耗盡型晶體管NHDl響應(yīng)于OV的柵極電壓施加第一耗盡型晶體管NHDl的閾值電壓(例如， 大約2V)。這意味著塊字線BWL的電壓增加。同時(shí)，塊字線BWL增加的電壓被反饋到第一耗盡型晶體管NHDl的柵極。第一耗盡型晶體管NHDl響應(yīng)于反饋電壓增加塊字線BWL的電壓。第一耗盡型晶體管NHDl避免了塊字線BWL的電壓急劇增加。塊字線BWL的電壓通過上述操作的重復(fù)而增加到高電壓VPP。
另一方面，如果輸入具有低電平的電壓傳送使能信號EN,貝U第一反相器INVl輸出高電平信號。PMOS高電壓晶體管PH被高電平信號截止。
當(dāng)高電壓VPP被施加到塊字線BWL時(shí)，下拉電路282將塊字線BWL與施加到行譯碼器109的阱的電壓電隔離。此外，下拉電路282響應(yīng)于電壓傳送使能信號EN將塊字線BWL 與行譯碼器109的阱電連接。也就是說，下拉電路282響應(yīng)于電壓傳送使能信號EN的反相版本將施加到行譯碼器的阱的阱電壓施加到塊字線BWL。
下拉電路282包括第二耗盡型晶體管NHD2、低電壓PMOS晶體管PLl和PL2、高電壓NMOS晶體管NHl到NH4、以及第一反相器INVl和第二反相器INV2。
第二耗盡型晶體管NHD2連接在塊字線BWL與阻擋節(jié)點(diǎn)(block node) NFD之間。第二耗盡型晶體管NHD2響應(yīng)于具有低電平的電壓傳送使能信號EN將下拉電路與塊字線BWL 電連接。第二耗盡型晶體管NHD2響應(yīng)于具有高電平的電壓傳送使能信號EN將下拉電路與塊字線BWL電隔離。
下拉電路響應(yīng)于具有高電平的電壓傳送使能信號EN與塊字線BWL的隔離將如下執(zhí)行。第一反相器響應(yīng)于電壓傳送使能信號EN的高電平輸出低電平信號。PMOS晶體管PLl 響應(yīng)于低電平信號導(dǎo)通。隨著PMOS低電壓晶體管PLl的導(dǎo)通，電源電壓VDD被施加到第三 NMOS高電壓晶體管NH3的柵極。這使得第三匪OS高電壓晶體管NH3被導(dǎo)通。因此，電源電壓VDD被施加到阻擋節(jié)點(diǎn)NFD。此時(shí)，如果節(jié)點(diǎn)NFD的電壓增加第二耗盡型晶體管NHD2的閾值電壓，則第二耗盡型晶體管NHD2被關(guān)斷。下拉電路282響應(yīng)于塊使能信號EN的高電平與塊字線BffL電隔離。同吋，在放電操作吋，第二耗盡型晶體管NHD2避免了塊字線BWL的高電壓VPP被急劇放電。下拉電路響應(yīng)于具有低電平的電壓傳送使能信號EN與塊字線BWL連接將如下執(zhí)行。如果輸入低電平的電壓傳送使能信號EN，則第一反相器INVl輸出高電平信號，并且第 ニ反相器INV2響應(yīng)于從第一反相器INVl輸出的高電平信號輸出低電平信號。第二 PMOS 低電壓晶體管PL2響應(yīng)于從第二反相器INV2輸出的低電平信號導(dǎo)通。當(dāng)PMOS晶體管PL2 被導(dǎo)通時(shí)，電源電壓VDD被施加到NMOS高電壓晶體管NH4的柵極。這意味著，NMOS高電壓晶體管NH4被導(dǎo)通并且第一阱電壓VWELLl被施加到阻擋節(jié)點(diǎn)NFD。第一阻擋節(jié)點(diǎn)NFD的第一阱電壓VWELLl經(jīng)由第二耗盡型晶體管NHD2施加到塊選擇線BWL。同吋，如果塊字線BWL的電壓是0V，則阻擋節(jié)點(diǎn)NFD的第一阱電壓VWELLl通過第 ニ耗盡型晶體管NHD2被施加到塊字線BWL。另ー方面，如果塊字線BWL的電壓是高電壓 VPP，則第二耗盡型晶體管NHD2放電塊字線BWL的高電壓VPP。這意味著，塊字線BWL的電壓被設(shè)置到第一阱電壓VWELL1。電壓傳送電路觀3響應(yīng)于施加到塊字線BWL的高電壓VPP，分別將選擇線SO到 S63、串線SS和接地線GS與字線mi)到札63、串選擇線SSL和地選擇線GSL連接。為了解釋方便，字線的數(shù)目限定為64。然而，字線的數(shù)目不局限于此。第一 MAT 101 (參照圖2)的多個(gè)存儲塊共用選擇線SO到S63。在編程/讀取/擦除操作時(shí)由電壓生成器103(參照圖2)生成的電壓(例如，編程電壓、通過電壓、讀取電壓和驗(yàn)證電壓)被施加到選擇線SO到S63。多個(gè)存儲塊共用串線SS和接地線GS。電壓傳送電路283包括多個(gè)塊選擇晶體管BTS、BTO到BT63和BTG。塊選擇晶體管BTS、BTO到BT63和BTG的柵極全部與塊字線連接。塊選擇晶體管BTS、BTO到BT63和 BTG的阱被實(shí)現(xiàn)為使得第一阱電壓VWELLl被施加到塊選擇晶體管BTS、BTO到BT63和BTG 的阱。第一低電壓PMOS晶體管PLl和第二低電壓PMOS晶體管PL2以及第一到第四高電壓匪OS晶體管NH1、NH2、NH3和NH4構(gòu)成電平位移器觀4。此處，電平位移器觀4以與圖11 中的電平位移器LSO相同的方式實(shí)現(xiàn)。圖M是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的行譯碼器的截面的示圖。參照圖對，在大的阱301中形成MAT 310、行譯碼器320和邏輯電路330。形成隔離膜以在MAT 310 與行譯碼器320之間進(jìn)行隔離，并且形成隔離膜303和304以在行譯碼器320和邏輯電路 330之間進(jìn)行隔離。參照MAT 310，在ρ型阱301中形成深η型阱312，并且在η型阱312中形成ρ型阱314。此處，可以使用η型有源層316在ρ型阱上形成存儲單元。參照行譯碼器320，在ρ型阱301中形成深η型阱322，并且在η型阱322中形成 P型阱324。此處，可以使用η型有源層3 在P型阱3M上形成電路(例如，圖23中圖示的行譯碼器109)。上面描述的行譯碼器120的阱是指ρ型阱324。阱電壓VWELLl被施加到ρ型阱 324，并且高電壓VPP被施加到η型有源層328。盡管未示出，但是阱電壓VWELLl經(jīng)由接觸件(contact)被施加到ρ型阱324。
n型阱322被OV或電源電壓VDD偏置。n型阱322與p型阱324滿足反向偏置條件。這避免了正向電流在PN結(jié)流動(dòng)。
當(dāng)負(fù)電壓被提供到字線時(shí)p型阱324被負(fù)電壓偏置，當(dāng)未使用負(fù)電壓時(shí)p型阱324 被OV偏置。
如圖24中所示，在p型阱324與n型有源層328之間形成PN結(jié)。在晶體管被供應(yīng)以高電壓VPP的情況下，當(dāng)施加到p型阱324的阱電壓VWELLl是負(fù)電壓時(shí)，PN結(jié)兩端的電壓可以對應(yīng)于高電壓VPP與負(fù)電壓的絕對值的和。這意味著，被供應(yīng)以高電壓VPP且在被供應(yīng)以負(fù)電壓的P型阱324處形成的晶體管的PN結(jié)可能會(huì)被擊穿。為了避免PN結(jié)擊穿， 當(dāng)負(fù)電壓被施加到P型阱324時(shí)，降低高電壓VPP的電壓電平。
高電壓改變方法
下面，將參照圖25到圖27更充分地描述改變高電壓的方法。
圖25是示出圖2中的非易失性存儲器件的編程操作期間的電壓控制方法的實(shí)施例的時(shí)序圖。參照圖25，在編程操作期間可以如下控制電壓。
在存儲塊被輸入地址ADDR選擇的情況下，使能信號EN具有高電平。在第一編程循環(huán)0的編程執(zhí)行時(shí)段期間，控制邏輯111 (參照圖2)控制高電壓生成器121 (參照圖 2)，以便施加OV的阱電壓VWELL并生成具有第一電平VPPH的高電壓VPP。此時(shí)，行譯碼器 109/110(參照圖2)響應(yīng)于高電平的使能信號EN，將高電壓VPP的第一電平VPPH施加到被選塊字線BWL。
然后，在第一編程循環(huán)0的驗(yàn)證讀取時(shí)段期間，控制邏輯111控制負(fù)電壓生成器 123(參照圖2)以便生成具有負(fù)電平NWV的阱電壓VWELL，并且控制高電壓生成器121以便生成具有第二電平VPPL的高電壓VPP。此處，第二電平VPPL的電平低于第一電平VPPH。第二電平VPPL與負(fù)電平NWV之間的電平差小于耗盡型晶體管NHD2(參照圖24)的結(jié)擊穿電壓(例如，30V)。此時(shí)，行譯碼器109/110將第二電平VPPL的電壓施加到被選塊字線Sel。 BffL響應(yīng)于高電平的使能信號EN。
同時(shí)，在存儲塊未被輸入地址ADDR選擇的情況下，使能信號EN具有低電平。在第一編程循環(huán)0的編程執(zhí)行時(shí)段，OV的阱電壓VWELL被施加到未選塊字線Unsel。BffL響應(yīng)于低電平的使能信號EN。
然后，在第一編程循環(huán)0的驗(yàn)證讀取時(shí)段，具有負(fù)電平NWV的阱電壓VWELL被施加到未選塊字線Unsel。BffL響應(yīng)于低電平的使能信號EN。
第一編程循環(huán)0的上述過程可以同樣應(yīng)用于其他的編程循環(huán)(1、2、…)。
如上面闡述的，在驗(yàn)證時(shí)段期間，當(dāng)施加具有負(fù)電平的阱電壓時(shí)，非易失性存儲器件100降低高電壓VPP的電平。
圖26是示出根據(jù)本發(fā)明構(gòu)思的第一實(shí)施例的在編程操作期間控制阱電壓和高電壓的方法的示圖。參照圖26，直到第一驗(yàn)證讀取操作通過為止，在第一驗(yàn)證時(shí)段期間阱電壓VWELL具有第一負(fù)電平NWVl，并且高電壓VPP具有電平VPPLl。在第一驗(yàn)證讀取操作通過之后，在第一驗(yàn)證時(shí)段期間，阱電壓VWELL具有OV并且高電壓VPP具有電平VPPH。
直到第二驗(yàn)證讀取操作通過為止，在第二驗(yàn)證時(shí)段期間，阱電壓VWELL具有第二負(fù)電平NWV2，并且高電壓VPP具有電平VPPL2。此處，第二負(fù)電平NWV2高于第一負(fù)電平 NVW1，并且電平VPPL2高于電平VPPL1。在第二驗(yàn)證讀取操作通過之后，在第二驗(yàn)證時(shí)段期35間，阱電壓VWELL具有OV并且高電壓VPP具有電平VPPH。同時(shí)，在下ー個(gè)編程循環(huán)中包括操作的通過驗(yàn)證時(shí)段或者在下ー個(gè)編程循環(huán)中不包括操作的通過驗(yàn)證時(shí)段。例如，在第一驗(yàn)證讀取操作通過之后并且直到第二驗(yàn)證讀取操作通過為止，如圖沈中的虛線所示，在編程循環(huán)中包括或不包括第一驗(yàn)證時(shí)段。此外，在第 ニ驗(yàn)證讀取操作通過之后并且直到第三驗(yàn)證讀取操作通過為止，在編程循環(huán)中包括或不包括第一和第二驗(yàn)證時(shí)段。如上所述，在除了第一驗(yàn)證時(shí)段或第二驗(yàn)證時(shí)段之外的時(shí)段，阱電壓VWELL是0V。 然而，在除了第一驗(yàn)證時(shí)段或第二驗(yàn)證時(shí)段之外的時(shí)段，阱電壓不是必需是0V。在除了第一驗(yàn)證時(shí)段或第二驗(yàn)證時(shí)段之外的時(shí)段，阱電壓VWELL具有比第二負(fù)電平NWL2高的電平。圖27是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的在編程操作期間控制阱電壓和高電壓的方法的示圖。參照圖27，直到第一驗(yàn)證讀取操作通過為止，高電壓VPP具有電平VPPLl。 此時(shí)，阱電壓VWELL在第一驗(yàn)證時(shí)段具有第一負(fù)電平NWVl并且在第二驗(yàn)證時(shí)段具有第二負(fù)電平NWL2。在第一驗(yàn)證讀取操作通過之后且直到第二驗(yàn)證讀取操作通過為止，高電壓VPP 具有第二電平VPP2。此時(shí)，阱電壓VWELL在第二驗(yàn)證時(shí)段具有第二負(fù)電平NWV2。在第二驗(yàn)證讀取操作通過之后且直到第三驗(yàn)證讀取操作通過為止，高電壓VPP具有第三電平VPP3。同時(shí)，在下ー個(gè)編程循環(huán)中包括操作的通過驗(yàn)證時(shí)段或這在下ー個(gè)編程循環(huán)中不包括操作的通過驗(yàn)證時(shí)段。例如，在第一驗(yàn)證讀取操作通過之后并且直到第二驗(yàn)證讀取操作通過為止，如圖27中的虛線所示，在編程循環(huán)中包括或不包括第一驗(yàn)證時(shí)段。此外，在第 ニ驗(yàn)證讀取操作通過之后并且直到第三驗(yàn)證讀取操作通過為止，在編程循環(huán)中包括或不包括第一和第二驗(yàn)證時(shí)段。如上所述，直到第一驗(yàn)證讀取操作通過為止，在除了第一驗(yàn)證時(shí)段或第二驗(yàn)證時(shí)段之外的時(shí)段，阱電壓VWELL是0V。直到第二驗(yàn)證讀取操作通過為止，在除了第二驗(yàn)證時(shí)段之外的時(shí)段阱電壓VWELL是0V。然而，直到第一驗(yàn)證讀取操作通過為止，在除了第一驗(yàn)證時(shí)段或第二驗(yàn)證時(shí)段之外的時(shí)段阱電壓VWELL不是必需是0V，并且直到第二驗(yàn)證讀取操作通過為止，在除了第二驗(yàn)證時(shí)段之外的時(shí)段，阱電壓VWELL不是必需是0V。在直到第一驗(yàn)證讀取操作通過為止的除了第一驗(yàn)證時(shí)段或第二驗(yàn)證時(shí)段之外的時(shí)段，以及在直到第二驗(yàn)證讀取操作通過為止的除了第二驗(yàn)證時(shí)段之外的時(shí)段，阱電壓VWELL具有高于第二負(fù)電平 NWL2的電平?？商鎿Q地，在除了第一驗(yàn)證時(shí)段或第二驗(yàn)證時(shí)段之外的時(shí)段，阱電壓VWELL具有比第二負(fù)電平高的電平。圖觀是示出根據(jù)本發(fā)明構(gòu)思的第三實(shí)施例的在編程操作期間控制阱電壓和高電壓的方法的示圖。參照圖28，直到第一驗(yàn)證讀取操作通過為止，高電壓VPP具有電平VPPl 并且阱電壓VWELL具有第一負(fù)電平NWVl。在第一驗(yàn)證讀取操作通過之后并且直到第二驗(yàn)證讀取操作通過為止，高電壓VPP具有第二電平VPP2并且阱電壓VWELL具有第二負(fù)電平 NWV2。在第二驗(yàn)證讀取操作通過之后并且直到第三驗(yàn)證讀取操作通過為止，高電壓VPP具有第三電平VPP3。同吋，下一個(gè)編程循環(huán)中包括操作的通過驗(yàn)證時(shí)段，或者在操作的下ー個(gè)編程循環(huán)中不包括操作的通過驗(yàn)證時(shí)段。例如，在第一驗(yàn)證讀取操作通過之后并且直到第二驗(yàn)證讀取操作通過為止，如圖觀中的虛線所示，在編程循環(huán)中包括或不包括第一驗(yàn)證時(shí)段。此外，在第二驗(yàn)證讀取操作通過之后并且直到第三驗(yàn)證讀取操作通過為止，在編程循環(huán)中包括或不包括如虛線所示的第一驗(yàn)證時(shí)段和第二驗(yàn)證時(shí)段。
如上所述，在第二驗(yàn)證讀取操作通過之后，阱電壓VWELL是0V。然而，在第二驗(yàn)證讀取操作通過之后阱電壓VWELL不是必需是0V。在第二驗(yàn)證讀取操作通過之后阱電壓 VffELL具有高于第二負(fù)電平NWL2的電平。
行譯碼器的第二實(shí)施例
圖23中圖示的行譯碼器109在下拉電路282中使用高電壓NMOS晶體管NHl到 NH4。然而，本發(fā)明構(gòu)思不局限于此。也就是說，本發(fā)明構(gòu)思的行譯碼器可以使用NMOS低電壓晶體管。
圖29是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的行譯碼器的示圖。參照圖29，行譯碼器109_1包括下拉電路，與圖23中的行譯碼器105相比，該下拉電路使用NMOS晶體管NLl 到NL4，而非高電壓NMOS晶體管來配置。
行譯碼器的第三實(shí)施例
圖23中圖示的行譯碼器109在下拉電路282中使用低電壓PMOS晶體管PLl和 PL2。然而，本發(fā)明構(gòu)思不局限于此。也就是說，本發(fā)明構(gòu)思的行譯碼器可以使用PMOS高電壓晶體管。
圖30是示出根據(jù)本發(fā)明構(gòu)思的第三實(shí)施例的行譯碼器的示圖。參照圖30，行譯碼器109_2包括下拉電路，與圖23中的行譯碼器105相比，該下拉電路使用高電壓PMOS晶體管PHl和PH2、而非低電壓PMOS晶體管來配置。
編程方法
圖31是示出根據(jù)本發(fā)明構(gòu)思的第一實(shí)施例的編程方法的流程圖。將參照圖31更充分地描述編程方法。為了便于描述，假定非易失性存儲器件是如圖2中所示的非易失性存儲器件100。
在操作SlOl，把要在編程操作期間編程的數(shù)據(jù)加載到數(shù)據(jù)輸入/輸出電路(未示出)的每個(gè)頁面緩沖器(未示出)上。在操作S109，控制邏輯111(參照圖2)執(zhí)行第一編程循環(huán)。
在操作SI 10，控制邏輯111控制電壓生成器103 (參照圖2)，以便生成用于編程操作的電壓，如高電壓VPP、編程電壓VPGM、編程通過電壓VPASS、環(huán)繞電壓VLV、讀取驗(yàn)證電壓 VRV等等。
在操作S120，控制邏輯111根據(jù)頁面緩沖器的加載數(shù)據(jù)設(shè)置位線。例如，OV被施加到與編程數(shù)據(jù)(例如，'0')相對應(yīng)的位線，并且電源電壓VDD被施加到與編程禁止數(shù)據(jù)(例如，‘I’ )相對應(yīng)的位線。此外，在2步驗(yàn)證操作中，位線強(qiáng)制電壓(例如，IV)被施加到與第一步驗(yàn)證已完成的存儲單元相對應(yīng)的位線。
然后，在操作S130，通過電壓VPASS被施加到未選字線，并且編程電壓VPGM被施加到被選字線。此處，編程電壓VPGM的電壓電平根據(jù)編程循環(huán)數(shù)而增加預(yù)定值。
在本實(shí)施例中，在將編程電壓VPGM施加到被選字線之前，可以在預(yù)定時(shí)間期間將通過電壓施加到被選字線。然后，執(zhí)行編程恢復(fù)操作。在編程恢復(fù)操作中，施加到字線WLO 到WLM和串選擇線SSL的偏置電壓被放電，并且施加到位線BLO到BLn-I的電壓被放電。
然后，在操作S140，控制邏輯111執(zhí)行驗(yàn)證操作，且判斷驗(yàn)證操作是否需要負(fù)電壓。如果不需要負(fù)電壓，則方法進(jìn)行到操作S160。如果需要負(fù)電壓，則在操作S150，控制邏輯111激活負(fù)電壓生成器123以生成負(fù)電壓NffL和用于阱電壓的負(fù)電壓NWELL。在操作S160，按照控制邏輯111的控制執(zhí)行驗(yàn)證操作，并且進(jìn)行驗(yàn)證操作是通過還是失敗的判定。此處，驗(yàn)證操作以2步驗(yàn)證方式執(zhí)行。如果驗(yàn)證操作失敗，則在操作S170，控制邏輯111判斷編程循環(huán)是否達(dá)到最大編程循環(huán)。如果已達(dá)到，則將編程操作看作是編程失敗。另ー方面，如果該編程循環(huán)不是最大編程循環(huán)，則在操作S180，將編程循環(huán)數(shù)増加 1。然后，方法進(jìn)行到操作S130。如上所述，本發(fā)明構(gòu)思的編程方法在每個(gè)編程循環(huán)判斷是否需要負(fù)電壓，并根據(jù)判斷結(jié)果激活負(fù)電壓生成器123。然而，本發(fā)明構(gòu)思的編程方法不是必需在每個(gè)編程循環(huán)判斷是否需要負(fù)電壓。圖32是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的編程方法的流程圖。參照圖32，該編程方法不同于圖31中的編程方法之處在干，去除了操作S120和S130，并且在操作S115設(shè)置了高電壓、低電壓和負(fù)電壓。圖33是示出根據(jù)圖32中的編程方法的2步驗(yàn)證操作的、編程循環(huán)的電壓脈沖的示圖。參照圖33，編程電壓VPGM根據(jù)編程循環(huán)的増加而增加AISPP，并且每個(gè)編程循環(huán)具有三個(gè)驗(yàn)證時(shí)段TVl、TV2和TV3。此處，在第一驗(yàn)證時(shí)段TVl，第一預(yù)驗(yàn)證電壓TVl和第一驗(yàn)證電壓Vl是負(fù)電壓。在第二驗(yàn)證時(shí)段TV2和第三驗(yàn)證時(shí)段TV3，預(yù)驗(yàn)證電壓PV2和PV3 以及驗(yàn)證電壓V2和V3是正電壓。在圖33中，示例性地圖示了每個(gè)編程循環(huán)包括一個(gè)編程脈沖的情況。然而，本發(fā)明構(gòu)思不局限于此。本發(fā)明構(gòu)思的每個(gè)編程循環(huán)可以包括至少ー個(gè)編程脈沖。本發(fā)明構(gòu)思可以執(zhí)行對擦除狀態(tài)E(參照圖1)的驗(yàn)證操作。圖34是示出根據(jù)編程循環(huán)的電壓脈沖的示圖，在該編程循環(huán)中執(zhí)行對擦除狀態(tài)的驗(yàn)證操作。參照圖34，在每個(gè)編程循環(huán)，基于四個(gè)驗(yàn)證電壓V0、V1、V2和V3執(zhí)行驗(yàn)證操作。此處，驗(yàn)證電壓VO和Vl是負(fù)電壓，驗(yàn)證電壓V2和V3是正電壓。讀取方法圖35是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的讀取方法的流程圖。將參照圖35 更充分地描述讀取方法。為了便于描述，讀取電壓可以包括第一到第三讀取電壓VRl到 VR3。假定第一讀取電壓VRl是負(fù)電壓，并且第二讀取電壓VR2和第三讀取電壓VR3是正電壓。在操作S310，接收讀取命令。然后，生成讀取操作所需的偏置電壓。例如，生成讀取電壓VR1、VR2和VR3、讀取通過電壓、以及高電壓VPP。負(fù)電壓生成器123生成第一讀取電壓VRl和用于阱電壓的負(fù)電壓NWELL，低電壓生成器122生成第二讀取電壓VR2和VR3， 并且高電壓生成器121生成讀取通過電壓VPASS和高電壓VPASS。在操作S320，當(dāng)使用第 ー讀取電壓VRl執(zhí)行讀取操作吋，將用于阱電壓的負(fù)電壓NWELL施加到包括被供應(yīng)以負(fù)電壓的電路的所有阱，并且，當(dāng)使用第二讀取電壓VR2和第三讀取電壓VR3執(zhí)行讀取操作吋， 向阱施加地電壓。如下執(zhí)行與第一到第三讀取電壓相關(guān)的讀取操作。在操作S330，讀取電壓被施加到被選字線，讀取通過電壓被施加到未選字線，并且位線被預(yù)充電。然后，在操作S340，感測與存儲單元連接的位線的電壓變化以作為數(shù)據(jù)，并且將感測的數(shù)據(jù)鎖存和輸出。
然后，與非易失性存儲器件100連接的存儲控制器(未示出)判斷輸出數(shù)據(jù)的錯(cuò)誤。如果未檢測到錯(cuò)誤，則讀取操作結(jié)束。如果檢測到錯(cuò)誤，則糾正錯(cuò)誤。如果錯(cuò)誤不可糾正，則改變讀取電壓VR1、VR2和VR3，并且使用改變的讀取電壓再次執(zhí)行讀取操作。非易失存儲器的其他實(shí)施例圖36是圖示根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件的示圖。參照圖36，與圖2的非易失性存儲器件100相比，非易失性存儲器件400還包括碼生成器112和碼轉(zhuǎn)換器113。碼生成器112在編程操作期間生成與驗(yàn)證電壓相對應(yīng)的讀取碼C_RDVFY，或者在讀取操作時(shí)生成與讀取電壓相對應(yīng)的讀取碼C_RDVFY。也就是說，生成與讀取碼C_RDVFY相對應(yīng)的驗(yàn)證電壓或讀取電壓。為了便于描述，在圖36中，圖示了與驗(yàn)證電壓或讀取電壓相對應(yīng)的讀取碼C_RDVFY。然而，碼生成器112可以生成修正碼(參照圖4，TRM0_H到TRM2_ H)，以用于生成從高電壓生成器121生成的電壓(例如，高電壓、編程電壓、編程通過電壓、 讀取通過電壓等等)。碼轉(zhuǎn)換器113將讀取碼C_RDVFY轉(zhuǎn)換成低電壓修正碼TRM_L (參照圖5，TRM0_L到 TRM2_L)和負(fù)修正碼TRM_N(參照圖10，TRMO到TRM2以及nTRMO到nTRM2)之一。在實(shí)施例中，碼轉(zhuǎn)換器113可以被實(shí)現(xiàn)為執(zhí)行按照讀取碼(_1 ￥ド￥的碼轉(zhuǎn)換操作。 例如，當(dāng)讀取碼C_RDVFY的值超過預(yù)定值吋，讀取碼C_RDVFY被轉(zhuǎn)換成低電壓修正碼TRM_L。 當(dāng)讀取碼C_RDVFY的值低于預(yù)定值吋，讀取碼C_RDVFY被轉(zhuǎn)換成負(fù)修正碼TRM_N。在實(shí)施例中，當(dāng)讀取碼C_RDVFY的值超過預(yù)定值吋，碼轉(zhuǎn)換器113激活低電壓生成器122。當(dāng)讀取碼C_RDVFY的值低于預(yù)定值吋，碼轉(zhuǎn)換器113激活負(fù)電壓生成器123。在另ー個(gè)實(shí)施例中，碼轉(zhuǎn)換器113可以被實(shí)現(xiàn)為根據(jù)讀取碼C_RDVFY將讀取碼C_ RDVFY輸出到低電壓生成器122和負(fù)電壓生成器123之一。此時(shí)，輸出的碼C_RDVFY可以變成低電壓修正碼TRM_L和負(fù)修正碼TRM_N之一。碼生成器112和碼轉(zhuǎn)換器113可以構(gòu)成修正碼生成器(參照圖6和圖7)。低電壓生成器122生成與低電壓修正碼TRM_L相對應(yīng)的低電壓VLV。低電壓生成器122與圖5中描述的基本相同，因此省略對其的描述。負(fù)電壓生成器122生成與負(fù)修正碼TRM_N相對應(yīng)的負(fù)電壓NWL或阱電壓NWELL。 負(fù)電壓生成器122基本上與參照圖9到圖13描述的相同，因此省略對其的描述。驗(yàn)證電壓或讀取電壓可以根據(jù)外部因素(溫度、編程狀態(tài)、編程/擦除循環(huán)(P/E cycling)等等)而被改變/調(diào)整/控制成正電壓或負(fù)電壓。根據(jù)本發(fā)明構(gòu)思的非易失性存儲器件400可以被實(shí)現(xiàn)為適應(yīng)這樣的改變。例如，碼生成器112生成改變后的讀取碼C_ RDVFY,并且碼轉(zhuǎn)換器113自動(dòng)地將碼C_RDVFY轉(zhuǎn)換成低電壓修正碼TRM_L或負(fù)修正碼TRM_ N0圖37是圖示圖36中圖示的碼轉(zhuǎn)換器的例子的示圖。參照圖37，碼轉(zhuǎn)換器112包括默認(rèn)碼寄存器401、溫度碼生成器402、溫度偏移寄存器403、重試偏移寄存器404以及加法器和減法器405。默認(rèn)碼寄存器401在編程操作期間輸出與驗(yàn)證電壓相對應(yīng)的默認(rèn)碼C_ DFLT<i 0>(i是正整數(shù))，或者在讀取操作時(shí)輸出與驗(yàn)證電壓相對應(yīng)的默認(rèn)碼C_ DFLT<i 0>(i是正整數(shù))。例如，如果i = 8，則默認(rèn)碼寄存器401輸出默認(rèn)的8比特碼C_
39DFLT<7:0>。在實(shí)施例中，默認(rèn)碼C_DFLT<i:0>可以由控制邏輯111(參照圖1)設(shè)置。溫度碼生成器402生成與非易失性存儲器件100的溫度相對應(yīng)的k比特溫度碼 TC0DE<k:0>(k是正整數(shù))。此處，非易失性存儲器件100的溫度可以是包括將被驅(qū)動(dòng)的存儲單元的頁面的溫度、包括將被驅(qū)動(dòng)的存儲單元的存儲塊的溫度、或包括將被驅(qū)動(dòng)的存儲単元的MAT的溫度。在實(shí)施例中，溫度碼TC0DE<k:0>可以具有與-40°C到90°C之間的溫度間隔(例如，10°C )相對應(yīng)的值。溫度偏移寄存器403輸出與溫度碼TC0DE<k:0>相對應(yīng)的第一偏移碼0Sl<j :0> (j 是正整數(shù))。在實(shí)施例中，j可以是4，并且第一偏移碼0Sl<j:0>可以是j比特碼。在實(shí)施例中，第一偏移碼0Sl<j:0>可以是與讀取電壓無關(guān)的常數(shù)。例如，用于區(qū)別擦除狀態(tài)E(參照圖1)和第一編程狀態(tài)Pl的第一讀取電壓Rl的第一偏移碼0Sl<j:0>、 用于區(qū)別第一編程狀態(tài)Pl和第二編程狀態(tài)P2的第二讀取電壓R2的第一偏移碼0Sl<j 0>、 以及用于區(qū)別第二編程狀態(tài)P2和第三編程狀態(tài)P3的第三讀取電壓R3的第一偏移碼 0Sl<j :0>可以彼此相同。當(dāng)重試驗(yàn)證操作或讀取操作吋，溫度偏移寄存器404輸出j比特的第二偏移碼 0S2<j:0>。在實(shí)施例中，第二偏移碼0S2<j:0>可以根據(jù)讀取電壓而有所區(qū)別。在實(shí)施例中，第一讀取電壓Rl的第二偏移碼0S2<j:0>、第二讀取電壓R2的第二偏移碼0S2<j:0>和第三讀取電壓R3的第二偏移碼0S2< j 0>可以互不相同。在另ー個(gè)實(shí)施例中，第二偏移碼0S2<j:0>可以是與讀取電壓無關(guān)的常數(shù)。在實(shí)施例中，第二偏移碼0S2< j 0>可以由控制邏輯111設(shè)置，或者可以由控制非易失性存儲器件400的外存儲器控制器(未示出)設(shè)置。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件400可以根據(jù)溫度向被選字線提供負(fù)字線電壓和正字線電壓之一。在圖37中，第一偏移碼0Sl<j 0>和第二偏移碼0S2<j 0>都是j比特?cái)?shù)據(jù)。然而， 本發(fā)明構(gòu)思不局限于此。第一偏移碼可以是具有至少ー比特的數(shù)據(jù)，并且第二偏移碼可以是具有至少ー比特的數(shù)據(jù)。加法器和減法器405通過對默認(rèn)碼C_DFLT<i 0>與第一偏移碼0Sl<j 0>和第二偏移碼0S2<j :0>進(jìn)行加或減來輸出讀取碼C_RDVFY。代碼生成器112根據(jù)溫度或重試改變或調(diào)整讀取碼C_RDVFY。圖38是圖示圖37中圖示的溫度碼生成器的示圖。參照圖38，溫度碼生成器402 包括溫度參考電壓生成器411、溫度檢測器412和模數(shù)轉(zhuǎn)換器413。溫度參考電壓生成器411生成檢測溫度所需的參考電壓Vref_temp和用于生成溫度碼的DC電壓VDC<M:0>(M是正整數(shù))。溫度檢測器412比較參考電壓Vref_temp和與將被驅(qū)動(dòng)的存儲單元相關(guān)聯(lián)的溫度范圍(以下，稱為溫度范圍)的電壓，由此來檢測溫度電壓Vtemp。此處，溫度電壓Vtemp 與溫度成反比。也就是說，隨著溫度增カ卩，溫度電壓Vtemp減小。溫度電壓Vtemp與溫度的反比比例(例如，斜率)可以通過使用電阻器分壓來確定。模數(shù)轉(zhuǎn)換器413通過比較溫度電壓Vtemp和DC電壓VDC<M:0>輸出k比特的溫度碼 TC0DE<k:0>。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的溫度碼生成器402生成與溫度范圍的溫度相對應(yīng)的溫度碼TC0DE<k:0>。圖39是圖示圖38中圖示的模數(shù)轉(zhuǎn)換器的例子的示圖。參照圖39，模數(shù)轉(zhuǎn)換器包括多個(gè)比較單元421到42M和編碼器423。多個(gè)比較單元421到42m響應(yīng)于使能信號EN_ADC比較相應(yīng)的溫度電壓Vtemp和 DC電壓VDC<M:0>，以輸出比較結(jié)果值CR<M:0>。編碼器423對比較結(jié)果值CR<M:0>編碼以輸出k比特的溫度碼TC0DE<k:0>。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的模數(shù)轉(zhuǎn)換器413將溫度電壓Vtemp轉(zhuǎn)換成k比特的溫度碼TC0DE<k:0>。圖40是圖示圖37中圖示的溫度偏移寄存器的例子的示圖。參照圖40，溫度偏移寄存器403包括多個(gè)偏移寄存器單元431到43k。多個(gè)偏移寄存器單元431到43k接收具有偏移修正值的數(shù)據(jù)DKj :0>、其反相數(shù)據(jù)nDI<j:0>、相應(yīng)的寄存器地址ADD<k:0>、以及相應(yīng)的溫度碼TC0DE<k:0>，以輸出第一偏移碼0Sl<j :0>。此處，寄存器地址ADD<k:0>分別確定相應(yīng)偏移寄存器單元431到43k的激活。數(shù)據(jù)DK j 0>、反相數(shù)據(jù)nDK j 0>和寄存器地址ADD<k 0>可以從控制邏輯 111 (參照圖2、或控制非易失性存儲器件400的存儲控制器(未示出)提供。結(jié)果，溫度偏移寄存器403根據(jù)控制邏輯111或存儲控制器的控制，通過使用多個(gè)偏移寄存器單元431到43k輸出與溫度碼TC0DE<k:0>相對應(yīng)的第一偏移碼0Sl<j :0>。溫度偏移寄存器404和默認(rèn)碼寄存器401可以被實(shí)現(xiàn)為類似于圖4中的溫度偏移寄存器403。圖41是圖示圖40中圖示的偏移寄存器單元的例子的示圖。為了便于描述，將描述ー個(gè)偏移寄存器單元431。參照圖41，偏移寄存器單元431包括多個(gè)鎖存電路441到 44 j。多個(gè)鎖存電路441到44j響應(yīng)于寄存器地址ADD<0>而操作，井根據(jù)相應(yīng)的數(shù)據(jù)DI<j:0>和反相數(shù)據(jù)nDI<j:0>來鎖存數(shù)據(jù)。多個(gè)鎖存電路441到44j響應(yīng)于溫度碼 TC0DE<0>而輸出第一偏移碼0Sl<j :0>。為了便于描述，下面將描述第一鎖存電路441。第一鎖存電路441包括NMOS晶體管 RNMl到RNM3和多個(gè)反相器RINVl到RINV3。匪OS晶體管RNM3響應(yīng)于寄存器地址ADD<0>被導(dǎo)通，并且反相器RINV3根據(jù)溫度碼TC0DE<0>而被激活。例如，當(dāng)ADD<0>是‘ 1，、TC0DE<0> 是‘1’、DK0>是‘0，并且nDI<0>是‘1，吋，NMOS晶體管RNMl和RNM3被導(dǎo)通并且反相器 RINV3被激活。因此，與DI<0>相對應(yīng)的‘0，被輸出以作為偏移碼0S1<0>。其余的鎖存電路可以用與第一鎖存電路441相同的方式實(shí)現(xiàn)。在一般的非易失性存儲器件的情況下，閾值電壓分布可以根據(jù)溫度而發(fā)生變化。 讀取電壓必須根據(jù)溫度而變化。圖42是圖示根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的使用溫度補(bǔ)償?shù)淖x取電壓生成方法的流程圖。下面，將參照圖36到圖42描述讀取電壓生成方法。在步驟S420，通過感測非易失性存儲器件400的溫度范圍的電壓生成溫度碼 TC0DE<k:0>。在步驟S320，根據(jù)溫度碼TC0DE<k:0>糾正讀取碼C_RDVFY。在步驟S430，將糾正的讀取碼C RDVFY變成負(fù)電壓修正碼TRM N或低電壓修正碼TRMし在步驟S440，根據(jù)改變的讀取碼生成讀取電壓。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的讀取電壓生成方法能夠根據(jù)溫度生成負(fù)電壓或低電壓。圖43是圖示根據(jù)溫度將讀取電壓從正電壓變成負(fù)電壓的閾值電壓分布。參照圖 43，與低溫的閾值電壓分布相比，高溫的閾值電壓分布總體下移。在這種情況下，有必要將高溫的讀取電壓R1’、R2’和R3’設(shè)置為高于低溫的讀取電壓R1、R2和R3。此時(shí)，在低溫時(shí)的第一讀取電壓Rl是正電壓，并且在高溫時(shí)的第一讀取電壓R1’是負(fù)電壓。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件400(參照圖36)可以具有根據(jù)溫度而從正電壓變成負(fù)電壓的讀取電壓。在一般的非易失性存儲器件的情況下，閾值電壓可能因來自電荷存儲層的電荷隨時(shí)間流逝被放電而發(fā)生改變。因此，有必要隨著時(shí)間來改變讀取電壓?？梢赃M(jìn)行高溫?cái)?shù)據(jù)保持(high temperature data retention, HTDR)測試來測量數(shù)據(jù)可靠性。圖44是圖示在HTDR測試之前和之后將讀取電壓從正電壓變成負(fù)電壓的閾值電壓分布。參照圖44，與HTDR測試之前相比，在HTDR測試之后閾值電壓分布的寬度加寬。在 HTDR測試之后的讀取電壓R1，、R2，和R3，必須被設(shè)置為低于在HTDR測試之前的讀取電壓 Rl、R2和R3。此時(shí)，在HTDR測試之前的第一讀取電壓Rl是正電壓，并且在HTDR測試之后的第一讀取電壓R1’是負(fù)電壓。圖45是示出根據(jù)本發(fā)明構(gòu)思的另ー個(gè)示例性實(shí)施例的非易失性存儲器件的框圖。參照圖45，非易失性存儲器件500包括存儲單元陣列510、行譯碼器520、列譯碼器530、 輸入/輸出電路討0、電壓生成器電路550、電壓選擇開關(guān)電路560和控制邏輯570。存儲單元陣列510經(jīng)由字線WL與行譯碼器520連接并且經(jīng)由位線BL與輸入/輸出電路540連接。存儲單元陣列510包括按照多行(或，多條字線)和多列(或，多條位線)排列的存儲單元。存儲單元陣列510中的多個(gè)存儲単元可以構(gòu)成多個(gè)存儲塊。將參照圖37更充分地描述存儲單元陣列510。行譯碼器520連接在電壓選擇電路560和存儲單元陣列510之間。行譯碼器520 被配置成在控制邏輯570的控制下操作。行譯碼器520從外部設(shè)備接收行地址X-ADDR并將其譯碼。行譯碼器520基于行地址X-ADDR的譯解結(jié)果選擇字線WL。行譯碼器520執(zhí)行將電壓選擇開關(guān)560的輸出(例如，電壓)傳送到被選字線和未選字線的功能。列譯碼器530與輸入/輸出電路540連接。列譯碼器530被配置成響應(yīng)于控制邏輯570的控制而操作。列譯碼器530從外部設(shè)備接收列地址Y-ADDR并將其譯碼。列地址 Y-ADDR的譯碼結(jié)果被提供給輸入/輸出電路M0。輸入/輸出電路MO由控制邏輯570控制，并且根據(jù)工作模式而用作感測放大器或?qū)懭腧?qū)動(dòng)器。例如，在驗(yàn)證/正常讀取操作中，輸入/輸出電路540用作感測放大器，用于從存儲單元陣列510讀取數(shù)據(jù)。在正常的讀取操作期間，經(jīng)由列選擇器電路530讀取的數(shù)據(jù)被輸出到非易失性存儲器件500的外部(例如，存儲控制器或主機(jī))。與此不同，在驗(yàn)證讀取操作中，經(jīng)由列選擇器電路530讀取的數(shù)據(jù)被提供給非易失性存儲器件500中的通過/失敗檢查電路(未示出)，并且被用于判斷存儲單元是否被正常編程。在編程操作的情況下，輸入/輸出電路540用作寫入驅(qū)動(dòng)器，用于根據(jù)將被存儲到存儲單元陣列510中的數(shù)據(jù)驅(qū)動(dòng)比特線BLO到BLn。在編程操作期間，輸入/輸出電路MO 從緩沖器(未示出)接收將被寫入存儲單元陣列510的數(shù)據(jù)，并根據(jù)輸入的數(shù)據(jù)驅(qū)動(dòng)位線 BLO到BLn。為此，輸入/輸出電路MO由分別與列(或位線)或列對(或位線對)相對應(yīng)的多個(gè)頁面緩沖器PB形成。每個(gè)頁面緩沖器包括多個(gè)鎖存器，所述多個(gè)鎖存器執(zhí)行鎖存從頁面緩沖器PB感測的數(shù)據(jù)和/或鎖存將被編程的數(shù)據(jù)的操作。電壓生成器電路550包括高電壓生成器551、低電壓生成器553和負(fù)電壓生成器 555。高電壓生成器551根據(jù)控制邏輯570的控制生成驅(qū)動(dòng)非易失性存儲器件500所需的正高電壓。在編程操作期間，從高電壓生成器551生成的正高電壓可以被用作編程電壓VPGM、 通過電壓VPASS等等。低電壓生成器553根據(jù)控制邏輯570的控制生成驅(qū)動(dòng)非易失性存儲器件500所需的正低電壓。在編程或讀取操作中，由低電壓生成器553生成的正低電壓可以被用作讀取電壓Vrd、驗(yàn)證電壓Vvfy、去耦電壓、阻擋電壓等等。負(fù)電壓生成器555根據(jù)控制邏輯570的控制生成驅(qū)動(dòng)非易失性存儲器件500所需的負(fù)電壓。在編程或讀取操作中，由負(fù)電壓生成器555生成的負(fù)電壓可以被用作讀取電壓 Vrd、驗(yàn)證電壓Vvfy、去耦電壓、阻擋電壓等等。由負(fù)電壓生成器555生成的負(fù)電壓可以被供應(yīng)給在其中形成存儲單元的體(bulk)(例如，阱區(qū)域)。以下，將施加到字線以驅(qū)動(dòng)非易失性存儲器件500的電壓稱為字線電壓。高電壓生成器551和低電壓生成器553的輸出被傳送到電壓選擇開關(guān)電路560。負(fù)電壓生成器555 的輸出被提供給電壓選擇開關(guān)560和行譯碼器520。電壓選擇開關(guān)電路560連接到電壓生成器電路550、行譯碼器520和控制邏輯 570。電壓選擇開關(guān)電路560響應(yīng)于控制邏輯570的控制選擇從電壓生成器電路550輸出的電壓之一。經(jīng)由電壓選擇開關(guān)電路560選擇的電壓經(jīng)由行譯碼器520被提供給相應(yīng)的字線。如果通過控制邏輯570的控制選擇了負(fù)電壓生成器555的輸出，則電壓選擇開關(guān)電路560將從負(fù)電壓生成器555生成的負(fù)電壓傳送給行譯碼器520。 通過用負(fù)電壓生成器555生成的負(fù)電壓對電壓選擇開關(guān)電路560和行譯碼器520的阱區(qū)域進(jìn)行偏置，來實(shí)現(xiàn)經(jīng)由場效應(yīng)晶體管將負(fù)電壓傳送到行譯碼器520。如果被去激活，則負(fù)電壓生成器555響應(yīng)于控制邏輯570的控制生成地電壓。當(dāng)經(jīng)由電壓選擇開關(guān)電路560和行譯碼器520將高電壓或低電壓傳送到字線WL吋，電壓選擇開關(guān)電路560和行譯碼器520的阱區(qū)域接地。負(fù)電壓生成器555以與圖9和圖13中圖示的負(fù)電壓生成器123和123_1相同的方式實(shí)現(xiàn)?？刂七壿?70控制與非易失性存儲器件500的編程、擦除和讀取操作相關(guān)的總體操作。電壓生成器電路550根據(jù)工作模式生成將被供應(yīng)到字線的字線電壓以及將被供應(yīng)到在其中形成存儲單元的體(例如，阱區(qū)域)的電壓。根據(jù)控制邏輯570的控制執(zhí)行電壓生成器電路550的電壓生成操作。圖46是示出圖35中的存儲單元陣列的例子的框圖。參照圖46，每個(gè)存儲塊包括分別與位線BLO到BLn連接的多個(gè)單元串(或，NAND串)511。單元串511包括至少ー個(gè)串選擇晶體管SST、多個(gè)存儲單元MCO到MCn以及至少ー 個(gè)地選擇晶體管GST。在每個(gè)單元串511中，串選擇晶體管SST的漏極與位線連接，并且地選擇晶體管GST的源極與公共源極線CSL連接。多個(gè)存儲単元MCO到MCn串聯(lián)連接在串選擇晶體管SST的源極與地選擇晶體管GST的漏極之間。存儲單元MCO到MCn中的每ー個(gè)存儲N比特?cái)?shù)據(jù)信息(N是1或大于1的整數(shù))。 存儲單元MCO到MCn通過向電荷存儲層中注入電荷來存儲比特信息。在示例性實(shí)施例中， 存儲單元MCO到MCn可以將被絕緣膜阻擋的導(dǎo)電浮柵用作電荷存儲層。在另ー個(gè)實(shí)施例中， 存儲單元MCO到MCn將諸如Si3N4、A1203、HfAW、HfSi0等等的絕緣膜、而非典型的導(dǎo)電浮柵，用作電荷存儲層。使用諸如Si3N4、A1203、HfAW、HfSi0等等的絕緣膜作為電荷存儲層的快閃存儲器被稱為電荷捕獲型快閃(CTF)存儲器。如將在下面描述的，根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件的工作特性可應(yīng)用于使用導(dǎo)電浮柵作為電荷存儲層的快閃存儲器器件和使用絕緣膜作為電荷存儲層的CTF存儲器。此外，根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的存儲單元陣列110通過包括以多層方式堆疊的多個(gè)存儲單元陣列的堆疊閃存結(jié)構(gòu)、無源漏閃存結(jié)構(gòu)、針型閃存結(jié)構(gòu)和三維閃存結(jié)構(gòu)中的任何ー種來實(shí)現(xiàn)。圖46圖示了根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件500是NAND型快閃存儲器的例子。然而，本發(fā)明構(gòu)思不局限于此。如將在下面更充分地描述的，本發(fā)明構(gòu)思的非易失性存儲器件500工作特性適用于NOR(或非)型快閃存儲器、包括兩個(gè)不同種類的存儲單元的混合型快閃存儲器、控制器嵌在芯片內(nèi)的快閃存儲器，等等。如圖46中所示，同一行中存儲單元的控制柵極與相應(yīng)的字線Wi)到WLm公共連接。串選擇晶體管SST由經(jīng)由串選擇線SSL施加的電壓控制，并且地選擇晶體管GST由經(jīng)由地選擇線GSL施加的電壓控制。存儲單元MCO到MCn由經(jīng)由相應(yīng)的字線Wi)到WLm施加的電壓控制。連接到每條字線的存儲單元存儲與頁面、小于頁面的子頁面或多個(gè)頁面相對應(yīng)的數(shù)據(jù)。用于讀取存儲在NAND型快閃存儲器中的數(shù)據(jù)的讀取操作和用于將數(shù)據(jù)存儲于其中的編程操作以ー頁或多頁為單位執(zhí)行?？商鎿Q地，它們也可以以子頁面為單位執(zhí)行。用于擦除存儲在NAND型快閃存儲器中的數(shù)據(jù)的擦除操作以多個(gè)頁面形成的塊為單位執(zhí)行。圖47是示出根據(jù)本發(fā)明構(gòu)思的第一實(shí)施例的圖45中的非易失性存儲器件的編程方法的示圖。參照圖47，可以將第一頁面的編程狀態(tài)P編程到第二頁面的編程狀態(tài)P2和 P3。當(dāng)用第一頁面編程吋，每ー個(gè)存儲單元具有擦除狀態(tài)E或編程狀態(tài)P。此處，與編程狀態(tài)P相對應(yīng)的閾值電壓分布布置在電平低于OV的閾值電壓區(qū)域。當(dāng)用第二頁面編程吋，每ー個(gè)存儲單元具有擦除狀態(tài)EO以及多個(gè)編程狀態(tài)P1、P2 和P3中的一個(gè)數(shù)據(jù)狀態(tài)。此處，擦除狀態(tài)EO和編程狀態(tài)Pl代表通過對第二頁面編程從擦除狀態(tài)E編程得到的狀態(tài)。編程狀態(tài)P2和P3是根據(jù)對第二頁面的編程從編程狀態(tài)P形成的閾值電壓分布。可以執(zhí)行從布置在負(fù)電壓區(qū)域的編程狀態(tài)P到布置在負(fù)電壓區(qū)域的編程狀態(tài)P2的編程。對第二頁面編程的過程如下。首先，執(zhí)行初始讀取操作以鎖存在被選存儲単元中編程的第一頁面數(shù)據(jù)。此時(shí)，所提供的用于初始讀取操作的讀取電壓VrdO是負(fù)電壓。當(dāng)作為負(fù)電壓的讀取電壓VrdO被施加到被選存儲単元的字線時(shí)，感測存儲在存儲單元中的第一頁面的比特值。經(jīng)由初始讀取操作感測的第一頁面數(shù)據(jù)存儲在頁面緩沖器(未示出)的鎖存器中。與第二頁面相對應(yīng)的數(shù)據(jù)比特被加載到頁面緩沖器中包括的其他鎖存器上。目標(biāo)狀態(tài)根據(jù)通過初始讀取操作鎖存的第一頁面的比特值和被提供作為寫入數(shù)據(jù)的第二頁面的比特值來確定。在編程操作期間，編程電壓被施加到被選存儲単元的字線?？梢园凑站幊虪顟B(tài)P1、 P2和P3的數(shù)目來執(zhí)行用于檢測被選存儲單元是否被正常編程的驗(yàn)證讀取操作。這意味著，將驗(yàn)證電壓Vvfyl、Vvfy2和Vvfy3順序地施加到被選存儲単元的字線。此處，驗(yàn)證電壓 Vvfyl和Vvfy2是負(fù)電壓。如上所述，參見在編程第二頁面之后形成的電壓分布，在擦除狀態(tài)EO和OV之間布置有至少兩個(gè)編程狀態(tài)Pl和P2。在擦除狀態(tài)EO和OV之間建立包括至少兩個(gè)編程狀態(tài)的負(fù)電壓窗ロ(negative voltage window，NVW)，以便支持從負(fù)編程狀態(tài)P到另ー個(gè)負(fù)電壓狀態(tài)P2的編程。圖48是示出具有圖47的編程狀態(tài)的存儲單元的編程操作的波形圖。參照圖48， 圖示了在對被選存儲單元的編程驗(yàn)證周期期間提供的字線電壓的波形。在被執(zhí)行以在被選存儲單元中存儲多比特?cái)?shù)據(jù)的初始讀取操作以及在于供應(yīng)編程電壓之前執(zhí)行的驗(yàn)證操作時(shí)的字線波形被省略(skip)。首先，編程電壓Vpgml被供應(yīng)到被選存儲単元的字線。此時(shí)，如果在編程之前執(zhí)行驗(yàn)證讀取操作，則被選存儲單元當(dāng)中存儲了邏輯‘1’的存儲單元被禁止編程。另ー方面，通過編程電壓Vpgml將電荷注入到被選存儲単元當(dāng)中寫入了邏輯‘0’的存儲單元的電荷存儲広。在供應(yīng)編程電壓Vpgml之后，驗(yàn)證讀取電壓Vvfyl、Vvfy2和Vvfy3被提供到被選存儲單元的字線。重復(fù)編程驗(yàn)證周期，直到所有存儲單元都被編程到目標(biāo)狀態(tài)。以ISPP方式對非易失性存儲器件500編程，以便準(zhǔn)確控制存儲單元的閾值電壓分布。在這種情況下， 在編程循環(huán)的編程中使用的編程電壓Vpgml到VpgmN具有逐步增加AVp的電壓電平。在本實(shí)施例中，每當(dāng)在每個(gè)編程循環(huán)施加編程電壓Vpgml到VpgmN中的每ー個(gè)吋，都使用第一到第三驗(yàn)證電壓Vvfyl、Vvfy2和Vvfy3執(zhí)行三次驗(yàn)證讀取操作。此處，編程電壓Vpgml到 VpgmN是正高電壓。在本實(shí)施例中，編程電壓Vpgml到VpgmN是在控制邏輯570的控制下從高電壓生成器571生成的。在本實(shí)施例中，第一驗(yàn)證電壓Vvfyl和第二驗(yàn)證電壓Vvfy2是負(fù)電壓。第二驗(yàn)證電壓Vvfy2是電平高于第一驗(yàn)證電壓Vvfyl的負(fù)電壓。第一驗(yàn)證電壓Vvfyl和第二驗(yàn)證電壓Vvfy2在控制邏輯570的控制下從負(fù)電壓生成器555提供。第三驗(yàn)證電壓Vvfy3是正電壓。第三驗(yàn)證電壓Vvfy3在控制邏輯570的控制下從低電壓生成器553提供。圖49是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的圖45中的非易失性存儲器件的編程方法的示圖。參照圖49，第二頁面的編程狀態(tài)Pl被編程到第三頁面的編程狀態(tài)Q2和Q3。如果用第二頁面編程，則存儲単元分別具有擦除狀態(tài)EO以及多個(gè)編程狀態(tài)P1、P2 和P3之一。此處，與編程狀態(tài)Pl相對應(yīng)的閾值電壓分布布置在低于OV的閾值電壓區(qū)域。如果用第三頁面編程，存儲單元分別具有擦除狀態(tài)EO以及多個(gè)編程狀態(tài)Ql、Q2、 Q3、Q4、Q5、Q6和Q7中的一個(gè)數(shù)據(jù)狀態(tài)。此處，擦除狀態(tài)EO和編程狀態(tài)Ql代表當(dāng)編程第三頁面時(shí)從擦除狀態(tài)EO編程得到的狀態(tài)。編程狀態(tài)Q2和Q3是在編程第三頁面時(shí)從編程狀態(tài)Pl形成的閾值電壓分布。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，存儲單元被從布置在負(fù)電壓區(qū)域的編程狀態(tài)編程到布置在負(fù)電壓區(qū)域的編程狀態(tài)Q2。
45
對第三頁面編程的過程如下。首先，執(zhí)行初始讀取操作以鎖存在被選存儲單元中編程的第一頁面數(shù)據(jù)。此時(shí)，所提供的用于初始讀取的讀取電壓Vrdl是負(fù)電壓。讀取電壓 Vrd2是OV或低于OV的負(fù)電壓。讀取電壓Vrd3是正電壓。當(dāng)讀取電壓Vrdl、Vrd2和Vrd3被提供給被選存儲單元的字線時(shí)，感測在存儲單元中存儲的第二頁面的比特值。經(jīng)由初始讀取操作感測的第二頁面數(shù)據(jù)存儲在頁面緩沖器 (未示出)中包括的鎖存器中。與第三頁面相對應(yīng)的數(shù)據(jù)比特被加載到頁面緩沖器中包括的其他鎖存器上。目標(biāo)狀態(tài)根據(jù)通過初始讀取鎖存的第二頁面的比特值和被提供作為寫入數(shù)據(jù)的第三頁面的比特值來確定。在編程操作期間，編程電壓被施加到被選存儲單元的字線。之后，可以按照編程狀態(tài)Ql、Q2、Q3、Q4、Q5、Q6和Q7的數(shù)目來執(zhí)行驗(yàn)證讀取操作，以檢測被選存儲單元是否被正常編程。也就是說，將驗(yàn)證電壓Vvfyl、Vvfy2，Vvfy3、Vvfy4、Vvfy5、Vvfy6和Vvfy7順序地施加到被選存儲單元的字線。此處，驗(yàn)證電壓Vvfyl和Vvfy2是負(fù)電壓。如上所述，參見在對第三頁面編程之后形成的閾值分布，至少兩個(gè)編程狀態(tài)Ql和 Q2被布置在擦除狀態(tài)EO與OV之間。在擦除狀態(tài)EO和OV之間建立包括至少兩個(gè)編程狀態(tài)的負(fù)電壓窗口(NVW)，以便支持從負(fù)編程狀態(tài)Pl到另一個(gè)負(fù)電壓狀態(tài)Q2的編程。圖50是示出具有圖49的編程狀態(tài)的存儲單元的編程操作的波形圖。參照圖50， 圖示了在對被選存儲單元的編程驗(yàn)證周期期間提供的字線電壓的波形。在被執(zhí)行以在被選存儲單元中存儲多比特?cái)?shù)據(jù)的初始讀取操作以及在于供應(yīng)編程電壓之前執(zhí)行的驗(yàn)證操作中的字線波形被省略。首先，編程電壓Vpgml被供應(yīng)到被選存儲單元的字線。此時(shí)，如果在編程之前執(zhí)行了驗(yàn)證讀取操作，則被選存儲單元當(dāng)中存儲了邏輯‘1’的存儲單元被禁止編程。另一方面， 通過編程電壓Vpgml將電荷注入到被選存儲單元當(dāng)中寫入了邏輯‘0’的存儲單元的電荷存儲層。在供應(yīng)編程電壓Vpgml之后，將驗(yàn)證讀取電壓Vvfyl、Vvfy2、Vvfy3、Vvfy4、Vvfy5、 Vvfy6和Vvfy7提供給被選存儲單元的字線。重復(fù)編程驗(yàn)證周期，直到所有存儲單元都被編程到目標(biāo)狀態(tài)。以ISPP方式對非易失性存儲器件500進(jìn)行編程，以便準(zhǔn)確控制存儲單元的閾值電壓分布。在這種情況下，在編程循環(huán)的編程中使用的編程電壓Vpgml到VpgmN具有逐步增加AVp的電壓電平。在本實(shí)施例中，每當(dāng)在每個(gè)編程循環(huán)施加編程電壓Vpgml到VpgmN中的每一個(gè)時(shí)， 使用第一到第七驗(yàn)證電壓Vvfyl、Vvfy2、Vvfy3、Vvfy4、Vvfy5、Vvfy6和Vvfy7執(zhí)行七次驗(yàn)證讀取操作。此處，編程電壓Vpgml到VpgmN是正高電壓。在本實(shí)施例中，編程電壓Vpgml 到VpgmN是在控制邏輯570的控制下從高電壓生成器571生成的。在本實(shí)施例中，第一驗(yàn)證電壓Vvfyl和第二驗(yàn)證電壓Vvfy2是負(fù)電壓。第二驗(yàn)證電壓Vvfy2是電平高于第一驗(yàn)證電壓Vvfyl的負(fù)電壓。第一驗(yàn)證電壓Vvfyl和第二驗(yàn)證電壓Vvfy2是在控制邏輯570的控制下從負(fù)電壓生成器555提供的。第三驗(yàn)證電壓Vvfy3是正電壓。第三驗(yàn)證電壓Vvfy3是在控制邏輯570的控制下從低電壓生成器553提供的。圖51是示出根據(jù)本發(fā)明構(gòu)思的第三實(shí)施例的圖45中的非易失性存儲器件的編程方法的示圖。參照圖51，第η頁面的編程狀態(tài)Pl被編程到第(η+1)頁面的編程狀態(tài)Q2 和Q3。第η頁面的編程狀態(tài)Ρ2被編程到第(η+1)頁面的編程狀態(tài)Q4和Q5。此處，當(dāng)對第(n+1)頁面編程時(shí)，編程狀態(tài)Ql、Q2、Q3和Q4分別布置在負(fù)閾值電壓區(qū)域。編程狀態(tài)P2、 P3和P4表示根據(jù)對來自編程狀態(tài)Pl和P2的數(shù)據(jù)進(jìn)行的編程而移動(dòng)到的狀態(tài)。如果用第(n+1)頁面編程，則存儲單元分別具有擦除狀態(tài)EO以及多個(gè)編程狀態(tài) (Q1、Q2、Q3、Q4、Q5、Q6、Q7、…)中的一個(gè)狀態(tài)。擦除狀態(tài)EO和編程狀態(tài)Ql表示通過對第 (n+1)頁面編程、從擦除狀態(tài)EO編程得到的狀態(tài)。編程狀態(tài)P2、P3和P4是在對第(n+1) 頁面編程時(shí)從編程狀態(tài)Pl和P2形成的閾值電壓分布。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例， 存儲單元被從布置在負(fù)電壓區(qū)域的編程狀態(tài)Pl和P2編程到布置在負(fù)電壓區(qū)域的編程狀態(tài) Q2、Q3 和 Q4。對第(n+1)頁面編程的過程如下。首先，執(zhí)行初始讀取操作以鎖存在被選存儲單元中編程的第η頁面數(shù)據(jù)。此時(shí)，被提供用于初始讀取的讀取電壓Vrdl和Vrd2是負(fù)電壓。 讀取電壓Vrd3是OV或低于OV的負(fù)電壓。讀取電壓Vrd4是正電壓。當(dāng)讀取電壓(Vrdl、Vrd2、Vrd3、…)被提供給被選存儲單元的字線時(shí)，感測在存儲單元中存儲的第η頁面的比特值。經(jīng)由初始讀取操作感測的第η頁面數(shù)據(jù)被存儲在頁面緩沖器(未示出)中包括的鎖存器中。與第(n+1)頁面相對應(yīng)的數(shù)據(jù)比特被加載到頁面緩沖器中包括的其他鎖存器上。根據(jù)通過初始讀取鎖存的第η頁面的比特值和被提供作為寫入數(shù)據(jù)的第(n+1)頁面的比特值確定目標(biāo)狀態(tài)。在編程操作期間，編程電壓被施加到被選存儲單元的字線。之后，可以按照編程狀態(tài)0!1、Q2、Q3、Q4、Q5、Q6、Q7、…)的數(shù)目來執(zhí)行驗(yàn)證讀取操作，以檢測被選存儲單元是否被正常編程。也就是說，將驗(yàn)證電壓(Vvfyl、Vvfy2，Vvfy3、Vvfy4、Vvfy5、Vvfy6、Vvfy7、…) 順序地施加到被選存儲單元的字線。此處，驗(yàn)證電壓Vvfyl、Vvfy2、Vvfy3和Vvfy4是負(fù)電壓。如上所述，參見在對第(n+1)頁面編程之后形成的閾值分布，多個(gè)編程狀態(tài)Q1、 Q2、Q3和Q4被布置在擦除狀態(tài)EO和OV之間。為了支持從負(fù)編程狀態(tài)Pl和P2到另外的負(fù)電壓狀態(tài)Q2、Q3和Q4的編程，在擦除狀態(tài)EO與OV之間建立了包括至少兩個(gè)編程狀態(tài) 0!1、Q2、Q3*Q4)的負(fù)電壓窗口(NVW)。圖52是示出具有圖51的編程狀態(tài)的存儲單元的編程操作的波形圖。參照圖52， 圖示了在對被選存儲單元的編程驗(yàn)證周期期間提供的字線電壓的波形。被執(zhí)行以在被選存儲單元中存儲多比特?cái)?shù)據(jù)的初始讀取操作以及于供應(yīng)編程電壓之前執(zhí)行的驗(yàn)證操作中的字線波形被省略。首先，編程電壓Vpgml被供應(yīng)到被選存儲單元的字線。在供應(yīng)編程電壓Vpgml之后，將驗(yàn)證讀取電壓(Vvfyl、VVfy2、VVfy3、VVfy4、VVfy5、Vvfy6、Vvfy7、…)提供給被選存儲單元的字線。重復(fù)編程驗(yàn)證周期，直到所有存儲單元都被編程到目標(biāo)狀態(tài)。以ISPP方式對非易失性存儲器件500進(jìn)行編程，以便準(zhǔn)確控制存儲單元的閾值電壓分布。在這種情況下，在編程循環(huán)的編程中使用的編程電壓Vpgml到VpgmN具有逐步增加八Vp的電壓電平。在本實(shí)施例中，每當(dāng)在每個(gè)編程循環(huán)施加編程電壓Vpgml到VpgmN中的每一個(gè)時(shí)，使用第一到第 N 驗(yàn)證電壓(Vvfyl、Vvfy2、Vvfy3、Vvfy4、Vvfy5、Vvfy6、Vvfy7、…)執(zhí)行 N 次驗(yàn)證讀取操作。此處，編程電壓Vpgml到VpgmN是正高電壓。在本實(shí)施例中，編程電壓Vpgml 到VpgmN是在控制邏輯570的控制下從高電壓生成器571生成的。在本實(shí)施例中，第一到第四驗(yàn)證電壓Vvfyl、Vvfy2、Vvfy3和Vvfy4是負(fù)電壓。第二驗(yàn)證電壓Vvfy2是電平高于第一驗(yàn)證電壓Vvfyl的負(fù)電壓。第三驗(yàn)證電壓Vvfy3電平高于第二驗(yàn)證電壓Vvfy2的負(fù)電壓。第一到第四驗(yàn)證電壓Vvfyl、Vvfy2、Vvfy3和Vvfy4是在控制邏輯570的控制下從負(fù)電壓生成器555提供的。高于第四驗(yàn)證電壓Vvfy4的其余驗(yàn)證電壓是正電壓。高于第四驗(yàn)證電壓Vvfy4的其余驗(yàn)證電壓是在控制邏輯570的控制下從低電壓生成器553提供的。 圖53是示出圖45中圖示的非易失性存儲器件的編程方法的流程圖。參照圖53， 在編程循環(huán)之前執(zhí)行初始讀取操作和驗(yàn)證讀取操作。 在操作S410，在寫入多比特?cái)?shù)據(jù)之前對存儲單元執(zhí)行初始讀取操作。此時(shí)，可以通過感測操作將存儲在存儲單元中的數(shù)據(jù)存儲到相應(yīng)的頁面緩沖器中。將編程數(shù)據(jù)加載到頁面緩沖器的其他鎖存器上。在操作S420，對被選存儲單元執(zhí)行驗(yàn)證讀取操作。此時(shí)，驗(yàn)證讀取電壓可以包括包括在負(fù)電壓區(qū)域中的驗(yàn)證讀取電壓(例如，圖40中的Vvfyl和Vvf^。根據(jù)驗(yàn)證讀取操作，存儲單元的位線被偏置以便禁止編程，或者被以O(shè)V偏置。在S430，執(zhí)行編程執(zhí)行操作，在編程執(zhí)行操作中，將編程電壓施加到被選存儲單元的字線。第一編程循環(huán)的編程電壓是最低的高電壓，并且在之后提供的編程電壓按照ISPP 方式逐步增加。在操作S440，通過多個(gè)驗(yàn)證讀取電壓Vvfyl、Vvfy2、…、VvfyN感測被供應(yīng)以編程電壓VPGM的存儲單元。通過驗(yàn)證讀取電壓Vvfyl、Vvfy2、…、VvfyN檢測被選存儲單元是否被編程到目標(biāo)狀態(tài)。通過頁面緩沖器將被編程到目標(biāo)狀態(tài)的存儲單元設(shè)置為禁止編程。在操作S450，檢測是否所有被選存儲單元都被編程。如果是，則編程方法結(jié)束。如果不是，則編程方法進(jìn)行到操作S460，在操作S460，將編程電壓增加步進(jìn)(st印)電壓AVp。在操作S460，與前一循環(huán)相比增加編程電壓。編程方法進(jìn)行到操作S430，在操作 S430，將增加的編程電壓施加到被選存儲單元。操作S430到S460構(gòu)成編程循環(huán)，重復(fù)該編程循環(huán)，直到對被選存儲單元的編程完成。通過根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的編程方法，將被選存儲單元的一些閾值電壓從布置在負(fù)電壓區(qū)域的編程狀態(tài)編程到布置在另一個(gè)負(fù)電壓區(qū)域的編程狀態(tài)。此處，選擇性地執(zhí)行或不執(zhí)行操作S420。圖M是示出根據(jù)本發(fā)明構(gòu)思的另一個(gè)示例性實(shí)施例的非易失性存儲器件的示圖。參照圖54，非易失性存儲器件600包括向第一線612施加正電壓PV的第一電壓施加通過電路610和向第二線622施加負(fù)電壓NV的第二電壓施加通過電路620。此處，第一線 612和第二線612是與字線相對應(yīng)的線。第一電壓施加通過電路610包括選擇晶體管PST和正電壓選擇開關(guān)613。根據(jù)正電壓選擇開關(guān)613的控制，選擇晶體管PST連接在被供應(yīng)以正電壓PV的線與被供應(yīng)以正電壓PV的線之間。正電壓選擇開關(guān)613響應(yīng)于用于正電壓的使能信號ENP決定向選擇晶體管PST的柵極供應(yīng)高電壓VPP和地電壓中的任何一個(gè)。正電壓選擇開關(guān)613包括第一反相器INVlP和第二反相器INV2P、第一耗盡型晶體管NHDlP和第二耗盡型晶體管NHD2P、PMOS 高電壓晶體管PHP以及NMOS低電壓晶體管NLP。第二電壓施加通過電路620包括選擇晶體管NST和負(fù)電壓選擇開關(guān)623。根據(jù)負(fù)電壓選擇開關(guān)623的控制，選擇晶體管NST連接在被供應(yīng)以負(fù)電壓NV的線621與被供應(yīng)以負(fù)電壓NV的線622之間。負(fù)電壓選擇開關(guān)623被配置為與圖15中圖示的開關(guān)213相同。 當(dāng)負(fù)電壓NV被施加到線621時(shí)，施加到在其中形成第二電壓施加通過電路620的阱的阱電壓NWELL可以是負(fù)電壓NV。圖M中的非易失性存儲器件600包括一個(gè)第一電壓施加通過電路610和一個(gè)第二電壓施加通過電路620。然而，本發(fā)明構(gòu)思不局限于此。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件被實(shí)現(xiàn)為包括至少一個(gè)第一電壓施加通過電路和至少一個(gè)第二電壓施加通過電路。圖2中的非易失性存儲器件100包括三個(gè)電壓生成器121、122和123。然而，本發(fā)明構(gòu)思不局限于此。圖55是示出根據(jù)本發(fā)明構(gòu)思的另一個(gè)示例性實(shí)施例的非易失性存儲器件的示圖。參照圖55，與圖2中的非易失性存儲器件100相比，非易失性存儲器件700具有去除了低電壓生成器和讀取驗(yàn)證電壓開關(guān)的結(jié)構(gòu)。電壓生成器703包括正電壓生成器721和負(fù)電壓生成器723。字線電壓選擇開關(guān)電路705接收編程電壓VPGM、擦除電壓VERS、環(huán)繞電壓VLV和負(fù)電壓NWL，以選擇輸入電壓之一?？刂七壿?11控制非易失性存儲器件700的總體操作。不同閾倌電壓的實(shí)施例圖56是示出驗(yàn)證擦除狀態(tài)的閾值電壓分布的示圖。參照圖56，擦除狀態(tài)E的驗(yàn)證電壓VO是負(fù)電壓，其余的驗(yàn)證電壓VI、V2和V3是正電壓。通過以負(fù)電壓來驗(yàn)證擦除狀態(tài) E，可以使擦除狀態(tài)E的存儲單元分布變窄。也就是說，使用作為負(fù)電壓的驗(yàn)證電壓VO避免了在編程執(zhí)行后因耦合而導(dǎo)致的擦除電壓閾值電壓分布加寬。圖57是示出驗(yàn)證擦除狀態(tài)的閾值電壓分布的另一個(gè)實(shí)施例的示圖。參照圖57，擦除狀態(tài)E的驗(yàn)證電壓VO和第一編程狀態(tài)Pl的驗(yàn)證電壓Vl是負(fù)電壓，并且其余的驗(yàn)證電壓 V2和V3是正電壓。也就是說，不僅是擦除狀態(tài)E、而且第一編程狀態(tài)Pl的一部分也布置在負(fù)電壓區(qū)域，并且負(fù)電壓被用作擦除狀態(tài)E和第一編程狀態(tài)Pl的驗(yàn)證電壓VO和VI。圖58是示出根據(jù)本發(fā)明構(gòu)思的另一個(gè)示例性實(shí)施例的非易失性存儲器件的閾值電壓分布的示圖。參照圖58，擦除狀態(tài)E和第一編程狀態(tài)Pl包括在負(fù)電壓區(qū)域中，并且第二編程狀態(tài)P2和第三編程狀態(tài)P3包括在正電壓區(qū)域中。也就是說，將擦除狀態(tài)E和第一編程狀態(tài)Pl的分布形成為與第二編程狀態(tài)P2和第三編程狀態(tài)P3的分布(相對于0V)對稱。圖59是示出根據(jù)本發(fā)明構(gòu)思的另一個(gè)示例性實(shí)施例的非易失性存儲器件的閾值電壓分布的示圖。參照圖59，第二編程狀態(tài)P2的一部分包括在負(fù)電壓區(qū)域中。本發(fā)明構(gòu)思適用于3比特多電平單元非易失性存儲器件。圖60是示出根據(jù)本發(fā)明構(gòu)思的第一實(shí)施例的3比特多電平單元非易失性存儲器件的閾值電壓分布的示圖。參照圖60，閾值電壓分布包括擦除狀態(tài)E和七個(gè)編程狀態(tài)Ql到 Q7，并且第二編程狀態(tài)Q2的一部分包括在負(fù)電壓區(qū)域中。圖61是示出根據(jù)本發(fā)明構(gòu)思的第二實(shí)施例的3比特多電平單元非易失性存儲器件的閾值電壓分布的示圖。參照圖61，第三編程狀態(tài)Q3的一部分包括在負(fù)電壓區(qū)域中。圖62是示出根據(jù)本發(fā)明構(gòu)思的第三實(shí)施例的3比特多電平單元非易失性存儲器件的閾值電壓分布的示圖。參照圖62，擦除狀態(tài)E和第一到第三編程狀態(tài)Ql到Q3包括在負(fù)電壓區(qū)域中，并且第四到第七編程狀態(tài)Q4到Q7包括在正電壓區(qū)域中。本發(fā)明構(gòu)思還可應(yīng)用于4比特多電平單元非易失性存儲器件。圖63是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的3比特多電平單元非易失性存儲器件的閾值電壓分布的示圖。參照圖63，擦除狀態(tài)E和第一到第七編程狀態(tài)STl到ST7包括在負(fù)電壓區(qū)域中，并且第八到第十五編程狀態(tài)ST8到ST15包括在正電壓區(qū)域中。圖64是示出根據(jù)圖60中圖示的閾值電壓分布的編程操作的示圖。如果3比特?cái)?shù)據(jù)存儲在一個(gè)存儲單元中，則低比特、中間比特和高比特分別被定義為第一頁面數(shù)據(jù)、第二頁面數(shù)據(jù)和第三頁面數(shù)據(jù)。參照圖64，在第一頁面數(shù)據(jù)編程操作中，編程狀態(tài)Pl的一部分包括在負(fù)電壓區(qū)域中。在第二頁面MSB編程操作中，第一頁面數(shù)據(jù)編程操作的擦除狀態(tài)E被編程到擦除狀態(tài)E或第一編程狀態(tài)Pl，并且其編程狀態(tài)P被編程到第二編程狀態(tài)P2或第三編程狀態(tài) P3。在第三頁面數(shù)據(jù)編程操作中，第二頁面數(shù)據(jù)編程操作的擦除狀態(tài)E被編程到擦除狀態(tài)E或第一編程狀態(tài)Ql，其第一編程狀態(tài)Pl被編程到編程狀態(tài)Q2或編程狀態(tài)Q3，其第二編程狀態(tài)P2被編程到編程狀態(tài)Q4或編程狀態(tài)Q5，并且其第三編程狀態(tài)P3被編程到編程狀態(tài)Q6或編程狀態(tài)Q7。各種應(yīng)用本發(fā)明構(gòu)思適用于垂直型非易失性存儲器件。圖65是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的垂直型非易失性存儲器件的示圖。參照圖65，非易失性存儲器件800包括存儲單元陣列810、驅(qū)動(dòng)器820、輸入/輸出電路 830和控制邏輯840。存儲單元陣列810包括多個(gè)存儲塊BLKl到BLKh，每個(gè)存儲塊包括多個(gè)存儲單元。 存儲塊BLKl到BLKh中的每一個(gè)具有垂直結(jié)構(gòu)(或，三維結(jié)構(gòu))。在本實(shí)施例中，存儲塊BLKl到BLKh中的每一個(gè)包括沿第一到第三方向延伸的結(jié)構(gòu)。此外，在本實(shí)施例中，存儲塊BLKl到BLKh中的每一個(gè)包括沿第二方向延伸的多個(gè)垂直串NS。此外，在本實(shí)施例中，存儲塊BLKl到BLKh中的每一個(gè)包括沿第一方向和第三方向延伸的多個(gè)垂直串NS。垂直串NS中的每一個(gè)連接到一條位線BL、至少一條串選擇線SSL、至少一條地選擇線GSL、字線WL和公共源極線CSL。也就是說，存儲塊BLKl到BLKh中的每一個(gè)連接到多條位線BL、多條串選擇線SSL、多條地選擇線GSL、多條字線WL和多條公共源極線CSL。驅(qū)動(dòng)器820經(jīng)由多條字線WL連接到存儲單元陣列210。驅(qū)動(dòng)器820被配置成響應(yīng)于控制邏輯840的控制而操作。驅(qū)動(dòng)器820從外部設(shè)備接收地址ADDR。驅(qū)動(dòng)器820被配置成譯碼輸入地址ADDR。使用譯碼的地址，驅(qū)動(dòng)器820選擇多條字線WL之一。驅(qū)動(dòng)器820被配置成向被選字線和未選字線施加電壓。在本實(shí)施例中，在編程操作、讀取操作或擦除操作期間，驅(qū)動(dòng)器820向字線WL供應(yīng)與編程操作相關(guān)的編程電壓、 與讀取操作相關(guān)的讀取電壓或與擦除操作相關(guān)的擦除電壓。在本實(shí)施例中，驅(qū)動(dòng)器820包括選擇和操作字線的字線驅(qū)動(dòng)器321。此外，驅(qū)動(dòng)器820被配置成選擇和操作多條選擇線SL。在本實(shí)施例中，驅(qū)動(dòng)器820 還被配置成選擇和操作串選擇線SSL和地選擇線GSL。在本實(shí)施例中，驅(qū)動(dòng)器820包括被配
50置成操作選擇線的選擇線驅(qū)動(dòng)器322。此外，驅(qū)動(dòng)器820被配置成操作公共源極線CSL。在本實(shí)施例中，驅(qū)動(dòng)器820包括公共源極線驅(qū)動(dòng)器823，其被配置成操作公共源極線CSL。輸入/輸出電路830經(jīng)由多條位線BL連接到存儲單元陣列810。輸入/輸出電路 830響應(yīng)于控制邏輯840的控制而操作。輸入/輸出電路830被配置成選擇多條位線BL。在本實(shí)施例中，輸入/輸出電路830從外部設(shè)備接收數(shù)據(jù)以將其存儲在存儲單元陣列810中。輸入/輸出電路830從存儲單元陣列810讀取數(shù)據(jù)以將其傳送到外部設(shè)備。輸入/輸出電路830還從存儲單元陣列的第一存儲區(qū)讀取數(shù)據(jù)以將其存儲到存儲單元陣列的第二存儲區(qū)中。在本實(shí)施例中，輸入/輸出電路830被配置成執(zhí)行回寫 (copy-back)操作。在本實(shí)施例中，輸入/輸出電路830包括諸如頁面緩沖器(或頁面寄存器)、列選擇器電路、數(shù)據(jù)緩沖器等等的組成元件。在另一個(gè)實(shí)施例中，輸入/輸出電路830包括諸如感測放大器、寫入驅(qū)動(dòng)器、列選擇器電路、數(shù)據(jù)緩沖器等等的組成元件?？刂七壿?40被配置成控制非易失性存儲器件800的總體操作?？刂七壿?40響應(yīng)于從外部設(shè)備傳送來的控制信號CTRL而操作。在美國專利公開文件第2009-0306583 號、第 2010-0078701 號、第 2010-0117141 號、第 2010-0140685 號、第 2010-02135527 號、第 2010-0224929 號、第 2010-0315875 號、第 2010-0322000號、第2011_001；3458號和第2011-0018036號中公開了垂直型半導(dǎo)體存儲器
件，其內(nèi)容通過全文引用合并于此。圖66是示出圖65中圖示的存儲塊當(dāng)中的一個(gè)存儲塊的等效電路的電路圖。參照圖65和圖66，在第一位線BLl與公共源極線CSL之間存在垂直串NSll到NS31。第一位線 BLl對應(yīng)于沿第三方向延伸的導(dǎo)電材料。在第二位線BL2與公共源極線CSL之間存在垂直串NS12到NS32。第二位線BL2對應(yīng)于沿第三方向延伸的導(dǎo)電材料。在第三位線BL3與公共源極線CSL之間存在垂直串NS13到NS33。第三位線BL3對應(yīng)于沿第三方向延伸的導(dǎo)電材料。每個(gè)垂直串NS中的串選擇晶體管SST連接到相應(yīng)的位線。每個(gè)垂直串NS中的地選擇晶體管GST連接到公共源極線CSL。在每個(gè)垂直串NS中，在串選擇晶體管SST與地選擇晶體管GST之間存在存儲單元MC。下面，通過行單位和列單位來定義垂直串NS。共同連接到一條位線的垂直串NS 形成一列。在本實(shí)施例中，共同連接到第一位線BLl的垂直串NSl 1到NS31對應(yīng)于第一列。 共同連接到第二位線BL2的垂直串NS21到NS23對應(yīng)于第二列。共同連接到第三位線BL3 的垂直串NS13到NS33對應(yīng)于第三列。與一條串選擇線SSL連接的垂直串NS形成一行。在本實(shí)施例中，與第一串選擇線SSLl連接的垂直串NSll到NS13形成第一行。與第二串選擇線SSL2連接的垂直串NS21 到NS23形成第二行。與第三串選擇線SSL3連接的垂直串NS31到NS33形成第三行。在每個(gè)垂直串NS中定義高度。在本實(shí)施例中，在每個(gè)垂直串中，鄰近地選擇晶體管GST的存儲單元的高度為1。在每個(gè)垂直串NS中，存儲單元的高度與距串選擇晶體管SST 的距離成反比地增加。在每個(gè)垂直串中，鄰近串選擇晶體管SST的存儲單元的高度為7。同一行中的垂直串共用串選擇線SSL。不同行中的垂直串NS與不同的串選擇線SSL連接。在同一行的垂直串中，相同高度的存儲單元共用字線。在相同高度，不同行的垂直串NS的字線WL公共連接。在本實(shí)施例中，在提供沿第一方向延伸的導(dǎo)電材料的層中，字線WL可以公共連接。在本實(shí)施例中，沿第一方向延伸的導(dǎo)電材料可以經(jīng)由接觸件與上層連接。在上層沿第一方向延伸的導(dǎo)電材料可以公共連接。同一行中的垂直串NS共用地選擇線GSL。不同的行的垂直串NS與不同的地選擇線GSL連接。公共源極線CSL與垂直串NS公共連接。在本實(shí)施例中，在襯底的有源區(qū)，第一到第四摻雜區(qū)連接。在本實(shí)施例中，第一到第四摻雜區(qū)經(jīng)由接觸件與上層連接。第一到第四摻雜區(qū)在上層公共連接。如圖66中所示，同一深度的字線WL公共連接。因此，當(dāng)特定字線WL被選擇時(shí)，與該特定字線WL連接的所有垂直串NS均被選擇。不同的行的垂直串NS與不同的串選擇線 SSL連接。因此，通過選擇串選擇線SSLl到SSL3，將與同一字線WL連接的垂直串NS當(dāng)中的未選行的垂直串與位線BLl到BL3分離。也就是說，通過選擇串選擇線SSLl到SSL3來選擇一行垂直串NS。通過選擇位線BLl到BL3以列為單位選擇被選行的垂直串NS。在美國專利公開文件第2010/0315875號中詳細(xì)公開了存儲塊BLKi，其內(nèi)容通過全文引用合并于此。圖67是圖示根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的存儲系統(tǒng)的示圖。參照圖67，存儲系統(tǒng)1000包括至少一個(gè)非易失性存儲器件1100和存儲控制器 1200。非易失性存儲器件1100可以與圖2中的非易失性存儲器件100、圖36中的非易失性存儲器件400、圖45中的非易失性存儲器件500、圖M中的非易失性存儲器件600、圖 55中的非易失性存儲器件700和圖65中的非易失性存儲器件800中的一個(gè)相同。盡管未示出，但是可以從外部設(shè)備向非易失性存儲器件1100供應(yīng)高于電源電壓的高電壓。存儲控制器1200根據(jù)外部設(shè)備(例如，主機(jī))的請求控制非易失性存儲器件 1100。在本實(shí)施例中，存儲控制器1200控制非易失性存儲器件1100的讀取/寫入/擦除操作。存儲控制器1200提供非易失性存儲器件1100與主機(jī)之間的接口。存儲控制器 1200驅(qū)動(dòng)用于控制非易失性存儲器件1100的固件。存儲控制器1200包括至少一個(gè)中央處理單元(CPU) 1210、緩沖器 1220、糾錯(cuò)電路(Error Correction Circuit，ECC) 1230、只讀存儲器(ROM)IM0、主機(jī)接口 1250和存儲器接口 1260。CPU 1210控制存儲控制器1200的總體操作。緩沖器1220用作CPU 1210的工作存儲器。當(dāng)接收到主機(jī)的寫入請求時(shí)，從主機(jī)接收的數(shù)據(jù)臨時(shí)存儲在緩沖器1220中。并且，當(dāng)接收到主機(jī)的讀取請求時(shí)，從非易失性存儲器件1100讀取的數(shù)據(jù)臨時(shí)存儲在緩沖器 1220 中。當(dāng)接收到寫入請求時(shí)，ECC 1230使用糾錯(cuò)碼譯碼存儲在緩沖器1220中的數(shù)據(jù)。 在這種情況下，譯碼的數(shù)據(jù)和糾錯(cuò)碼值存儲在非易失性存儲器件1100中。當(dāng)接收到讀請求時(shí)，ECC 1230使用糾錯(cuò)碼值恢復(fù)從非易失性存儲器件1100讀取的數(shù)據(jù)。在這種情況下，糾錯(cuò)碼值包括在讀取數(shù)據(jù)中。ROM 1240存儲用來驅(qū)動(dòng)存儲控制器1200的數(shù)據(jù)。主機(jī)接口 1250包括用于在主機(jī)和存儲控制器1200之間交換數(shù)據(jù)的協(xié)議。舉例來說，存儲控制器1200被配置成通過多種接口協(xié)議之一與外部設(shè)備(主機(jī))通信，所述多種接口協(xié)議諸如新完美頁面(Perfect Page New, PPN)協(xié)議、通用串行總線(USB)協(xié)議、多媒體卡(MMC)協(xié)議、外圍組件互聯(lián)(PCI)協(xié)議、高速PCI (PCI-E)協(xié)議、高級技術(shù)附件(ATA) 協(xié)議、串行ATA協(xié)議、并行ATA協(xié)議、小型計(jì)算機(jī)小型接口(SCSI)協(xié)議、增強(qiáng)型小磁盤接口 (ESDI)協(xié)議和集成驅(qū)動(dòng)器電子電路(IDE)協(xié)議。存儲器接口 1260在非易失性存儲器件1100與存儲控制器1200之間接口。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的存儲系統(tǒng)1000包括非易失性存儲器件1100， 該非易失性存儲器件1100被配置成在編程操作期間編程操作的一部分使用負(fù)電壓域。因此，可以提高數(shù)據(jù)穩(wěn)定性和壽命。盡管未示出，根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的存儲系統(tǒng)還包括隨機(jī)化電路，其隨機(jī)化從主機(jī)輸入的數(shù)據(jù)以將其存儲到非易失性存儲器件1100中，或者將存儲在非易失性存儲器件1100中的隨機(jī)化的數(shù)據(jù)去隨機(jī)化，以便將其輸出到主機(jī)。隨機(jī)化電路可以包括在非易失性存儲器件1100或存儲控制器1200中。美國專利第72124 號和美國專利公開文件第 2009-0259803 號、第 2010-0229001 號、第 2010-0229007 號和第 2010-0259983 號公開了對隨機(jī)化電路的進(jìn)一步且更具體的描述，其內(nèi)容通過全文引用合并于此。美國專利公開文件第2010_00擬890號中公開了存儲系統(tǒng)，其內(nèi)容通過全文引用合并于此。圖68是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的存儲卡的框圖。參照圖68，存儲卡2000 包括至少一個(gè)快閃存儲器2100、緩沖存儲器2200以及用于控制快閃存儲器2100和緩沖存儲器2200的存儲控制器2300?？扉W存儲器件2100可以與圖2中的非易失性存儲器件100、圖36中的非易失性存儲器件400、圖45中的非易失性存儲器件500、圖M中的非易失性存儲器件600、圖55中的非易失性存儲器件700和圖65中的非易失性存儲器件800中的一個(gè)相同。緩沖存儲器器件2200用于臨時(shí)存儲在存儲卡2000的操作期間生成的數(shù)據(jù)。緩沖存儲器器件2200可以使用DRAM或SRAM來實(shí)現(xiàn)。存儲控制器2300連接在主機(jī)和快閃存儲器2100之間。存儲控制器2300被配置成響應(yīng)于來自主機(jī)的請求訪問快閃存儲器2100。存儲控制器2300包括至少一個(gè)微處理器2310、主機(jī)接口 2320和閃存接口 2330。微處理器2310被配置成驅(qū)動(dòng)固件。主機(jī)接口 2320經(jīng)由卡(例如，MMC)協(xié)議與主機(jī)接口，以在主機(jī)和存儲器接口 2330之間交換數(shù)據(jù)。存儲卡2000可適用于多媒體卡(MMC)、安全數(shù)字(Security Digitals, SD)卡、 miniSD卡、記憶棒、智能媒體卡和iTransFlash卡。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的存儲卡2000因有至少一個(gè)編程狀態(tài)包括在負(fù)電壓區(qū)域中而增加了閾值電壓裕度。因此，根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的存儲卡2000 具有卓越的退化特性并提高了數(shù)據(jù)穩(wěn)定性。美國專利公開文件第2010-0306583號中公開了存儲卡，其內(nèi)容通過全文引用合并于此。圖69是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的moviNAND的框圖。參照圖69，moviNAND 器件3000包括至少一個(gè)NAND快閃存儲器器件3100和控制器3200。moviNAND器件3000支持MMC 4. 4 (或稱為eMMC)。NAND快閃存儲器器件3100可以與圖2中的非易失性存儲器件100、圖36中的非易失性存儲器件400、圖45中的非易失性存儲器件500、圖M中的非易失性存儲器件600、 圖陽中的非易失性存儲器件700和圖65中的非易失性存儲器件800中的一個(gè)相同?？刂破?200包括至少一個(gè)控制器核3210、主機(jī)接口 3220和NAND接口 3230?？刂破骱?210可以控制moviNAND器件3000的總體操作。主機(jī)接口 3220被配置成執(zhí)行控制器3210與主機(jī)之間的MMC接口。NAND接口 3230被配置成在NAND快閃存儲器器件3100與控制器3200之間接口。moviNAND器件3000從主機(jī)接收電源電壓Vcc和Vccq。此處，電源電壓Vcc (大約 3. 3V)被供應(yīng)到NAND快閃存儲器器件3100和NAND接口 3230，同時(shí)電源電壓Vccq(大約 1. 8V/3. 3V)被供應(yīng)到控制器3200。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的moviNAND 3000通過將至少兩個(gè)數(shù)據(jù)比特存儲在負(fù)電壓區(qū)域，增加了能夠通過有限的技術(shù)進(jìn)行存儲的數(shù)據(jù)比特的數(shù)目。這意味著，根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的moviNAND 3000具有存儲大量數(shù)據(jù)的優(yōu)點(diǎn)。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的moviNAND 3000適用于小型低功率移動(dòng)產(chǎn)品(如，Galaxy S、iPhone等
寸乂 O同時(shí)，本發(fā)明構(gòu)思可以應(yīng)用于固態(tài)驅(qū)動(dòng)器(solid state drive，SSD)。圖70是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SSD的框圖。參照圖70，SSD 4000包括多個(gè)快閃存儲器器件4100和SSD控制器4200。快閃存儲器件4100可以與圖2中的非易失性存儲器件100、圖36中的非易失性存儲器件400、圖45中的非易失性存儲器件500、圖M中的非易失性存儲器件600、圖55中的非易失性存儲器件700和圖65中的非易失性存儲器件800中的一個(gè)相同。SSD控制器4200控制多個(gè)快閃存儲器器件4100。SSD控制器4200包括CPU 4210、 主機(jī)接口 4220、緩沖器4230和閃存接口 4240。在CPU 4210的控制下，主機(jī)接口 4220可以與主機(jī)通過ATA協(xié)議交換數(shù)據(jù)。主機(jī)接口 4220可以是串行高級技術(shù)附件(SATA)接口、并行高級技術(shù)附件(PATA)接口和外部 SATA (ESATA)接口中的一個(gè)。在CPU 4210的控制下，將通過主機(jī)接口 4220從主機(jī)接收或向主機(jī)發(fā)送的數(shù)據(jù)通過高速緩存緩沖器4230傳送而不經(jīng)過CPU總線。緩沖器4230臨時(shí)存儲在外部設(shè)備和快閃存儲器器件4100之間傳送的數(shù)據(jù)。緩沖器4230還用于存儲將由CPU 4210執(zhí)行的程序?？蓪⒕彌_器4230看作是一種緩沖存儲器， 并且可以使用SRAM實(shí)現(xiàn)。圖70中的緩沖器4230包括在SSD控制器4200內(nèi)。然而，本發(fā)明構(gòu)思不局限于此。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的高速緩存緩沖器可以在SSD控制器 4200外部提供。閃存接口 4240被配置成在SSD控制器4200和用作存儲器件的快閃存儲器器件 4100之間接口。閃存接口 4240被配置成支持NAND快閃存儲器、One-NAND快閃存儲器、多電平快閃存儲器或單電平快閃存儲器。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SSD 4000通過存儲在負(fù)電壓區(qū)域的編程狀態(tài)來提高閾值電壓裕度。因此，根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的SSD 4000提高了所存儲數(shù)據(jù)的可靠性。
美國專利公開文件第2010_00擬890號中公開了 SSD，其內(nèi)容通過全文引用合并于此。圖71是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的圖70中的計(jì)算系統(tǒng)的框圖。參照圖71， 計(jì)算系統(tǒng)5000包括至少一個(gè)CPU 5100、ROM 5200、RAM 5300、輸入/輸出(I/O)設(shè)備MOO 和 SSD 5500。CPU 5100連接到系統(tǒng)總線。ROM 5200存儲用驅(qū)動(dòng)計(jì)算系統(tǒng)5000的數(shù)據(jù)。此處， 數(shù)據(jù)可以包括啟動(dòng)命令序列或基本I/O系統(tǒng)￠10 序列。RAM 5300臨時(shí)存儲在CPU 5100 運(yùn)行期間生成的數(shù)據(jù)。I/O設(shè)備MOO通過諸如鍵盤、指示設(shè)備(例如，鼠標(biāo))、監(jiān)視器、調(diào)制解調(diào)器等等的 I/O設(shè)備接口連接到系統(tǒng)總線。SSD 5500可以是可讀存儲設(shè)備，并且可以用與圖70的SSD 4000相同的方式實(shí)現(xiàn)。圖72是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的電子設(shè)備的框圖。參照圖72，電子設(shè)備 6000 包括至少一個(gè)處理器 6100、ROM 6200, RAM 6300、閃存接口 6400 和 SSD 6500。處理器6100訪問RAM 6300以運(yùn)行固件代碼或其他代碼。并且，處理器6100訪問 ROM 6200以執(zhí)行固定的命令序列，如啟動(dòng)命令序列和基本I/O系統(tǒng)￠10 序列。閃存接口 6400被配置成在電子設(shè)備6000和SSD 6500之間接口。SSD 6500可從電子設(shè)備6000分開。SSD 6500以與圖70的SSD 4000相同的方式實(shí)現(xiàn)。電子設(shè)備6000可以包括蜂窩電話、個(gè)人數(shù)字助理(PDA)、數(shù)碼相機(jī)、錄像攝像機(jī)、 便攜式音頻播放器(例如，MP； )和便攜式媒體播放器(PMP)。圖73是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的包括圖70中的SSD的服務(wù)器系統(tǒng)的框圖。參照圖64，服務(wù)器系統(tǒng)7000包括服務(wù)器7100和至少一個(gè)SSD 7200, SSD 7200存儲用于驅(qū)動(dòng)服務(wù)器7100的數(shù)據(jù)。SSD 7200可以被配置為與圖70的SSD 4000相同。服務(wù)器7100包括應(yīng)用通信模塊7110、數(shù)據(jù)處理模塊7120、升級(upgrade)模塊 7130、調(diào)度中心7140、本地資源模塊7150和修復(fù)信息模塊7160。應(yīng)用通信模塊7110被配置成與連接到網(wǎng)絡(luò)和服務(wù)器7100的計(jì)算系統(tǒng)通信，或者允許服務(wù)器7100與SSD 7200通信。應(yīng)用通信模塊7110可以將通過用戶接口提供的數(shù)據(jù)或信息傳送到數(shù)據(jù)處理模塊7120。數(shù)據(jù)處理模塊7120可以鏈接到本地資源模塊7150。這里，本地資源模塊7150可以基于輸入到服務(wù)器7100的信息或數(shù)據(jù)向用戶提供修復(fù)商店/經(jīng)銷商/技術(shù)信息的列表。升級模塊7130與數(shù)據(jù)處理模塊7120接口。基于從SSD 7200接收的信息或數(shù)據(jù)， 升級模塊7130可以執(zhí)行固件、復(fù)位碼、診斷系統(tǒng)或其他關(guān)于電子設(shè)備的信息的升級。調(diào)度中心7140基于輸入到服務(wù)器7100的信息或數(shù)據(jù)向用戶提供實(shí)時(shí)選項(xiàng)。修復(fù)信息模塊7160與數(shù)據(jù)處理模塊7120接口。修復(fù)信息模塊7160用于向用戶提供與修復(fù)有關(guān)的信息(例如，音頻、視頻或文檔文件)。數(shù)據(jù)處理模塊7120可以封裝與從 SSD 7200接收的信息相關(guān)的信息。封裝信息可以發(fā)送到SSD 7200，或者可以顯示給用戶。根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的非易失性存儲器件適用于平板產(chǎn)品(例如， Galaxy Tab、iPad 等等)0圖74是是出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的手持電子設(shè)備的示圖。參照圖74，手持電子設(shè)備8000包括至少一個(gè)計(jì)算機(jī)可讀介質(zhì)8020、處理系統(tǒng)8040、輸入/輸出子系統(tǒng)8060、射頻電路8080和音頻電路8100。各個(gè)組成元件可以通過至少一個(gè)通信總線或信號線8030互連。手持電子設(shè)備8000可以是包括便攜計(jì)算機(jī)、平板計(jì)算機(jī)、移動(dòng)電話、媒體播放機(jī)、PDA或它們的至少兩個(gè)元件的組合在內(nèi)的任何手持電子設(shè)備。此處，至少一個(gè)計(jì)算機(jī)可讀介質(zhì)8020包括圖2中的非易失性存儲器件100、圖36中的非易失性存儲器件400、 圖45中的非易失性存儲器件500、圖M中的非易失性存儲器件600、圖55中的非易失性存儲器件700和圖65中的非易失性存儲器件800中的一個(gè)。圖74中的不同的元件包括至少一個(gè)信號處理和/或?qū)Ｓ肐C，并且通過硬件、軟件或硬件和軟件的組合來實(shí)現(xiàn)。射頻電路8080經(jīng)由無線鏈路或網(wǎng)絡(luò)向至少一個(gè)不同的設(shè)備發(fā)送信息或從至少一個(gè)不同的設(shè)備接收信息，并且利用天線系統(tǒng)、射頻發(fā)送和接收設(shè)備、至少一個(gè)放大器、調(diào)諧器、至少一個(gè)振蕩器、數(shù)字信號處理器、編解碼器、芯片組、存儲器等等來執(zhí)行這樣的功能。 例如，射頻電路8080可以包括TDMA (時(shí)分多址)、CDMA (碼分多址)、GSM (全球移動(dòng)通信系統(tǒng))、EDGE (增強(qiáng)型數(shù)據(jù)GSM環(huán)境)、WCDMA(寬帶碼分多址)、Wi-Fi (例如，IEEE802. 11a、 IEEE802. lib, IEEE802. Ilg 和 / 或 IEEE802. Iln)、藍(lán)牙、Wi_MAX、VoIP (基于網(wǎng)際協(xié)議的話音)、電子郵件協(xié)議、即時(shí)消息和/或短消息服務(wù)(SMS)、任何適當(dāng)?shù)耐ㄐ艆f(xié)議或未開發(fā)的通信協(xié)議。射頻電路8080和音頻電路8100經(jīng)由外圍設(shè)備8160連接到處理系統(tǒng)。接口 8160包括各種元件，用于建立和維護(hù)外圍設(shè)備和處理系統(tǒng)8040之間的通信。音頻電路8100連接到音頻揚(yáng)聲器8500和麥克風(fēng)8250，并且處理從接口 8160輸入的音頻信號以提供用戶之間的實(shí)時(shí)通信。在本實(shí)施例中，音頻電路8100包括頭戴式耳機(jī)插口(未示出)。從射頻電路8080和音頻電路8100輸入的音頻和數(shù)據(jù)信息(例如，在音頻識別或語音命令應(yīng)用中)經(jīng)由外設(shè)接口 8186被發(fā)送到至少一個(gè)處理器8180。至少一個(gè)處理器 8180處理與存儲在介質(zhì)8020中的至少一個(gè)應(yīng)用程序8230相關(guān)的不同的數(shù)據(jù)格式。術(shù)語“數(shù)據(jù)”包括文本、圖形、網(wǎng)頁、Java applet (小應(yīng)用程序),widget (小工具)、 電子郵件、即時(shí)消息、語音、數(shù)字消息或視頻、以及MP3，所述數(shù)據(jù)可以被存儲在計(jì)算機(jī)可讀介質(zhì)8020中的至少一個(gè)應(yīng)用程序8230(網(wǎng)頁瀏覽器、電子郵件等等)使用。在本實(shí)施例中，手持電子設(shè)備8000經(jīng)由無線網(wǎng)絡(luò)或外部端口 8360向互聯(lián)網(wǎng)上載或從互聯(lián)網(wǎng)下載各種數(shù)據(jù)(例如，文件、歌曲、數(shù)字圖像、視頻、電子郵件、widget、即時(shí)消息
寸寸J。外設(shè)接口 8160將輸入和輸出外圍設(shè)備與處理器8180和計(jì)算機(jī)可讀介質(zhì)8020連接。至少一個(gè)處理器8180經(jīng)由控制器8200與至少一個(gè)計(jì)算機(jī)可讀介質(zhì)8020通信。計(jì)算機(jī)可讀介質(zhì)8020是能夠存儲至少一個(gè)處理器8180所使用的代碼和/或數(shù)據(jù)的任何設(shè)備或介質(zhì)。計(jì)算機(jī)可讀介質(zhì)8020包括高速緩存器、主存儲器和輔助存儲器。計(jì)算機(jī)可讀介質(zhì)8020不局限于此。計(jì)算機(jī)可讀介質(zhì)8020可以包括不同的存儲器層。此處，存儲器層使用RAM(例如，SRAM、DRAM、DDRAM)、ROM、閃存、磁性存儲設(shè)備和/或光存儲設(shè)備(例如，盤驅(qū)動(dòng)器、磁帶、致密盤(⑶)和數(shù)字視頻盤(DVD))、或它們的組合來實(shí)現(xiàn)。計(jì)算機(jī)可讀介質(zhì)8020包括用于發(fā)送包括信息、計(jì)算機(jī)命令或數(shù)據(jù)的傳輸介質(zhì)。例如，傳輸介質(zhì)包括互聯(lián)網(wǎng)(或稱為萬維網(wǎng))、內(nèi)聯(lián)網(wǎng)、LAN(局域網(wǎng))、WLAN(寬帶局域網(wǎng))、 SAN(存儲區(qū)域網(wǎng)絡(luò))、MAN(城域網(wǎng))等等。然而，計(jì)算機(jī)可讀介質(zhì)8020包括的通信網(wǎng)絡(luò)不局限于此。至少一個(gè)處理器8180執(zhí)行在計(jì)算機(jī)可讀介質(zhì)8020中存儲的各種軟件組件，以執(zhí)行設(shè)備8000的各種功能。在本實(shí)施例中，軟件組件包括操作系統(tǒng)8220、通信模塊8240、接觸/運(yùn)動(dòng)模塊8260、圖形模塊8280、至少一個(gè)應(yīng)用8230、計(jì)時(shí)器模塊8380和可重配置模塊 8400。操作系統(tǒng)8220 (例如，嵌入式操作系統(tǒng)，如Darwin、RTXC, LINUX、UNIX、OS X WINDOWS或VxWork)包括驅(qū)動(dòng)器，用于控制和管理不同的過程、命令設(shè)置、軟件組件和/或典型系統(tǒng)任務(wù)。這樣的控制和管理包括存儲器管理、存儲設(shè)備控制、電源管理等等。操作系統(tǒng) 8220加速不同硬件和軟件組件之間的通信。通信模塊8240加速經(jīng)由至少一個(gè)外部端口 8360或RF電路8080與另一個(gè)設(shè)備的通信，并且包括各種軟件組件，用于處理從RF電路8080和/或外部端口 8360輸入的數(shù)據(jù)。 外部端口 8360 (例如，USB、Fireffire 等等)直接與另一個(gè)設(shè)備連接，或通過網(wǎng)絡(luò)(互聯(lián)網(wǎng)、無線LAN等等)間接與另一個(gè)設(shè)備連接。圖形模塊8280包括各種公知的軟件，用于繪制、激勵(lì)以及顯示在觸控式顯示系統(tǒng) 8120的顯示器上的圖形對象。術(shù)語“圖形對象”包括向用戶顯示的任何對象，如文本、網(wǎng)頁、 圖標(biāo)、數(shù)字圖像、動(dòng)畫等等，對此不作限制。至少一個(gè)應(yīng)用8300包括在手持電子設(shè)備8000上安裝的任何應(yīng)用，包括瀏覽器、目錄、聯(lián)系人列表、電子郵件、即時(shí)消息、文字處理、鍵盤仿真、Widget、java支持的應(yīng)用、加密、 數(shù)字版權(quán)管理、語音識別、語音復(fù)制、位置判定功能(例如，通過GPS實(shí)現(xiàn))、音樂播放器(播放在諸如MP3或AAC文件的至少一個(gè)文件中存儲的記錄音樂)等等，對此不作限制。在本實(shí)施例中，手持電子設(shè)備8000包括MP3播放器功能。手持電子設(shè)備8000包括36針連接器。在本實(shí)施例中，手持電子設(shè)備8000包括至少一個(gè)在應(yīng)用成像時(shí)使用的光學(xué)傳感器(未示出)(例如，CMOS或CCD圖象傳感器)。接觸/運(yùn)動(dòng)模塊8260包括用于執(zhí)行與觸控式顯示系統(tǒng)8120相關(guān)聯(lián)的各種任務(wù)的各種軟件組件。計(jì)時(shí)器模塊8380是用來接口重配置處理的軟件計(jì)時(shí)器。計(jì)時(shí)器模塊8380通過硬件來實(shí)現(xiàn)?？芍嘏渲媚K8400包括圖標(biāo)效果模塊(或命令集)。圖標(biāo)效果模塊8420包括在接口重配置模式中的圖標(biāo)動(dòng)畫。在本實(shí)施例中，圖標(biāo)效果模塊8420包括在圖形模塊8280 中。I/O子系統(tǒng)8060與用于執(zhí)行各種功能的觸控式顯示系統(tǒng)8120以及至少一個(gè)物理控制設(shè)備8140(例如，按鈕、開關(guān)、撥號盤、LED等等)連接，所述功能例如電源控制、揚(yáng)聲器音量控制、鈴音音量(ring tone loudness)、鍵盤輸入、滾動(dòng)、保持(hold)、菜單、屏幕鎖、通信清除(communication clearing)和結(jié)束。觸控式顯示器8120經(jīng)由觸控式屏幕控制器 8320與處理系統(tǒng)8040通信，并且包括用于處理用戶輸入(例如，硬件掃描)的各種組件。 至少一個(gè)輸入控制器8340向輸入設(shè)備或控制設(shè)備8140發(fā)送電信號并從輸入設(shè)備或控制設(shè)備8140接收電信號。輸入/控制設(shè)備8140包括物理按鈕(例如，按壓式按鈕，搖動(dòng)按鈕)、撥號盤、滑動(dòng)開關(guān)、桿等等。觸控式顯示器8120在⑶I上向用戶顯示視覺輸出。視覺輸出包括文本、圖形和它們的組合。一部分或全部視覺輸出對應(yīng)于用戶接口對象。觸控式顯示器8120基于觸覺(haptic)接觸和/或感知(tactile)接觸接收來自用戶的輸入。觸控式顯示器8120形成接收用戶輸入的觸控式視圖。觸控式顯示器8120和觸摸屏控制器8320檢測在觸控式顯示器8120上的接觸(和接觸移動(dòng)或釋放)，并將檢測到的接觸轉(zhuǎn)換成與用戶接口對象的相互作用，例如，當(dāng)接觸時(shí)在觸摸屏上顯示至少一個(gè)軟鍵。 在本實(shí)施例中，觸控式顯示器8120和用戶之間的接觸點(diǎn)對應(yīng)于用戶的至少一個(gè)數(shù)字。觸控式顯示器8120使用LCD (液晶顯示器)或LPD (發(fā)光聚合物顯示器)技術(shù)。然而，在另一個(gè)實(shí)施例中，觸控式顯示器8120可以使用其他技術(shù)。觸控式顯示器8120和觸摸屏控制器8320使用諸如電容性、電阻性、紅外線和表面聲波技術(shù)的多種觸控技術(shù)以及其他利用接近度傳感器陣列或觸控屏幕8120確定接觸點(diǎn)的組件來檢測接觸、移動(dòng)或釋放。觸控式顯示器8120類似于多點(diǎn)觸控板，其通過引用合并于此。然而，觸摸屏顯示來自手持設(shè)備的視覺輸出，而觸控板不采用視覺輸出。觸控式顯示器8120具有超過IOOdpi 的分辨率。在本實(shí)施例中，觸控式顯示器8120具有大約168dpi的分辯率。用戶使用物體或附件，如觸筆、筆、手指等等與觸控式顯示器8120接觸。在本實(shí)施例中，手持電子設(shè)備8000包括觸摸墊(未示出)，其激活或去激活觸摸屏的特定功能。在本實(shí)施例中，與觸摸屏不同，觸摸墊是不顯示視覺輸出的設(shè)備的觸控區(qū)域。 觸摸墊是與觸控式顯示器8120分離的觸控式視圖或在其中形成觸控式顯示器8120的觸控式視圖的擴(kuò)展。手持電子設(shè)備8000還包括向各種硬件元件供電的電源系統(tǒng)8440。電源系統(tǒng)8440 包括電源管理系統(tǒng)、至少一個(gè)電源(例如，電池、交流電源)、充電系統(tǒng)、電源錯(cuò)誤檢測電路、 功率轉(zhuǎn)換器或逆變器、電源狀態(tài)顯示器(例如，發(fā)光二極管)、以及與手持設(shè)備的典型電力產(chǎn)生、管理和配送相關(guān)聯(lián)的其他元件。在本實(shí)施例中，外設(shè)接口 8160、至少一個(gè)處理器8180以及存儲控制器8200像處理系統(tǒng)8040那樣在單個(gè)芯片上實(shí)現(xiàn)。在另一個(gè)實(shí)施例中，它們通過單獨(dú)的芯片實(shí)現(xiàn)。在美國專利第7509588號中詳細(xì)公開了手持電子設(shè)備，其內(nèi)容通過全文引用合并于此。根據(jù)本發(fā)明構(gòu)思的存儲系統(tǒng)或存儲設(shè)備可以用各種類型的封裝來裝配。根據(jù)本發(fā)明構(gòu)思的存儲系統(tǒng)或存儲設(shè)備的封裝的例子可以包括層疊封裝(PoP)、球柵陣列 (BGA)、芯片尺寸封裝(CSP)、塑料帶引線芯片載體(PLCC)、塑料雙列直插封裝(PDIP)、疊片內(nèi)裸片封裝(Die in Waffle I^ack)、晶片內(nèi)裸片形式(Die in Wafer R)rm)、板上芯片 (COB)、陶瓷雙列直插式封裝(CERDIP)、塑料標(biāo)準(zhǔn)四邊扁平封裝(MQFP)、薄型四邊扁平封裝 (TQFP)、小外型封裝集成電路(SOIC)、縮小型小外型封裝(SSOP)、薄型小外型封裝(TSOP)、 系統(tǒng)級封裝(SIP)、多芯片封裝(MCP)、晶片級結(jié)構(gòu)封裝(WFP)和晶片級處理堆疊封裝 (WSP)。上面公開的主題應(yīng)被認(rèn)為是說明性的而非限制性的，并且權(quán)利要求意圖覆蓋落入真實(shí)精神和范圍內(nèi)的所有這些修改、增強(qiáng)及其他實(shí)施例。因而，在法律允許的最大限度內(nèi)，
58發(fā)明范圍由對權(quán)利要求及其等效物的可允許的最寬泛解釋來確定，不應(yīng)受到前述具體描述的限制或局限。
權(quán)利要求
1.ー種負(fù)電壓生成器，包括直流電壓生成器，被配置成生成直流電壓； 參考電壓生成器，被配置成生成參考電壓； 振蕩器，被配置成生成振蕩時(shí)鐘； 電荷泵，被配置成響應(yīng)于泵時(shí)鐘生成負(fù)電壓；以及電壓檢測器，被配置成通過比較分壓電壓和參考電壓來檢測負(fù)電壓，并基于振蕩時(shí)鐘生成與檢測的負(fù)電壓相對應(yīng)的泵時(shí)鐘，其中該分壓電壓是通過對直流電壓分壓得到的。
2.如權(quán)利要求1所述的負(fù)電壓生成器，其中，所述電壓檢測器包括 電源部件，其響應(yīng)于負(fù)電壓使能信號向比較節(jié)點(diǎn)供應(yīng)直流電壓；分壓部件，其連接在比較節(jié)點(diǎn)和被供應(yīng)以所述負(fù)電壓的檢測節(jié)點(diǎn)之間，并且被配置成對所述直流電壓分壓；放電部件，其連接在檢測節(jié)點(diǎn)和接地端之間，并且被配置成響應(yīng)于反相的負(fù)電壓使能信號對檢測節(jié)點(diǎn)的負(fù)電壓放電，其中該反相的負(fù)電壓使能信號相對于所述負(fù)電壓使能信號漢相；比較部件，被配置成通過比較比較節(jié)點(diǎn)的電壓和參考電壓來生成泵時(shí)鐘；以及控制部件，其響應(yīng)于負(fù)電壓使能信號激活電源部件和電流通過形成部件。
3.所述的負(fù)電壓生成器2所述的負(fù)電壓生成器，其中，所述電源部件包括PMOS晶體管，其一端被供應(yīng)以直流電壓，并且其柵極被連接為接收所述反相的負(fù)電壓使能信號；以及第一電阻器，其連接在該P(yáng)MOS晶體管的另一端與比較節(jié)點(diǎn)之間。
4.如權(quán)利要求2所述的負(fù)電壓生成器，其中，所述分壓部件包括 多個(gè)電阻器，串聯(lián)連接在檢測節(jié)點(diǎn)與比較節(jié)點(diǎn)之間；晶體管，其連接在多個(gè)電阻器中的至少ー個(gè)的一端與另一端之間；以及電平位移器，被配置成向晶體管的柵極提供與輸入的修正碼相對應(yīng)的電壓電平。
5.如權(quán)利要求4所述的負(fù)電壓生成器，其中，所述電平位移器包括 至少ー個(gè)PMOS晶體管，被配置成傳送電源端的電源電壓；以及至少ー個(gè)NMOS晶體管，被配置成傳送阱電壓端的阱電壓。
6.如權(quán)利要求5所述的負(fù)電壓生成器，其中，所述至少ー個(gè)PMOS晶體管是低電壓晶體管，并且所述至少ー個(gè)NMOS晶體管是高電壓晶體管。
7.如權(quán)利要求5所述的負(fù)電壓生成器，其中，所述至少ー個(gè)PMOS晶體管是低電壓晶體管，并且所述至少ー個(gè)NMOS晶體管是低電壓晶體管。
8.如權(quán)利要求5所述的負(fù)電壓生成器，其中，所述至少ー個(gè)PMOS晶體管是高電壓晶體管，并且所述至少ー個(gè)NMOS晶體管是高電壓晶體管。
9.如權(quán)利要求5所述的負(fù)電壓生成器，其中，所述至少ー個(gè)NMOS晶體管的主體與阱電壓端連接。
10.如權(quán)利要求2所述的負(fù)電壓生成器，其中，所述放電部件包括NMOS高電壓晶體管， 其一端與檢測節(jié)點(diǎn)連接，另一端接地，并且其柵極被連接為接收與負(fù)電壓使能信號相對應(yīng)的電壓電平。
11.如權(quán)利要求2所述的負(fù)電壓生成器，其中，所述比較部件包括比較器，被配置成比較參考電壓和比較節(jié)點(diǎn)的電壓；以及邏輯部件，被配置成通過對比較器的輸出、振蕩時(shí)鐘和負(fù)電壓使能信號執(zhí)行邏輯與生成所述泵時(shí)鐘。
12.如權(quán)利要求2所述的負(fù)電壓生成器，其中，所述控制部件包括第一反相器，被配置成將負(fù)電壓使能信號反相；第二反相器，被配置成將第一反相器的輸出反相；以及電平位移器，被配置成轉(zhuǎn)換成與負(fù)電壓使能信號相對應(yīng)的電壓電平，并將轉(zhuǎn)換的電壓電平輸出到電流通過形成部件。
13.如權(quán)利要求I所述的負(fù)電壓生成器，還包括字線負(fù)電壓生成器，被配置成接收直流電壓、參考電壓和負(fù)電壓，并生成與負(fù)電壓相對應(yīng)的負(fù)字線電壓。
14.如權(quán)利要求13所述的負(fù)電壓生成器，其中，從電荷泵輸出的負(fù)電壓被施加到在其中形成被供應(yīng)以負(fù)字線電壓的電路的阱。
15.如權(quán)利要求13所述的負(fù)電壓生成器，其中，所述字線負(fù)電壓生成器包括電源部件，被配置成根據(jù)比較節(jié)點(diǎn)的電壓與參考電壓之間的比較結(jié)果供應(yīng)該直流電壓；分壓部件，其連接在比較節(jié)點(diǎn)與輸出節(jié)點(diǎn)之間，并被配置成對該直流電壓分壓，該輸出節(jié)點(diǎn)輸出負(fù)字線電壓；放電部件，其連接在輸出節(jié)點(diǎn)與接地端之間，并且被配置成響應(yīng)于反相的負(fù)電壓使能信號對輸出節(jié)點(diǎn)的負(fù)字線電壓放電，其中該反相的負(fù)電壓使能信號相對于所述負(fù)電壓使能信號反相；比較部件，被配置成比較比較節(jié)點(diǎn)的電壓和參考電壓；以及控制部件，其響應(yīng)于負(fù)電壓使能信號激活放電部件。
16.如權(quán)利要求15所述的負(fù)電壓生成器，其中，所述放電部件包括NMOS高電壓晶體管， 所述NMOS高電壓晶體管連接在比較節(jié)點(diǎn)與接地端之間，并且其柵極被連接為接收與負(fù)電壓使能信號相對應(yīng)的電壓。
17.一種非易失性存儲器件，包括電壓生成器電路，其包括被配置成生成高電壓的高電壓生成器和被配置成生成負(fù)電壓和阱電壓的負(fù)電壓生成器；以及至少一個(gè)電路，包括至少一個(gè)開關(guān)，所述開關(guān)被配置成響應(yīng)于使能信號輸出所述高電壓和所述阱電壓之一，該使能信號用于將負(fù)電壓施加到與被供應(yīng)以負(fù)電壓的字線相對應(yīng)的線，其中，該高電壓生成器和該負(fù)電壓生成器被配置成分別響應(yīng)于獨(dú)立的振蕩時(shí)鐘生成電壓。
18.如權(quán)利要求17所述的非易失性存儲器件，其中，所述高電壓生成器包括用于高電壓的參考電壓生成器，被配置成生成用于高電壓的參考電壓；用于高電壓的振蕩器，被配置成生成用于高電壓的時(shí)鐘；至少一個(gè)電荷泵，被配置成響應(yīng)于用于高電壓的泵時(shí)鐘生成目標(biāo)高電壓；以及至少一個(gè)電壓檢測器，被配置成基于用于高電壓的參考電壓和用于高電壓的時(shí)鐘檢測目標(biāo)高電壓，并生成與檢測的目標(biāo)高電壓相對應(yīng)的泵時(shí)鐘。
19.如權(quán)利要求17所述的非易失性存儲器件，其中，所述至少一個(gè)電壓檢測器包括 用于高電壓的電源部件，其連接在電源端與被供應(yīng)以目標(biāo)高電壓的用于高電壓的檢測節(jié)點(diǎn)之間，并被配置成響應(yīng)于高電壓使能信號供應(yīng)電源電壓；用于高電壓的分壓部件，其連接在用于高電壓的檢測節(jié)點(diǎn)與用于高電壓的比較節(jié)點(diǎn)之間，并被配置成對目標(biāo)高電壓分壓；用于高電壓的電流通路形成部件，其連接在用于高電壓的比較節(jié)點(diǎn)與接地端之間，并被配置成響應(yīng)于高電壓使能信號形成電流通路；用于高電壓的比較部件，被配置成比較用于高電壓的參考電壓與用于高電壓的比較節(jié)點(diǎn)的電壓，并生成與所述比較相對應(yīng)的用于高電壓的泵時(shí)鐘；以及用于高電壓的控制部件，被配置成接收高電壓使能信號并激活電源部件和電流通路形成部件。
20.如權(quán)利要求18所述的非易失性存儲器件，其中，所述電壓生成器電路還包括低電壓生成器，其包括電源部件，被配置成比較用于低電壓的比較節(jié)點(diǎn)的電壓與用于低電壓的參考電壓之間的比較結(jié)果，供應(yīng)用于環(huán)繞電壓的泵電壓；用于低電壓的分壓部件，其連接在用于低電壓的比較節(jié)點(diǎn)與輸出環(huán)繞電壓的用于低電壓的輸出節(jié)點(diǎn)之間，并且被配置成對用于環(huán)繞電壓的泵電壓分壓； 偏置部件，其連接在用于低電壓的比較節(jié)點(diǎn)與接地端之間；以及用于低電壓的比較部件，被配置成比較用于低電壓的比較節(jié)點(diǎn)與用于低電壓的參考電壓。
21.如權(quán)利要求17所述的非易失性存儲器件，其中，所述負(fù)電壓生成器包括 直流電壓生成器，被配置成生成直流電壓；參考電壓生成器，被配置成生成參考電壓；振蕩器，被配置成生成振蕩時(shí)鐘；電荷泵，被配置成響應(yīng)于泵時(shí)鐘生成所述負(fù)電壓；以及電壓檢測器，被配置成基于所述直流電壓、參考電壓和振蕩時(shí)鐘檢測所述負(fù)電壓，并生成與其相對應(yīng)的泵時(shí)鐘；以及字線負(fù)電壓生成器，被配置成接收所述直流電壓、參考電壓和振蕩時(shí)鐘，并生成與所述負(fù)電壓相對應(yīng)的負(fù)字線電壓。
22.如權(quán)利要求17所述的非易失性存儲器件，其中，所述至少一個(gè)電路包括讀取驗(yàn)證電壓選擇開關(guān)電路，被配置成選擇低電壓生成器生成的環(huán)繞電壓和負(fù)電壓生成器生成的負(fù)電壓中的ー個(gè)作為讀取驗(yàn)證電壓。
23.如權(quán)利要求22所述的非易失性存儲器件，其中，所述至少ー個(gè)電路還包括 字線電壓選擇開關(guān)電路，被配置成選擇高電壓生成器生成的編程電壓和讀取驗(yàn)證選擇開關(guān)電路選擇的讀取驗(yàn)證電壓之一作為被選字線的字線電壓。
24.如權(quán)利要求23所述的非易失性存儲器件，其中，所述非易失性存儲器件在編程操作期間執(zhí)行2步驗(yàn)證操作。
25.如權(quán)利要求23所述的非易失性存儲器件，還包括至少一個(gè)選擇線驅(qū)動(dòng)器電路，被配置成向相應(yīng)的選擇線提供讀取通過電壓或從高電壓生成器輸出的通過電壓以及由字線電壓選擇開關(guān)電路選擇的字線電壓中的一個(gè)。
26.如權(quán)利要求25所述的非易失性存儲器件，還包括第一行譯碼器和第二行譯碼器， 該第一行譯碼器在第一阱形成，并以施加到第一選擇線的電壓驅(qū)動(dòng)相應(yīng)的字線，并且該第二行譯碼器在第二阱形成，并以施加到第二選擇線的電壓驅(qū)動(dòng)相應(yīng)的字線。
27.如權(quán)利要求26所述的非易失性存儲器件，其中，所述至少一個(gè)開關(guān)電路包括選擇線選擇開關(guān)電路，該選擇線選擇開關(guān)電路被配置成選擇將選擇線驅(qū)動(dòng)器的多個(gè)選擇線連接到第一選擇線還是第二選擇線。
28.如權(quán)利要求26所述的非易失性存儲器件，其中，所述至少一個(gè)開關(guān)電路包括阱電壓選擇開關(guān)電路，該阱電壓選擇開關(guān)電路被配置成選擇將所述阱電壓施加到第一阱還是第二阱。
29.如權(quán)利要求17所述的非易失性存儲器件，其中，所述非易失性存儲器件具有用于存儲2比特?cái)?shù)據(jù)的閾值電壓分布，所述閾值電壓分布包括一個(gè)擦除狀態(tài)和三個(gè)編程狀態(tài)， 并且所述編程狀態(tài)中的至少一個(gè)通過負(fù)電壓來驗(yàn)證。
30.如權(quán)利要求29所述的非易失性存儲器件，其中，擦除狀態(tài)的閾值電壓下限是-4V。
31.一種行譯碼器，包括塊字線；上拉電路，被配置成響應(yīng)于電壓傳送使能信號向塊字線施加高電壓；下拉電路，被配置成響應(yīng)于電壓傳送使能信號從塊字線斷開，并且響應(yīng)于反相的電壓傳送使能信號向塊字線施加阱電壓，該反相的電壓傳送使能信號相對于該電壓傳送使能信號反相；并且電壓傳送電路，被配置成基于塊字線的電壓將多條選擇線與多條字線連接，其中，上拉電路和下拉電路中的每一個(gè)由在p型阱內(nèi)形成的至少一個(gè)n型有源區(qū)形成， 并且該P(yáng)型阱包括在深n型阱中。
32.如權(quán)利要求31所述的行譯碼器，其中，所述下拉電路包括耗盡型晶體管，其連接在塊字線與阻擋節(jié)點(diǎn)之間，并且其柵極與電源端連接；以及電平位移器，其連接到阻擋節(jié)點(diǎn)和被供應(yīng)以阱電壓的阱電壓端，并且被配置成響應(yīng)于電壓傳送使能信號向阻擋節(jié)點(diǎn)施加電源端的電壓，并且響應(yīng)于反相版本的電壓傳送使能信號向阻擋節(jié)點(diǎn)施加阱電壓，其中，當(dāng)負(fù)電壓被施加到字線時(shí)，所述阱電壓是負(fù)電壓。
33.如權(quán)利要求32所述的行譯碼器，其中，所述電平位移器包括至少一個(gè)PMOS晶體管，被配置成響應(yīng)于電壓傳送使能信號向阻擋節(jié)點(diǎn)施加電源端的電壓；以及至少一個(gè)NMOS晶體管，被配置成響應(yīng)于電壓傳送使能信號向阻擋節(jié)點(diǎn)施加阱電壓端的電壓，其中，所述耗盡型晶體管和所述至少一個(gè)NMOS晶體管的阱與阱電壓端連接。
34.如權(quán)利要求33所述的行譯碼器，其中，所述至少一個(gè)NMOS晶體管是高電壓晶體管。
35.如權(quán)利要求33所述的行譯碼器，其中，所述至少一個(gè)NMOS晶體管是低電壓晶體管。
36.如權(quán)利要求33所述的行譯碼器，其中，所述至少一個(gè)PMOS晶體管是高電壓晶體管，并且所述至少ー個(gè)NMOS晶體管是高電壓晶體管。
37.一種非易失性存儲器件，包括至少ー個(gè)第一電壓施加通過電路，被配置成向第一線施加正電壓；以及至少ー個(gè)第二電壓施加通過電路，被配置成向第二線施加負(fù)電壓， 其中，當(dāng)向第二線施加該負(fù)電壓吋，該負(fù)電壓被施加到在其中形成至少ー個(gè)第二電壓施加通過電路的阱。
38.如權(quán)利要求37所述的非易失性存儲器件，其中，所述至少ー個(gè)第二電壓施加通過電路包括選擇晶體管，其連接在被供應(yīng)以負(fù)電壓的線與所述第二線之間；以及選擇開關(guān)，被配置成響應(yīng)于使能信號向選擇晶體管的柵極施加高電壓或阱電壓， 其中，當(dāng)負(fù)電壓被施加到所述第二線時(shí)，所述阱電壓是負(fù)電壓。
39.如權(quán)利要求38所述的非易失性存儲器件，其中，所述選擇開關(guān)包括 上拉電路，被配置成響應(yīng)于使能信號向選擇晶體管的柵極施加所述高電壓；以及下拉電路，被配置成響應(yīng)于使能信號從選擇晶體管的柵極斷開，并且響應(yīng)于反相的使能信號向選擇晶體管的柵極施加阱電壓，該反相的使能信號相對于所述使能信號反相。
40.如權(quán)利要求39所述的非易失性存儲器件，其中，所述下拉電路包括耗盡型晶體管，其連接在選擇晶體管的柵極與阻擋節(jié)點(diǎn)之間，并且其柵極與電源節(jié)點(diǎn)連接；以及電平位移器，其連接在被供應(yīng)以阱電壓的阱電壓端與阻擋節(jié)點(diǎn)之間，并且其被配置成響應(yīng)于使能信號向阻擋節(jié)點(diǎn)施加電源端的電壓，并響應(yīng)于使能信號向阻擋節(jié)點(diǎn)施加阱電壓。
41.一種非易失性存儲器件，包括低電壓生成器，被配置成響應(yīng)于第一修正碼生成低電壓；負(fù)電壓生成器，被配置成響應(yīng)于第二修正碼生成負(fù)電壓；碼轉(zhuǎn)換器，被配置成將輸入的讀取碼轉(zhuǎn)換成第一修正碼和第二修正碼之ー；以及碼生成器，被配置成生成所述讀取碼。
42.如權(quán)利要求41所述的非易失性存儲器件，其中，當(dāng)所述讀取碼低于參考值吋，所述碼轉(zhuǎn)換器輸出該讀取碼作為第二修正碼。
43.如權(quán)利要求41所述的非易失性存儲器件，其中，當(dāng)讀取碼低于參考值時(shí)，碼轉(zhuǎn)換器使用讀取碼生成第二修正碼。
44.如權(quán)利要求41所述的非易失性存儲器件，其中，所述碼生成器根據(jù)非易失性存儲器件的溫度糾正讀取碼。
45.如權(quán)利要求44所述的非易失性存儲器件，其中，所述碼生成器還包括 默認(rèn)碼寄存器，被配置成存儲默認(rèn)讀取碼。
46.如權(quán)利要求45所述的非易失性存儲器件，其中，所述碼生成器還包括溫度偏移寄存器，被配置成存儲讀取偏移碼，該讀取偏移碼用于在讀取失敗時(shí)糾正讀取碼。
47.如權(quán)利要求45所述的非易失性存儲器件，其中，所述碼生成器還包括 溫度偏移寄存器，被配置成存儲與溫度碼相對應(yīng)的溫度偏移；以及加法器和減法器，被配置成對所述溫度偏移和所述默認(rèn)碼進(jìn)行加或減。
48.如權(quán)利要求47所述的非易失性存儲器件，其中，所述碼生成器還包括溫度碼生成器，被配置成生成溫度碼。
49.如權(quán)利要求48所述的非易失性存儲器件，其中，所述溫度碼生成器包括溫度碼參考電壓生成器，被配置成生成參考電壓和多個(gè)直流電壓；溫度檢測器，被配置成比較參考電壓與對應(yīng)于溫度的電壓，以生成溫度電壓；以及模數(shù)轉(zhuǎn)換器，被配置成通過比較溫度電壓和多個(gè)直流電壓來生成溫度碼。
50.如權(quán)利要求49所述的非易失性存儲器件，其中，所述模數(shù)轉(zhuǎn)換器包括比較單元，被配置成通過將溫度電壓分別與多個(gè)直流電壓進(jìn)行比較，來輸出比較結(jié)果值；以及編碼器，被配置成對比較結(jié)果值編碼以生成溫度碼。
51.如權(quán)利要求47所述的非易失性存儲器件，其中，所述溫度偏移寄存器包括多個(gè)偏移寄存器單元，配置成響應(yīng)于溫度碼輸出溫度偏移。
52.如權(quán)利要求51所述的非易失性存儲器件，其中，所述多個(gè)偏移寄存器單元中的每一個(gè)包括鎖存器，被配置成鎖存與溫度偏移量相對應(yīng)的數(shù)據(jù)；以及反相器，被配置成通過根據(jù)溫度碼將鎖存器的輸出值反相，來輸出溫度偏移。
53.如權(quán)利要求41所述的非易失性存儲器件，其中，在讀取操作期間，當(dāng)非易失性存儲器件的溫度超過參考值時(shí)，正電壓的讀取電壓被糾正為負(fù)電壓的讀取電壓。
54.如權(quán)利要求41所述的非易失性存儲器件，其中，在讀取操作期間，在對非易失性存儲器件執(zhí)行了數(shù)據(jù)保持測試之后，正電壓的讀取電壓被糾正為負(fù)電壓的讀取電壓。
55.一種非易失性存儲器件的讀取電壓生成方法，包括生成與溫度相對應(yīng)的溫度碼；使用溫度碼糾正讀取碼；將糾正的讀取碼轉(zhuǎn)換成低電壓修正碼和負(fù)電壓修正碼之一；以及響應(yīng)于轉(zhuǎn)換的讀取碼生成讀取電壓。
56.如權(quán)利要求55所述的讀取電壓生成方法，其中，生成溫度碼包括檢測非易失性存儲器件的溫度范圍的電壓；以及比較檢測的電壓和參考電壓。
57.如權(quán)利要求55所述的讀取電壓生成方法，其中，轉(zhuǎn)換讀取碼包括當(dāng)讀取碼的值低于參考值時(shí)，將讀取碼轉(zhuǎn)換成負(fù)電壓；以及當(dāng)讀取碼的值高于參考值時(shí)，將讀取碼轉(zhuǎn)換成低電壓。
58.如權(quán)利要求55所述的讀取電壓生成方法，其中，糾正讀取碼包括將與溫度碼相對應(yīng)的第一偏移碼加到默認(rèn)讀取碼，或從默認(rèn)讀取碼減去與溫度碼相對應(yīng)的第一偏移碼。
59.如權(quán)利要求58所述的讀取電壓生成方法，其中，糾正讀取碼還包括將第一偏移碼和第二偏移碼加到默認(rèn)碼，或從默認(rèn)碼減去第一偏移碼和第二偏移碼， 該第二偏移碼的值與用于在讀取失敗時(shí)糾正讀取電壓的電壓相對應(yīng)。
60.如權(quán)利要求55所述的讀取電壓生成方法，其中，根據(jù)轉(zhuǎn)換的讀取碼激活低電壓生成器和負(fù)電壓生成器中的ー個(gè)。
61.一種存儲系統(tǒng)，包括 非易失性存儲器件；以及存儲控制器，被配置成控制該非易失性存儲器件， 其中，該非易失性存儲器件包括 負(fù)電壓生成器，被配置成生成器負(fù)電壓；以及至少ー個(gè)行譯碼器，其中，該至少ー個(gè)行譯碼器包括上拉電路，被配置成響應(yīng)于電壓傳送使能信號向塊字線施加高電壓；以及下拉電路，被配置成響應(yīng)于電壓傳送使能信號從塊字線斷開，并且響應(yīng)于反相的電壓傳送使能信號向塊字線施加阱電壓，該反相的電壓傳送使能信號相對于該電壓傳送使能信號反相，并且其中，該上拉電路和該下拉電路中的每ー個(gè)由在P型阱內(nèi)形成的至少ー個(gè)η型有源區(qū)形成，并且該P(yáng)型阱包括在深η型阱中，并且其中，當(dāng)負(fù)電壓被供應(yīng)到至少ー個(gè)字線時(shí)，該阱電壓是負(fù)電壓。
62.一種非易失性存儲器件的編程方法，包括 從被選存儲單元讀取第一頁面數(shù)據(jù)；以及基于讀取的第一頁面數(shù)據(jù)在被選存儲単元中編程第二頁面數(shù)據(jù)， 其中，在所述讀取期間各自具有與第一負(fù)編程狀態(tài)相對應(yīng)的閾值電壓的存儲單元中的至少ー個(gè)在編程期間被編程到第二負(fù)編程狀態(tài)。
63.如權(quán)利要求62所述的編程方法，其中，在讀取期間，用于讀取存儲單元的讀取電壓包括至少ー個(gè)負(fù)電壓。
64.如權(quán)利要求63所述的編程方法，其中，所述編程包括提供用于將至少ー個(gè)存儲單元編程到第二編程狀態(tài)的編程電壓；以及驗(yàn)證所述至少一個(gè)存儲單元是否被編程到該第二編程狀態(tài)， 其中，在驗(yàn)證期間使用的至少ー個(gè)驗(yàn)證電壓是負(fù)電壓。
65.如權(quán)利要求62所述的編程方法，還包括在編程第二頁面數(shù)據(jù)之前，使用包括至少ー個(gè)負(fù)電壓的驗(yàn)證讀取電壓讀取存儲單元。
66.如權(quán)利要求65所述的編程方法，其中，在存儲單元當(dāng)中，根據(jù)驗(yàn)證讀取電壓而被判定為被編程到第二幅編程狀態(tài)的存儲單元在所述編程期間被禁止編程。
67.如權(quán)利要求62所述的編程方法，其中，在讀取期間具有與第一負(fù)編程狀態(tài)相對應(yīng)的閾值電壓的存儲單元中的另ー個(gè)被編程到正編程狀態(tài)。
68.如權(quán)利要求62所述的編程方法，其中，在存儲單元的擦除狀態(tài)與OV之間存在閾值電壓區(qū)間，并且該第一負(fù)編程狀態(tài)或該第二負(fù)編程狀態(tài)位于該閾值電壓區(qū)間中。
69.一種非易失性存儲器件，包括單元陣列，其包括排列在多條字線與多條位線交叉處的多個(gè)存儲単元； 電壓生成電路，被配置成向多條字線提供字線電壓；輸入/輸出電路，被配置成向被選存儲単元寫入數(shù)據(jù)或從被選存儲單元讀取數(shù)據(jù)，并且其與所述多條位線連接；以及控制邏輯，被配置成控制電壓生成部件或該輸入/輸出電路，從而使所述多個(gè)存儲單元中的被選存儲單元被從第一負(fù)編程狀態(tài)編程到第二負(fù)編程狀態(tài)。
70.如權(quán)利要求69所述的非易失性存儲器件，其中，所述電壓生成電路生成用于針對該第一負(fù)編程狀態(tài)或該第二負(fù)編程狀態(tài)進(jìn)行的驗(yàn)證讀取操作的負(fù)驗(yàn)證讀取電壓。
71.如權(quán)利要求70所述的非易失性存儲器件，其中，所述電壓生成電路生成第一正驗(yàn)證電壓，該第一正驗(yàn)證電壓用于將與該第一負(fù)編程狀態(tài)相對應(yīng)的存儲單元中的至少一個(gè)編程到正編程狀態(tài)。
全文摘要
一種負(fù)電壓生成器包括直流電壓生成器，其被配置成生成直流電壓；參考電壓生成器，其被配置成生成參考電壓；振蕩器，其被配置成生成振蕩時(shí)鐘；電荷泵，其被配置成響應(yīng)于泵時(shí)鐘生成負(fù)電壓；以及電壓檢測器。該電壓檢測器被配置成通過比較分壓電壓和參考電壓來檢測負(fù)電壓，并基于振蕩時(shí)鐘生成與檢測的負(fù)電壓相對應(yīng)的泵時(shí)鐘，其中該分壓電壓是通過對所述直流電壓分壓得到的。
文檔編號G11C16/02GK102543186SQ20111043044
公開日2012年7月4日 申請日期2011年12月20日 優(yōu)先權(quán)日2010年12月20日
發(fā)明者任載禹, 樸起臺, 權(quán)五錫, 柳載悳, 金武星 申請人:三星電子株式會(huì)社