專利名稱：緊湊式電荷轉移刷新電路及其刷新方法
緊湊式電荷轉移刷新電路及其刷新方法技術領域
本發明屬于存儲器技術領域，尤其涉及一種緊湊式電荷轉移刷新電路及其操作方 法。
背景技術：
近年來，動態隨機存儲器廣泛應用于各類諸如消費類電子產品、圖像視頻處理芯 片、游戲機等方面。傳統上，DRAM相比SRAM在嵌入式設備應用中的主要劣勢為存儲單元 數據的易失性造成需要刷新，這帶來了額外的控制邏輯開銷及數據保持功耗開銷。在數據 保持功耗中，刷新帶來的動態功耗約占30%，這部分動態功耗主要來自于單元的讀出寫回 操作在位線上帶來的電壓擺動。
為了降低DRAM的數據保持功耗，傳統方案都在空間上把幾組位線或陣列劃分為 子位線或子陣列，在時序上將一次訪問陣列操作根據位線組或陣列的劃分分為先后兩次的 子操作。參見附圖1和附圖2，為傳統電荷轉移刷新電路示意圖和操作時序圖(參考文獻，A crossing charge recycle refresh scheme with a separated driver sense—amplifier for Gb DRAMs, Symposium on VLSI Circuits Digest of Technical Papers，1995， PP. 101-102)，把一個邏輯行刷新陣列劃分成子陣列A和子陣列B，每個子陣列的所有靈敏 放大器虛電源端相連，記作VHn，而子陣列間的虛電源端通過電荷轉移開關T相連。這樣，子 陣列A/B的寄生電容Cp (包括位線寄生電容Cb和虛電源端寄生電容Cv，Cp = Cb+Cv)和電 荷轉移開關T構成了基本的電荷分享模型。附圖3為傳統電荷轉移刷新一次行刷新操作步 驟分解圖，其中階段(I) 階段(3)為子陣列A刷新階段，階段(4) 階段(7)為子陣列B 刷新階段。電荷轉移發生在階段(3) 階段(5):當子陣列A的靈敏放大器開啟并且單元 被寫回后，位線及虛電源端VHA不立即清零，而是把這部分電荷與子陣列B的虛電源端VHB 共享(如圖1中所示電荷轉移開關T開啟)，作為子陣列B靈敏放大器的電源去驅動其位線 小信號部分放大，從而節省了放大時對于電源的電荷消耗。一次子陣列行刷新(即寫回操 作)時間為一個時鐘周期，一次行刷新占用2個時鐘周期。
傳統電荷轉移刷新(charge transfer refresh, CTR)使得存儲器刷新功耗降低， 但存在以下不足
電荷轉移效率有待提聞;
一次行刷新時間可以進一步優化；
電荷轉移效率問題和訪問陣列操作的時間開銷問題。根據電荷分享模型，電荷轉 移效率(單位時間內雙方寄生電容交換電荷量)與電荷轉移開關管尺寸和轉移雙方寄生電 容大小有關。考慮一次邏輯行刷新操作中，電荷轉移開關管開啟時間段與其它操作階段所 占比例，其開啟脈沖寬度顯然會有一定的限制，且考慮到版圖布局因素，電荷轉移管尺寸是 確定的，因而提高電荷轉移效率的主要因素在于寄生電容的大小，即如何劃分陣列；
此外，由于一次訪問陣列操作被劃分成多次有先后次序的子訪問陣列操作，來進 行位線或陣列間的電荷轉移操作，因此一次訪陣列操作時間變長了。考慮一次邏輯行刷新，如圖1和2，在階段(2)后期和階段(3)，子陣列A的寄生電容Cp上的電荷處于保持狀態， 沒有被轉移，而此時子陣列B尚未開始刷新操作，因此這段時間成了一次行刷新操作的冗 余時間，相應地存儲器的數據可訪問性降低了。
另一種傳統的電荷轉移刷新方法(專利公開號CN 1898748A)，提出再多個陣列之 間多次循環電荷的方法，但仍然存在以下不足，(I)需要在多個陣列之間設立復雜的開關機 制，對應的需要復雜的感應開關控制器，面積利用效率不高；(2)同一行多個陣列之間的電 荷轉移刷新步驟松散，行刷新時間長，存儲器的數據可訪問性不高。
本發明通過對陣列合理劃分，提高電荷轉移刷新的效率；同時提出緊湊刷新算法， 縮短一次行刷新時間，提高存儲器的數據可訪問性。發明內容
為了達到上述目的，本發明提出一種緊湊式電荷轉移刷新電路，包括大小為M*N 的陣列，按列方向分成t個MX (N/t)子陣列，每個子陣列編號I n，每個子陣列的靈敏放 大器的虛電源端VHn相連，而子陣列間的虛電源端VHn通過電荷轉移開關Tn相連，M、N、n、 t為自然數，每個子陣列的所有靈敏放大器虛電源端相連，記作VHn，而子陣列間的虛電源 端VHn通過電荷轉移開關Tn相連。
優選的，每相鄰子陣列的寄生電容Cp和電荷轉移開關T構成了基本的電荷分孚豐旲型。
優選的，寄生電容Cp包括位線寄生電容Cb和虛電源端寄生電容Cv，其中Cp = Cb+Cvo
優選的，每個子陣列每隔固定時間Tdelay依次啟動刷新，它們的位線放大分為電 荷轉移之后的部分放大和靈敏放大器使能信號開啟后的滿擺幅放大。
優選的，每個子陣列刷新操作時，部分放大時間與滿擺幅放大時間之和等于正常 操作時靈敏放大器的開啟時間。
優選的，當進入刷新模式時，每個子陣列將其寄生電容CP上電荷依次轉移至下一 陣列，同時為了加快行刷新操作，在每組相鄰子陣列進行的電荷轉移過程中，使子陣列寄生 電容CP的電荷沒有停頓地被轉移至另一個子陣列。
為了達到上述目的，本發明還提出一種緊湊式電荷轉移刷新方法，將大小為M*N 的陣列，按列方向分成t個MX (N/t)子陣列，每個子陣列編號I n，每個子陣列的靈敏放 大器的虛電源端VHn相連，而子陣列間的虛電源端VHn通過電荷轉移開關Tn相連，M、N、n、 t為自然數，當進入刷新模式時，每個子陣列將其寄生電容CP上電荷依次轉移至下一陣列， 同時為了加快行刷新操作，在每組相鄰子陣列進行的電荷轉移過程中，使子陣列寄生電容 CP的電荷沒有停頓地被轉移至另一個子陣列。
優選的，每個子陣列刷新操作時，部分放大時間與滿擺幅放大時間之和等于正常 操作時靈敏放大器的開啟時間。
優選的，每個子陣列每隔固定時間Tdelay依次啟動刷新，它們的位線放大分為電 荷轉移之后的部分放大和靈敏放大器使能信號開啟后的滿擺幅放大。
優選的，每個子陣列刷新操作時，部分放大時間與滿擺幅放大時間之和等于正常 操作時靈敏放大器的開啟時間。
本發明提供了一種用于緊湊電荷轉移刷新的結構及方法，在相鄰子陣列之間轉移刷新電荷，且子陣列的刷新步驟緊湊重疊，既節省了刷新功耗，又顯著降低了刷新時間，且控制電路簡單，無需額外的面積開銷。
附圖1為傳統電荷轉移刷新電路意附圖2為傳統電荷轉移刷新操作時序附圖3為傳統電荷轉移刷新一次行刷新操作步驟分解附圖4為根據本發明實施例緊湊式電荷轉移刷新電路示意附圖5為根據本發明實施例緊湊式電荷轉移刷新一次行刷新操作步驟分解附圖6為根據本發明實施例緊湊式電荷轉移刷新操作示意附圖7為三種刷新方案的比較；
附圖8為根據本發明實施例緊湊式電荷轉移刷新的仿真結果；
附圖9為根據本發明實施例緊湊式電荷轉移刷新操作的控制信號時序附圖10為根據本發明實施例基于陣列劃分的控制信號產生電路。
具體實施方式
附圖4為根據本發明實施例緊湊式電荷轉移刷新電路示意圖。把大小為128X256 的陣列按列方向分成4個128 X64子陣列(每個子陣列編號I η)，每個子陣列的所有靈敏放大器虛電源端相連，記作VHn，而子陣列間的虛電源端VHn通過電荷轉移開關Tn相連。 作為示例，圖中僅僅顯示了子陣列A、B、C、D。值得注意的是，這里的實施例僅僅例舉大小為 128X256的陣列按列方向分成4個128X64子陣列(每個子陣列編號I η)，本領域技術人員可以理解是不局限于此，可以將其擴展到一般的陣列，例如將大小為Μ*Ν的陣列按列方向分成t個MX (N/t)子陣列(每個子陣列編號I η)，每個子陣列的靈敏放大器的虛電源端VHn相連，而子陣列間的虛電源端VHn通過電荷轉移開關Tn相連。優選的，t可以選取4。
附圖5為根據本發明實施例緊湊式電荷轉移刷新一次行刷新操作步驟分解圖。在階段(1)，進入刷新模式刷新第η行，子陣列A單元開啟，建立位線小信號。在階段(2)，SAEa 開啟，子陣列讀出信號滿擺幅放大，同時，子陣列B單元開啟，建立位線小信號。在階段(3)， 子陣列A位線擺動，單元被寫回，另一邊，Tl開啟，子陣列B部分放大，同時，子陣列C單元開啟，建立位線小信號。在階段(4)，SAEb開啟，子陣列讀出信號滿擺幅放大。在階段(5)， 子陣列B位線擺動，單元被寫回，另一邊，T2開啟，子陣列C部分放大，同時，子陣列D單元開啟，建立位線小信號。在階段(6)，SAE。開啟，子陣列讀出信號滿擺幅放大。在階段(7)， 子陣列C位線擺動，單元被寫回，另一邊，T3開啟，子陣列D部分放大。在階段(8)，SAEd開啟，子陣列讀出信號滿擺幅放大。在階段(9)，子陣列D位線擺動，單元被寫回。然后刷新第n+1行，回到階段(I)。由此可知，當存儲器進入刷新模式時，每個子陣列將其寄生電容 CPn上電荷依次轉移至下一陣列，同時為了加快行刷新操作，在每組相鄰子陣列進行的電荷轉移過程中，把傳統方案中的階段(4) (7)提前至階段(2) (3)之間時刻進行，使得子陣列寄生電容CPn的電荷沒有停頓地被轉移至另一個子陣列。
如圖6所示，附圖6為根據本發明實施例緊湊式電荷轉移刷新操作示意圖。其中 每個子陣列每隔固定時間Tdelay(Ins)依次啟動刷新，它們的位線放大分為電荷轉移之后 的部分放大(如階段(3)、(5)、(7))和靈敏放大器使能信號SAEn開啟后的滿擺幅放大(如 階段(4)、(6)、(8));同時每個子陣列刷新操作時，部分放大時間與滿擺幅放大時間之和等 于正常操作時靈敏放大器的開啟時間，這樣保證了子陣列刷新操作時間與正常操作時間一 致。在一次行刷新操作中，每個子陣列一次行刷新操作時間為一個時鐘周期，4個子陣列行 刷新操作構成準并行操作，占2個時鐘周期。
附圖7為三種刷新方案的比較。其中，陣列大小為128 X 256，子陣列(128X64) — 次行刷新時間為一個時鐘周期3ns。采用傳統刷新方案一次行刷新時間約為其3. 5倍，采用 傳統電荷轉移刷新方案一次行刷新時間為其2倍，采用緊湊式電荷轉移刷新方案一次行刷 新時間為其2倍。可以看出，提出方案的刷新時間與方案2—致，相比方案I減少43%，而 靈敏放大器功耗相比前兩者分別降低了 31. 6%和58. 4%。
附圖8為根據本發明實施例緊湊式電荷轉移刷新的仿真結果。時鐘周期Tclk為 3ns。子陣列A D每隔Ins依次開始刷新操作，電荷轉移開關Tl T3在刷新模式啟動2.4ns后每隔Ins依次開啟，對應于圖5中的階段(3)、(5)、(7)，在600ps有效時間內把位 線信號對RBLn/BRBLn部分放大。子陣列靈敏放大器使能信號SAEB/SAEC/SAED在刷新模式 啟動3ns后每隔Ins依次開啟，對應于圖5中的階段(4)、(6)、(8)，在400ps有效時間內把 位線信號對RBLn/BRBLn滿擺幅放大。子陣列虛電源端VHA VHD在中的階段(3)、(5)、(7) 完成電荷共享，在階段(4)、(6)、(8)完成驅動靈敏放大器滿擺幅放大。寫單元在階段(3)、(5)、(7)、(9)完成。每個子陣列刷新時間為一個時鐘周期，一次行刷新時間為兩個時鐘周 期 6ns ο
附圖9為根據本發明實施例緊湊式電荷轉移刷新操作的控制信號時序圖。當進入 電荷轉移刷新模式時，內部刷新使能信號iRREQ有效、與刷新有關的中間控制信號REN_REF 有效。通過信號iRREQ、REN_REF和正常工作模式信號SIGNAL作邏輯，產生在緊湊式電荷轉 移刷新模式下的特殊控制信號。
附圖10為根據本發明實施例基于陣列劃分的控制信號產生電路。由片內產生的 控制信號簇SIGNAL，經子陣列片選信號BSEL分為四路，與REN_REF產生的三路延時信號作 邏輯，最終生成各個子陣列的控制信號簇SIGNAL〈n>。其中，當進入緊湊式電荷轉移刷新模 式后，片選信號BSEL變為低電平，使得與非門無效，輸出控制信號簇SIGNAL〈n>依賴于REN_ REF產生的三路延時信號。此時由REN_REF產生的三路脈寬DL2，相互延時DLl的信號和由 iRREQ 一路產生的SIGANL信號，成為了最終輸出控制信號簇SIGNAL〈n>。
盡管示出和描述了本發明的優選實施例，對本領域技術人員顯而易見的是在其更 寬的方面不脫離本發明的情況下可以作出很多變化和修改。本發明可適用于采用任意單元 的動態隨機存儲器；適用于采用任一種刷新方案(分布式刷新、集總式刷新等)。
權利要求
1.一種緊湊式電荷轉移刷新電路，包括大小為M*N的陣列，按列方向分成t個MX (N/t)子陣列，每個子陣列編號I n，每個子陣列的靈敏放大器的虛電源端VHn相連，而子陣列間的虛電源端VHn通過電荷轉移開關Tn相連，M、N、n、t為自然數，其特征在于 每個子陣列的所有靈敏放大器虛電源端相連，記作VHn，而子陣列間的虛電源端VHn通過電荷轉移開關Tn相連。
2.根據權利要求1所述的緊湊式電荷轉移刷新電路，其特征在于每相鄰子陣列的寄生電容Cp和電荷轉移開關Tn構成了基本的電荷分享模型。
3.根據權利要求2所述的緊湊式電荷轉移刷新電路，其特征在于寄生電容Cp包括位線寄生電容Cb和虛電源端寄生電容Cv，其中Cp = Cb+Cvo
4.根據權利要求1所述的緊湊式電荷轉移刷新電路，其特征在于每個子陣列每隔固定時間Tdelay依次啟動刷新，它們的位線放大分為電荷轉移之后的部分放大和靈敏放大器使能信號開啟后的滿擺幅放大。
5.根據權利要求4所述的緊湊式電荷轉移刷新電路，其特征在于每個子陣列刷新操作時，部分放大時間與滿擺幅放大時間之和等于正常操作時靈敏放大器的開啟時間。
6.根據權利要求3所述的緊湊式電荷轉移刷新電路，其特征在于當進入刷新模式時，每個子陣列將其寄生電容CP上電荷依次轉移至下一陣列，同時為了加快行刷新操作，在每組相鄰子陣列進行的電荷轉移過程中，使子陣列寄生電容CP的電荷沒有停頓地被轉移至另一個子陣列。
7.一種緊湊式電荷轉移刷新方法，將大小為M*N的陣列，按列方向分成t個MX (N/t)子陣列，每個子陣列編號I n，每個子陣列的靈敏放大器的虛電源端VHn相連，而子陣列間的虛電源端VHn通過電荷轉移開關Tn相連，M、N、n、t為自然數，其特征在于 當進入刷新模式時，每個子陣列將其寄生電容CP上電荷依次轉移至下一陣列，同時為了加快行刷新操作，在每組相鄰子陣列進行的電荷轉移過程中，使子陣列寄生電容CP的電荷沒有停頓地被轉移至另一個子陣列。
8.根據權利要求7所述的一種緊湊式電荷轉移刷新方法，其特征在于每個子陣列刷新操作時，部分放大時間與滿擺幅放大時間之和等于正常操作時靈敏放大器的開啟時間。
9.根據權利要求7所述的一種緊湊式電荷轉移刷新方法，其特征在于每個子陣列每隔固定時間Tdelay依次啟動刷新，它們的位線放大分為電荷轉移之后的部分放大和靈敏放大器使能信號開啟后的滿擺幅放大。
10.根據權利要求9所述的一種緊湊式電荷轉移刷新方法，其特征在于每個子陣列刷新操作時，部分放大時間與滿擺幅放大時間之和等于正常操作時靈敏放大器的開啟時間。
全文摘要
本發明屬于存儲器技術領域，尤其涉及一種緊湊式電荷轉移刷新電路及其操作方法。本發明的緊湊式電荷轉移刷新電路，包括大小為M*N的陣列，按列方向分成t個M×(N/t)子陣列，每個子陣列編號1～n，每個子陣列的靈敏放大器的虛電源端VHn相連，而子陣列間的虛電源端VHn通過電荷轉移開關Tn相連，M、N、n、t為自然數，每個子陣列的所有靈敏放大器虛電源端相連，記作VHn，而子陣列間的虛電源端VHn通過電荷轉移開關Tn相連。本發明既節省了刷新功耗，又顯著降低了刷新時間，且控制電路簡單，無需額外的面積開銷。
文檔編號G11C11/402GK103021450SQ201110285030
公開日2013年4月3日 申請日期2011年9月22日 優先權日2011年9月22日
發明者解玉鳳, 林殷茵, 孟超, 程寬 申請人:復旦大學