一種自對準的垂直式非揮發性半導體存儲器件的制作方法

專利名稱：一種自對準的垂直式非揮發性半導體存儲器件的制作方法
技術領域：
本發明屬于半導體存儲器件技術領域，具體涉及一種自對準的垂直式非揮發性半導體存儲器件。
背景技術：
半導體存儲器被廣泛應用于諸如工業控制、消費電子等各種領域中，這些存儲芯片的基本要求是高集成密度、低功耗以及高速度。一般有兩種途徑來在相同的芯片面積下提高存儲器的存儲能力，第一種是按比例縮小存儲單元的特征尺寸；另一種就是優化器件結構或者采用新型器件。由于電可擦除可編程只讀存儲器EEPROM [1]與氮化物只讀存儲器(Nitrided ROM) [2]都是基于MOSFET所設計的器件結構，當這些存儲單元的特征尺寸按比例縮小后就會遇到短溝道效應的限制，因此業內優先選擇能夠抑制短溝道效應的新型器件來提高芯片的存儲能力。基于此，本發明提出了一種采用了自對準-垂直-隧穿場效應晶體管只讀存儲器(TFET Read Only Memory)，簡稱TROM。 由于隧穿場效應晶體管(TFET)可以抑制短溝道效應，因此TROM的柵長可以等比例縮小至20nm，同時泄漏電流依然很小[3]。對于存儲器的存儲密度可以通過優化設計來實現。以平面的Nitride ROM(NROM) 器件為例，該器件一個存儲單元可以存儲2位數據，因此它的存儲密度高于EEPROM [2]。 與NROM類似，我們公開的自對準一垂直TROM也具有每個存儲單元2位數據的存儲能力， 所以相應的密度也高于EEPROM。存儲單元陣列一般通過矩陣式版圖結構來實現大容量存儲，對于EEPROM閃存存儲器其矩陣結構有2種NAND結構和NOR結構。由于NAND的源漏接觸墊并非必不可少， 所以NAND的存儲密度要高于NOR結構。而采用自對準一垂直結構的存儲單元后，可以將 NAND結構與NOR結構融合在一起，本發明公開的存儲器陣列正是結合了兩種結構的混合結構。

發明內容
本發明的目的在于提供一種存儲密度高，功耗低的非揮發性半導體存儲器件及其制造方法。本發明提出的半導體存儲器件，是一種自對準的垂直TFET非揮發性半導體存儲器件，其結構如圖1所示，包括
一個半導體襯底(107)；
一個具有第一種摻雜類型的漏區(108)；
兩個具有第二種摻雜類型的源區(101a，IOlb)；兩個源區之間為溝道區(106)； 一個用于捕獲電子的堆疊柵，該堆疊柵結構依次為第一介質(104)、第二介質(103)、 第三介質(102)以及金屬柵(105)；
其中，所述的漏區和兩個源區和堆疊柵組成兩個共享一個柵極和一個漏極的隧穿場效應晶體管(TFET)，并且，每個所述TFET的漏區電流受到所述用于捕獲電子的堆疊柵內的電荷量及分布影響，所述的漏區掩埋在所述的半導體襯底內，所述的兩個源區在所述漏區之上并通過一個溝道與漏區隔開，而且所述的兩個源區又被一個由第一種摻雜的區域隔開。本發明中，所述襯底(107)為本征半導體。并且，所述襯底(107)可為輕摻雜。本發明中，所述的半導體襯底(107)為硅晶圓的一部分，或是硅鍺晶圓或應力硅晶圓的一部分。圖1為一個TROM存儲器器件的結構示意圖。該器件制作在一個半導體襯底(107) 之上，η+埋層(108)作為漏極，兩個ρ+區域作為源極(101a，101b)，兩個ρ+源區之間為溝道區(106)。溝道區上方為堆疊柵結構，依次為第一介質(104)，第二介質(103)，第三介質 (102)以及金屬柵(105)。同時，相鄰的源極IOla和IOlb可以作為傳統的PMOS的源和漏極。和現有的基于電荷捕獲的MOSFET存儲器不同，在TROM器件中，存儲的信息通過讀取η+ 埋層(108)和ρ+源(比如101a)之間的電流大小來判定。由于存在局部電荷捕獲效應，位于隧穿結109和110的隧穿電流大小會受到第二介質103內所捕獲的局部電荷的影響。這意味著，改變第二介質103內的電荷分布和電荷密度，位于隧穿結109和110處的隧穿電流大小就會被改變。為更清楚的說明TROM的工作原理，將圖1所示器件左右分割成2個存儲器件，左邊的半面和右邊的半面均可以存儲1位數據信息。具體編程原理如下當柵上加上正向偏壓后，第一介質ι (104)下方產生η +導電溝道(106)，隨之在隧穿結(109)位置形成ρ+/η+ Esaki 一隧穿結。將左側的ρ +區域(IOla)接地，同時η +區域加上正向偏置(比如2V)， 左側p+/n+ Esaki —隧穿結處的電子將會從價帶隧穿至導帶。受正向柵壓的作用，部分隧穿結附近的熱電子會注入到第一介質(104)，并被第二介質(103)捕獲，類似于ONO堆疊結構W]。這些捕獲的電子改變了閾值電壓，左側的半面器件得以編程。同樣方法可以對右邊的存儲器件加以編程。這樣就可以在一個完整的存儲單元里存儲2位信息。圖2顯示了自對準一垂直TROM器件的電學符號。一個TROM單元有2個存儲單元。 如前所述，左邊的存儲單元由源SL、公共漏D以及公共柵G組成。同樣源&、公共漏D以及公共柵G組成了右邊的存儲單元。當左邊的TFET單元工作時，電子從&隧穿進入溝道， 并被正向偏置的公共漏D收集。依次類推右邊的TROM單元。TROM器件的信息擦除通過向溝道注入熱空穴實現。擦除時將P+摻雜的源極 (101a或IOlb)正向偏置，同時柵極(105)負向偏置，這樣熱空穴被注入柵介質，將原來存儲的信息擦除。下面將說明如何訪問一個TROM單元的2位數據信息。圖3顯示了 3個柵極上淀積了鈍化層的 TROM 單元，即 TROM(n-1), TROM(η), and TROM(η+1)。讀取時，TROM(η-1)的左側源極(301)接地，當TROM(n_l)的溝道(302)導通而其他溝道(305，308)截止時，TFET (η)的左側部分被選中而其右側部分未被選中。將η + 摻雜的公共漏極以及柵極(306)正向偏置，電子將從ρ+源區(304)流向漏極。電流的密度取決于所述的介質103內的電荷數量和分布。同樣方式可以訪問TROM的右邊部分。這樣就可以分別對存儲的2位信息進行訪問。本發明還提供基于上述半導體存儲器件的TROM陣列結構，以及相應的尋址方式
圖4為一應用了 8個如圖2和圖3所示TROM單元的TROM存儲串的實施例。此存儲串的兩端各有一個nMOSFET，相應的源極(400b和409c)均接地。位線(410)正向偏置。通過圖3我們已經解釋過，對TROM中存儲的2位信息將從二個方向上進行訪問。 當左方的NMOS柵極(400a)正偏，同時右方的NMOS柵極(409a)接地時，存儲串被從左向右訪問，反之亦然。比如，將柵極(400a)正偏，地電壓傳到源極(40Ib)。由柵極40la，漏極410 和源極401b組成的TROM單元被激活，其信息可以被訪問。進而將柵極401a翻轉到反偏， 地電壓被傳到下一個TROM單元的源極(402b)。這樣，由柵極40加，漏極410和源極402b 組成的TROM單元被激活，其信息可以被讀寫。依次類推，所有TROM的左存儲單元都被訪問，期間右邊的NMOS 409都是截止的。監控位線(410)上的電流就可以識別每一個TROM 單元的狀態。若讀寫TROM的右邊部分，將左測的NMOS管400截止，右側的NMOS 409導通， 這樣，TROM就將被從右到左依次訪問。正如圖4所示，可以通過8個TROM單元實現16位信息存儲能力的存儲串。類似的用η (η = 1，2，3...)個TROM單元可以實現位存儲的記憶串。圖4中，TROM的源極使用與非門結構相互連接，而TROM單元可以用或非門結構連接。由于是垂直結構，此或非門結構無需額外的面積用于接觸連接。與非門結構與或非門結構的結合既吸取了與非門結構快速讀取、高密度的優點又擁有了或非門結構快速訪問單一存儲單元的優勢。TROM存儲串的特別之處在于，工作中P+區域的電子被注入到溝道區域，并被 η +公共漏極收集，電流從η +漏極流向P+源極。這意味著電子注入到反偏的p-i-n 二極管中。這類注入電子的監測類似于光致電子的監測。正象光檢測器在高頻領域所展現的那樣，反偏P-i-n 二極管的非平衡載流子可以被快速監測，故而TROM存儲器擁有很高的監測速度。圖5顯示一個采用8個如圖4所示存儲串的TROM存儲陣列結構。其中字線連接了同列所有的柵極并和X選擇/譯碼電路相連，位線與NMOS的源極連至Y選擇/譯碼電路。 外圍電路用于實現對X和Y選擇/譯碼電路進行必要的運算來讀寫存儲陣列。圖5顯示的8X8 TROM陣列有1 位的存儲能力。根據同樣原理，可以設計nXn TROM陣列。由于 TROM器件功耗很低，TROM陣列可以進行并行的讀寫，這有助于提高陣列的工作速度。采用該發明后，有以下優點
第一，由于設計中采用了反偏的P-i-n結構，如圖1所示，TFET可以抑制短溝道效應。 模擬表明TROM器件相比于MOSFET可以進行進一步等比例縮小。這使得TROM存儲單元可以通過縮小尺寸來提高存儲密度，而其他基于MOSFET的ROM (例如NR0M)則無法做到。第二，由于TFET具有很低的亞閾值泄露電流，這使得TROM的等待功耗很低。此外， TROM有很高的寫效率，模擬表明存儲單元可以在很小的漏電流下進行編程。這意味著編程功耗的降低。所以TROM芯片對于低功耗應用領域具有很的的吸引力。相比之下，NROM需要較大的漏電流才能進行編程，因此其編程期間的功耗也就大于我們提出的TR0M。第三，所提出的自對準一垂直TROM (圖1)實現了單個存儲單元2位數據的存儲能力，也即TROM的存儲能力得以加倍，這樣就降低了存儲每位數據的面積。同時在這種垂直設計中，器件的漏極位于襯底內部。與EEraOM和NROM(見圖2)這些常規的平面設計方法相比，TROM進一步節約了芯片面積。第四，TROM整合了 NOR結構和NAND結構(見圖3)，TR0M的每一個存儲單元都可以被快速尋址，并且隧道電流的存在使得尋址速度得以提高。


圖1為自對準-垂直TFET的剖面圖。圖2為自對準-垂直TFET電學符號。圖3為本發明中一個TROM單元存儲和尋址2位數據的實施例之剖面圖。圖4為本發明中一個實施例示意圖由8個TROM單元組成的16位字符串。圖5為本發明中一個實施例示意圖由TROM字符串組成的8*8存儲陣列。該陣列可存儲16*8位數據。圖6為一個TROM陣列沿位線方向的剖面圖。圖7為一個TROM陣列沿字線方向的剖面圖。圖8為一個TROM陣列另一種沿字線方向的剖面圖。圖9為一個TROM陣列實施例的俯視圖。圖10為一個自對準-垂直TROM存儲單元俯視圖。
具體實施例方式以下敘述本發明所公開的TROM陣列的制造工藝實施例。工藝上，無接觸式TROM 陣列可以與標準的CMOS工藝兼容。圖6為一個TROM陣列沿位線方向的剖面圖。圖中，ρ + 區域由自對準工藝形成，共用漏極的η+埋層通過離子注入法形成，并利用淺槽隔離(STI) 來完成漏極的分隔。圖7顯示了 TROM陣列沿字線方向的剖面圖，圖中共用漏極被淺槽隔離所隔離開。圖8為另一種沿字線方向的剖面圖，圖中漏極為一個整體的平板，位于淺槽隔離的下方。
圖9為TROM陣列制造工藝的俯視圖。襯底(702 )為η型摻雜或者是本征狀態。首先，形成STI，打開有源區，并制作η +埋層(701)(優先選擇離子注入)。此時位線已被STI隔離；
接下來，淀積并圖形化堆疊柵(703)作為字線； 接下來，離子注入P型雜質形成自對準P十塊。另外還可以附加額外的調閾值工藝來調整PMOS的閾值電壓。后續的工藝比如鈍化，金屬化以及互連等與常規的VLSI工藝相同。圖10顯示了一個自對準一垂直TORM單元的俯視圖，它使用了 4F2的面積來實現 2位的存儲，利用它實現了高密度存儲陣列的制造。參考文獻
1.EEPROM cell on SOI, inventors: Reedy, et al. US patent 6,690,056.
2.Method of forming NR0M, inventors: Sung, et al. US patent 6,458,661.
3.Investigation of a novel tunneling transistor by MEDICI simulation. P. -F. Wang, Th. Nirschl, D. Schmitt-Landsiedel, W. Hansch, SISPAD 2004，Munich, Germany, 02-04 Sept. 2004.
4.Read operation scheme for a high-density, low voltage, and superior 6reliability nand flash memory device, Inventors: Fang, US patent 6,175,522.
5.Method of channel hot electron programming for short channel NOR flash arrays, Inventors: Fastowj et al. US patent 6，510，085·
6.Using hot carrier injection to control over-programming in a non-volatile memory eel 1 having an oxide-nitride-oxide (ONO) structure, Inventors: Derhacobianj et al. US patent 6，519，1820
權利要求
1.一種自對準的垂直式非揮發性半導體存儲器件，其特征在于包括一個半導體襯底(107)；一個具有第一種摻雜類型的漏區(108)；兩個具有第二種摻雜類型的源區(101a，IOlb)；兩個源區之間為溝道區(106)；一個用于捕獲電子的堆疊柵，該堆疊柵結構依次為第一介質(104)、第二介質(103)、 第三介質(102)以及金屬柵(105)；其中，所述的漏區和兩個源區和堆疊柵組成兩個共享一個柵極和一個漏極的隧穿場效應晶體管，并且，每個所述隧穿場效應晶體管的漏區電流受到所述用于捕獲電子的堆疊柵內的電荷量及分布影響，所述的漏區掩埋在所述的半導體襯底內，所述的源區在所述漏區之上并通過一個溝道與漏區隔開，而且所述的兩個源區又被一個由第一種摻雜的區域隔開。
2.如權利要求1所述的半導體存儲器件，其特征在于，所述襯底(107)為本征半導體。
3.如權利要求1所述的半導體存儲器件，其特征在于，所述襯底(107)為輕摻雜。
4.如權利要求1所述的半導體存儲器件，其特征在于，所述的半導體襯底(107)為硅晶圓的一部分；或為硅鍺晶圓、應力硅晶圓的一部分。
5.一種由η個如權利要求1所述的半導體存儲器件組成的TROM存儲串。
6.一種由η個如權利要求5所述的TROM存儲串組成的η Xn TROM存儲陣列。
全文摘要
本發明屬于半導體存儲器件技術領域，具體涉及一種自對準的垂直式非揮發性半導體存儲器件。包括一個半導體襯底,一個具有第一種摻雜類型的漏區,兩個具有第二種摻雜類型的源區,一個用于捕獲電子的堆疊柵;其中，漏區和兩個源區和堆疊柵組成兩個共享一個柵極和一個漏極的隧穿場效應晶體管，每個所述隧穿場效應晶體管的漏區電流受到所述用于捕獲電子的堆疊柵內的電荷量及分布影響，漏區掩埋在半導體襯底內，源區在漏區之上并通過一個溝道與漏區隔開，而且兩個源區又被一個由第一種摻雜的區域隔開。本發明的半導體存儲器件單元面積小，制造工藝簡單。采用本發明的存儲器芯片的制造成本低，存儲密度高。
文檔編號G11C16/04GK102354694SQ20111024628
公開日2012年2月15日 申請日期2011年8月25日 優先權日2011年8月25日
發明者孫清清, 張衛, 林曦, 王鵬飛 申請人:復旦大學