專利名稱：非易失性存儲器件及其編程方法
技術領域：
本發(fā)明的示例性實施例涉及一種非易失性存儲器件及其編程方法，更具體地，涉及一種能夠防止擦除單元的閾值電壓的偏移的非易失性存儲器件及其編程方法。
背景技術：
在能夠電編程及擦除數(shù)據(jù)而不需要在特定時間間隔進行重新寫入數(shù)據(jù)的刷新操作的非易失性存儲器件中，相鄰的存儲器單元之間的間距隨著集成度的增加而變窄。圖IA和圖IB是表示由于相鄰的存儲器單元之間的干擾而導致的對編程單元和擦除單元的影響的圖。如圖IA和圖IB所示，編程單元受到來自于同時被編程的相鄰的存儲器單元的耦合效應，而擦除單元受到由所有的相鄰的存儲器單元所導致的耦合效應，無論它們是否同時被擦除。相應地，擦除單元的閾值電壓與編程單元的閾值電壓相比可能分布得更寬。圖2表示擦除單元的閾值電壓分布上的偏移。如圖2所示，擦除單元的閾值電壓分布由于針對相鄰的存儲器單元的編程操作而偏移。例如，在與擦除單元相鄰的所有存儲器單元都被編程了第三電壓分布C的情況下，擦除單元可能經(jīng)歷閾值電壓分布上的最大的偏移。相應地，在讀取操作時，擦除單元可能會被錯誤地讀出為就像其具有編程單元的閾值電壓分布、例如第一閾值電壓分布A—樣。
發(fā)明內(nèi)容
本發(fā)明的示例性實施例涉及一種非易失性存儲器件的編程方法。根據(jù)所述實施例，在對選中的頁執(zhí)行最低有效位(LSB)編程操作之后，感測選中的頁的最低有效位(LSB) 數(shù)據(jù)并將其儲存到頁緩沖器中，然后對選中的頁執(zhí)行擦除操作。接著，將最高有效位(MSB) 數(shù)據(jù)輸入至頁緩沖器，然后利用先前所儲存的最低有效位(LSB)數(shù)據(jù)以及新輸入的最高有效位(MSB)數(shù)據(jù)對選中的頁執(zhí)行編程操作。相應地，由于選中的頁所包括的擦除單元的閾值電壓分布上沒有偏移，因此可以增加用于讀取操作的余量。根據(jù)本發(fā)明一個方面的非易失性存儲器件的編程方法包括以下步驟將第一比特的數(shù)據(jù)編程到存儲器單元陣列中的多個頁中的目標頁中；感測被編程的數(shù)據(jù)并將感測到的數(shù)據(jù)儲存到與存儲器單元陣列耦接的頁緩沖器中；擦除目標頁的數(shù)據(jù)；將第二比特的數(shù)據(jù)輸入至頁緩沖器，并通過將儲存在頁緩沖器中的第二比特的數(shù)據(jù)與第一比特的數(shù)據(jù)進行組合來產(chǎn)生編程數(shù)據(jù)；以及將編程數(shù)據(jù)編程到目標頁中。根據(jù)本發(fā)明另一個示例性實施例的非易失性存儲器件的編程方法包括以下步驟: 將要被編程到存儲器單元陣列所包括的多個頁中的目標頁中的最低有效位(LSB)數(shù)據(jù)輸入至與存儲器單元陣列耦接的頁緩沖器；擦除目標頁的數(shù)據(jù)；將最高有效位(MSB)數(shù)據(jù)輸入至頁緩沖器；以及將最低有效位(LSB)數(shù)據(jù)與最高有效位(MSB)數(shù)據(jù)進行組合，并將組合數(shù)據(jù)編程到目標頁中作為編程數(shù)據(jù)。根據(jù)本發(fā)明又一個示例性實施例的非易失性存儲器件的編程方法包括以下步驟: 將最低有效位(LSB)數(shù)據(jù)輸入至頁緩沖器的第一鎖存器；擦除存儲器單元陣列中的多個頁中的目標頁的數(shù)據(jù)；將最高有效位(MSB)數(shù)據(jù)輸入至頁緩沖器的第二鎖存器；以及將儲存在頁緩沖器中的MSB數(shù)據(jù)和LSB數(shù)據(jù)進行組合，并將組合數(shù)據(jù)編程到目標頁中。根據(jù)本發(fā)明一個方面的非易失性存儲器件包括具有多個頁的存儲器單元陣列； 以及與存儲器單元陣列耦接并包括第一、第二和第三鎖存器的頁緩沖器。在編程操作期間， 頁緩沖器被配置為將最低有效位(LSB)數(shù)據(jù)輸入至第一鎖存器，擦除目標頁的數(shù)據(jù)，將最高有效位(MSB)數(shù)據(jù)輸入至第二鎖存器，通過將最高有效位(MSB)數(shù)據(jù)和最低有效位(LSB) 數(shù)據(jù)進行組合來產(chǎn)生編程數(shù)據(jù)，將編程數(shù)據(jù)儲存到第三鎖存器中，并將編程數(shù)據(jù)編程到目標頁中。
圖IA和圖IB是表示由于相鄰的存儲器單元之間的干擾而導致的對編程單元和擦除單元的影響的圖；圖2表示擦除單元的閾值電壓分布上的偏移；圖3表示非易失性存儲器件的存儲器單元陣列和頁緩沖器的結構；圖4是根據(jù)本發(fā)明的第一示例性實施例的編程方法的流程圖；以及圖5是根據(jù)本發(fā)明的第二示例性實施例的編程方法的流程圖。
具體實施例方式以下將參照附圖詳細描述本發(fā)明的一些示例性實施例。提供附圖以使本領域技術人員可以實現(xiàn)并使用本發(fā)明的示例性實施例。圖3示出非易失性存儲器件的存儲器單元陣列和頁緩沖器的結構。參見圖3，存儲器單元陣列100包括多個串。所述多個串中的每個包括串聯(lián)耦接在位線(例如，BLe)與公共源極線CSL之間的漏極選擇晶體管DST、多個存儲器單元MCn至 MCO以及源極選擇晶體管SST。存儲器單元陣列100的多個存儲器單元中與同一個字線耦接的存儲器單元被歸類為同一個頁。例如，各個串中所包括的與字線WLn-I耦接的存儲器單元MCn-I被定義為一個頁。頁緩沖器200與存儲器單元陣列100的位線BLe和BLo耦接。頁緩沖器200包括位線選擇器210、預充電單元220、第一鎖存器230、第二鎖存器240和第三鎖存器250。位線選擇器210選擇性地將偶數(shù)位線BLe或奇數(shù)位線BLo耦接至頁緩沖器200的感測節(jié)點 SO。預充電單元220通過向感測節(jié)點SO施加電源電壓而將感測節(jié)點SO預充電。當執(zhí)行輸入編程數(shù)據(jù)的操作時，第一鎖存器230暫時儲存從I/O端子YA接收的編程數(shù)據(jù)的最低有效位(LSB)。第一鎖存器230可以經(jīng)由通過位線選擇器210選擇性地與感測節(jié)點SO耦接的位線而將所儲存的編程數(shù)據(jù)傳送至目標頁的存儲器單元。當執(zhí)行感測操作時，第一鎖存器230可以經(jīng)由選擇性地與感測節(jié)點SO耦接的位線來感測目標頁的存儲器單元的編程狀態(tài)， 并儲存感測的數(shù)據(jù)。當執(zhí)行輸入編程數(shù)據(jù)的操作時，第二鎖存器240暫時儲存從I/O端子 YA接收的編程數(shù)據(jù)的最高有效位(MSB)。第三鎖存器250將分別儲存在第一鎖存器230和第二鎖存器240中的最低有效位(LSB)數(shù)據(jù)和最高有效位(MSB)數(shù)據(jù)進行組合。當執(zhí)行對最低有效位(LSB)數(shù)據(jù)和最高有效位(MSB)數(shù)據(jù)進行編程的操作時，第三鎖存器250將組合的結果發(fā)送至存儲器單元作為編程數(shù)據(jù)。圖4是根據(jù)本發(fā)明的第一示例性實施例的編程方法的流程圖。以下參照圖3和圖4來描述根據(jù)本發(fā)明的所述示例性實施例的半導體存儲器件的編程方法。1)最低有效位(LSB)數(shù)據(jù)的輸入G10)將要被編程到存儲器單元陣列100的目標頁中的最低有效位(LSB)數(shù)據(jù)儲存到頁緩沖器200的第一鎖存器230中。更具體地，經(jīng)由與頁緩沖器200耦接的I/O端子YA而將最低有效位(LSB)數(shù)據(jù)傳送至第一鎖存器230并暫時儲存在第一鎖存器230中。2)最低有效位(LSB)數(shù)據(jù)的編程(420)。通過執(zhí)行最低有效位(LSB)數(shù)據(jù)編程操作而將最低有效位(LSB)數(shù)據(jù)編程至存儲器單元陣列100的目標頁中。更具體地，頁緩沖器200的位線選擇器210選擇偶數(shù)位線BLe 和奇數(shù)位線BLo中的一個(例如，偶數(shù)位線BLe)，并將選中的位線BLe耦接至感測節(jié)點SO。 感測節(jié)點SO的電壓電平響應于儲存在第一鎖存器230中的最低有效位(LSB)數(shù)據(jù)而被控制為高電平或低電平，并且與感測節(jié)點SO耦接的位線BLe的電壓電平也響應于感測節(jié)點SO 的受控電壓電平而被控制。接著，將編程電壓施加至與目標頁耦接的字線mxn-i>，使得最低有效位(LSB)數(shù)據(jù)被編程到目標頁的選中的存儲器單元MCn-I中。3)最低有效位(LSB)數(shù)據(jù)的感測030)感測被編程到存儲器單元陣列100的目標頁的選中的存儲器單元MCn-I中的數(shù)據(jù)，并儲存到頁緩沖器200中。更具體地，將讀取電壓施加至與目標頁耦接的字線WL<n-l>， 并將通過電壓(pass voltage)施加至除字線ΜΧη_1>以外的其余的字線WX0>至ΜΧη_2> 以及WXn>。然后，頁緩沖器200的位線選擇器210選擇偶數(shù)位線BLe，并將其耦接至感測節(jié)點SO。偶數(shù)位線BLe和感測節(jié)點SO的電壓電平根據(jù)選中的存儲器單元MCn-I的編程狀態(tài)而保持高電平或放電至低電平。第一鎖存器230感測感測節(jié)點SO的電壓電平，并儲存所感測的電壓電平作為選中的存儲器單元MCn-I的最低有效位(LSB)數(shù)據(jù)。4)目標頁數(shù)據(jù)的擦除G40)將儲存在存儲器單元陣列100的目標頁的存儲器單元中的數(shù)據(jù)擦除。這里，僅對目標頁的存儲器單元執(zhí)行擦除操作。以下描述對每個頁執(zhí)行擦除操作的例子。首先，將OV的操作電壓施加至與目標頁耦接的選中的字線mXn-l〉，并將約5V的擦除禁止電壓施加至除字線WXn-D以外的其余的字線mxo>至mxn-2>以及ΜΧη>。然后，將約18V至20V的擦除電壓施加至設置有存儲器單元陣列100的半導體襯底的P阱。 儲存在與字線WXn-D耦接的存儲器單元的浮柵中的電荷借助于擦除電壓而朝著半導體襯底遂穿，由此被擦除。然而，盡管半導體襯底的P阱被施加了擦除電壓，但儲存在與其余字線mxo>至mxn-2>以及mxn>耦接的存儲器單元的浮柵中的電荷也會由于施加至存儲器單元柵極的擦除禁止電壓的緣故而不發(fā)生遂穿。相應地，儲存在與其余的字線mxo>至WL<n-2>以及mXn>耦接的存儲器單元的浮柵中的電荷不會被擦除。以此方式，只有目標頁的存儲器單元被擦除。5)最高有效位(MSB)數(shù)據(jù)的輸入(450)。將要被編程到存儲器單元陣列100的目標頁中的最高有效位(MSB)數(shù)據(jù)儲存到頁緩沖器200的第二鎖存器240中。更具體地，經(jīng)由與頁緩沖器200耦接的I/O端子YA而將最高有效位(MSB)數(shù)據(jù)傳送至第二鎖存器240并暫時儲存在第二鎖存器MO中。6)最低有效位(LSB)數(shù)據(jù)和最高有效位(MSB)數(shù)據(jù)的編程(460)。將分別儲存在第一鎖存器230和第二鎖存器MO中的感測到的最低有效位(LSB) 數(shù)據(jù)和最高有效位(MSB)數(shù)據(jù)進行組合并儲存在第三鎖存器250中。接著，通過執(zhí)行編程操作，經(jīng)由感測節(jié)點S0，將儲存在第三鎖存器250中的組合數(shù)據(jù)傳送至目標頁的選中的存儲器單元(例如MCn-I)中并編程到存儲器單元MCn-I中。如上所述，根據(jù)本發(fā)明的上述示例性實施例，在感測被編程的最低有效位(LSB) 數(shù)據(jù)之后，擦除目標頁數(shù)據(jù)，并且將最低有效位(LSB)數(shù)據(jù)和最高有效位(MSB)數(shù)據(jù)進行組合并編程。相應地，可以防止由于執(zhí)行最低有效位(LSB)編程操作時所產(chǎn)生的干擾而導致的存儲器單元的閾值電壓上的偏移。圖5是根據(jù)本發(fā)明的第二示例性實施例的編程方法的流程圖。以下參照圖3和圖5來描述根據(jù)本發(fā)明的另一個示例性實施例的半導體存儲器件的編程方法。1)最低有效位(LSB)數(shù)據(jù)的輸入(510)將要被編程到存儲器單元陣列100的目標頁中的最低有效位(LSB)數(shù)據(jù)儲存在頁緩沖器200的第一鎖存器230中。更具體地，經(jīng)由與頁緩沖器200耦接的I/O端子YA而將最低有效位(LSB)數(shù)據(jù)傳送至第一鎖存器230并暫時儲存在第一鎖存器230中。2)目標頁數(shù)據(jù)的擦除(520)將儲存在存儲器單元陣列100的目標頁的存儲器單元中的數(shù)據(jù)擦除。盡管尚未對目標頁執(zhí)行編程操作，但目標頁的存儲器單元的閾值電壓也可能會由于在對編程過的先前的頁執(zhí)行編程操作時所產(chǎn)生的干擾而上升。出于此原因，對目標頁執(zhí)行擦除操作。這里，對每個頁執(zhí)行擦除操作，以便將例如僅儲存在目標頁的存儲器單元中的數(shù)據(jù)擦除。以下描述對每個頁執(zhí)行擦除操作的例子。首先，將OV的操作電壓施加至與目標頁耦接的選中的字線(例如，mXn-l ，并將約5V的擦除禁止電壓施加至除字線WXn-D以外的其余的字線WL<0>至ΜΧη_2>以及 WL<n>0然后，將約18V至20V的擦除電壓施加至設置有存儲器單元陣列100的半導體襯底的P阱。儲存在與字線WXn-D耦接的存儲器單元的浮柵中的電荷借助于擦除電壓而朝著半導體襯底遂穿，由此被擦除。然而，盡管半導體襯底的P阱被施加了擦除電壓，但儲存在與其余字線mxo>至mxn-2>以及mxn>耦接的存儲器單元的浮柵中的電荷也會由于施加至存儲器單元柵極的擦除禁止電壓的緣故而不發(fā)生遂穿。相應地，儲存在與其余的字線 mxo>至mxn-2>以及mxn>耦接的存儲器單元的浮柵中的電荷不會被擦除。以此方式，只有目標頁的存儲器單元被擦除。3)最高有效位(MSB)數(shù)據(jù)的輸入(530)。將要被編程到存儲器單元陣列100的目標頁中的最高有效位(MSB)數(shù)據(jù)儲存到頁緩沖器200的第二鎖存器240中。更具體地，經(jīng)由與頁緩沖器200耦接的I/O端子YA將最高有效位(MSB)數(shù)據(jù)傳送至第二鎖存器240并暫時儲存在第二鎖存器MO中。4)最低有效位(LSB)數(shù)據(jù)和最高有效位(MSB)數(shù)據(jù)的編程(540)將分別儲存在第一鎖存器230和第二鎖存器240中的最低有效位(LSB)數(shù)據(jù)和最高有效位(MSB)數(shù)據(jù)進行組合并儲存在第三鎖存器250中。接著，通過執(zhí)行編程操作，經(jīng)由感測節(jié)點SO將儲存在第三鎖存器250中的組合數(shù)據(jù)傳送至目標頁的選中的存儲器單元 (例如MCn-I)中并編程到存儲器單元MCn-I中。如上所述，根據(jù)本發(fā)明的上述示例性實施例，在將最低有效位(LSB)數(shù)據(jù)輸入至頁緩沖器之后，擦除目標頁數(shù)據(jù)，并且將最低有效位(LSB)數(shù)據(jù)和最高有效位(MSB)數(shù)據(jù)進行組合并編程。相應地，可以防止由于執(zhí)行最低有效位(LSB)編程操作時所產(chǎn)生的干擾而導致的存儲器單元的閾值電壓上的偏移。根據(jù)本發(fā)明，在對選中的頁執(zhí)行最低有效位(LSB)編程操作之后，感測選中的頁的最低有效位(LSB)并儲存在頁緩沖器中，然后擦除選中的頁的數(shù)據(jù)。接著，在將最高有效位(MSB)數(shù)據(jù)輸入至頁緩沖器之后，利用儲存在頁緩沖器中的最低有效位(LSB)和最高有效位(MSB)對選中的頁執(zhí)行編程操作。相應地，可以防止選中的頁的擦除單元的閾值電壓分布上的偏移，并且因此可以增加讀取操作的余量。
權利要求
1.一種非易失性存儲器件的編程方法，包括以下步驟將第一比特的數(shù)據(jù)編程到存儲器單元陣列中的多個頁中的目標頁中； 感測被編程的數(shù)據(jù)，并將感測到的數(shù)據(jù)儲存到與所述存儲器單元陣列耦接的頁緩沖器中；擦除所述目標頁的數(shù)據(jù)；將第二比特的數(shù)據(jù)輸入至所述頁緩沖器，并通過將儲存在所述頁緩沖器中的所述第二比特的數(shù)據(jù)與所述第一比特的數(shù)據(jù)進行組合來產(chǎn)生編程數(shù)據(jù)；以及將所述編程數(shù)據(jù)編程到所述目標頁中。
2.如權利要求1所述的編程方法，其中，通過同時地將第一擦除電壓施加至與所述目標頁耦接的字線并將比所述第一擦除電壓高的通過電壓施加至與除所述目標頁以外的頁耦接的字線，以及通過將具有高電位的第二擦除電壓施加至形成有所述存儲器單元陣列的半導體襯底的阱區(qū)，來執(zhí)行擦除所述目標頁的數(shù)據(jù)的步驟。
3.如權利要求1所述的編程方法，其中，產(chǎn)生編程數(shù)據(jù)的步驟包括以下步驟 將儲存在所述頁緩沖器的第一鎖存器中的所述第一比特的數(shù)據(jù)傳送至所述頁緩沖器的第三鎖存器；將儲存在所述頁緩沖器的第二鎖存器中的所述第二比特的數(shù)據(jù)傳送至所述頁緩沖器的所述第三鎖存器；以及將儲存在所述第三鎖存器中的數(shù)據(jù)定義為所述編程數(shù)據(jù)。
4.如權利要求1所述的編程方法，其中，所述數(shù)據(jù)的所述第一比特和所述第二比特分別包括最低有效位和最高有效位。
5.一種非易失性存儲器件的編程方法，包括以下步驟將要被編程到包括在存儲器單元陣列中的多個頁中的目標頁中的最低有效位數(shù)據(jù)輸入至與所述存儲器單元陣列耦接的頁緩沖器； 擦除所述目標頁的數(shù)據(jù)； 將最高有效位數(shù)據(jù)輸入至所述頁緩沖器；以及將最低有效位數(shù)據(jù)與最高有效位數(shù)據(jù)進行組合，并且將組合數(shù)據(jù)編程到所述目標頁中作為編程數(shù)據(jù)。
6.如權利要求5所述的編程方法，其中，通過同時地將第一擦除電壓施加至與所述目標頁耦接的字線并將比所述第一擦除電壓高的通過電壓施加至與除所述目標頁以外的頁耦接的字線，以及通過將具有高電位的第二擦除電壓施加至形成有所述存儲器單元陣列的半導體襯底的阱區(qū)，來執(zhí)行擦除所述目標頁的數(shù)據(jù)的步驟。
7.如權利要求5所述的編程方法，其中，將最低有效位數(shù)據(jù)與最高有效位數(shù)據(jù)進行組合的步驟包括以下步驟將儲存在所述頁緩沖器的第一鎖存器中的最低有效位數(shù)據(jù)傳送至所述頁緩沖器的第三鎖存器；將儲存在所述頁緩沖器的第二鎖存器中的最高有效位數(shù)據(jù)傳送至所述頁緩沖器的所述第三鎖存器；以及將儲存在所述第三鎖存器中的數(shù)據(jù)定義為所述編程數(shù)據(jù)。
8.一種非易失性存儲器件的編程方法，包括以下步驟將最低有效位數(shù)據(jù)輸入至頁緩沖器的第一鎖存器；擦除存儲器單元陣列中的多個頁中的目標頁的數(shù)據(jù)；將最高有效位數(shù)據(jù)輸入至所述頁緩沖器的第二鎖存器；以及將儲存在所述頁緩沖器中的所述最高有效位數(shù)據(jù)和所述最低有效位數(shù)據(jù)進行組合，并將組合數(shù)據(jù)編程到所述目標頁中。
9.如權利要求8所述的編程方法，其中，通過同時地將第一擦除電壓施加至與所述目標頁耦接的字線并將比所述第一擦除電壓高的通過電壓施加至與除所述目標頁以外的頁耦接的字線，以及通過將具有高電位的第二擦除電壓施加至形成有所述存儲器單元陣列的半導體襯底的阱區(qū)，來執(zhí)行擦除所述目標頁的數(shù)據(jù)的步驟。
10.如權利要求8所述的編程方法，其中，在擦除所述目標頁的數(shù)據(jù)的步驟之前，還包括以下步驟將所述最低有效位數(shù)據(jù)編程到所述目標頁中；以及感測被編程的最低有效位數(shù)據(jù)，并將感測到的最低有效位數(shù)據(jù)儲存到所述頁緩沖器的所述第一鎖存器中。
11.一種非易失性存儲器件，包括具有多個頁的存儲器單元陣列；以及與所述存儲器單元陣列耦接并包括第一、第二和第三鎖存器的頁緩沖器，其中，在編程操作期間，所述頁緩沖器被配置為將最低有效位數(shù)據(jù)輸入至所述第一鎖存器，并將所述最低有效位數(shù)據(jù)儲存到所述第一鎖存器中；擦除儲存在所述多個頁中的目標頁中的數(shù)據(jù)；將最高有效位數(shù)據(jù)輸入至所述第二鎖存器，通過將所述最高有效位數(shù)據(jù)與所述最低有效位數(shù)據(jù)進行組合來產(chǎn)生編程數(shù)據(jù)，并將所述編程數(shù)據(jù)儲存到所述第三鎖存器中；以及將所述編程數(shù)據(jù)編程到所述目標頁中。
12.如權利要求11所述的非易失性存儲器件，其中，所述頁緩沖器被配置為將所儲存的最低有效位數(shù)據(jù)編程到所述存儲器單元陣列的所述目標頁中，感測被編程到所述目標頁中的最低有效位數(shù)據(jù)，并且在擦除存儲在所述目標頁中的所述數(shù)據(jù)之前將感測到的數(shù)據(jù)儲存到所述第一鎖存器中。
全文摘要
本發(fā)明公開一種非易失性存儲器件的編程方法，包括以下步驟將第一比特的數(shù)據(jù)編程到存儲器單元陣列中的多個頁中的目標頁中；感測被編程的數(shù)據(jù)，并將感測到的數(shù)據(jù)儲存到與存儲器單元陣列耦接的頁緩沖器中；擦除目標頁的數(shù)據(jù)；將第二比特的數(shù)據(jù)輸入至頁緩沖器，并通過將儲存在頁緩沖器中的第二比特的數(shù)據(jù)和第一比特的數(shù)據(jù)進行組合來產(chǎn)生編程數(shù)據(jù)；以及將編程數(shù)據(jù)編程到目標頁中。
文檔編號G11C16/02GK102332304SQ20111019097
公開日2012年1月25日 申請日期2011年7月8日 優(yōu)先權日2010年7月9日
發(fā)明者樸鎮(zhèn)壽 申請人:海力士半導體有限公司