專利名稱：一種相變存儲器芯片測試方法及其系統的制作方法
技術領域：
本發明屬于微納電子學技術領域，具體涉及相變存儲器芯片的測試方法及其系統。
背景技術：
相變存儲器(PCRAM)是基于奧弗辛斯基效應的元件，其最為核心的是以硫屬化合物為基礎的相變材料。PCRAM的存儲介質在熱誘導作用下可實現非晶體狀態和晶體狀態之間的可逆轉變，存儲介質處于非晶體狀態和晶體狀態時會呈現出不同的光學特性和電阻特性，于是非晶體狀態和晶體狀態可以分別用來代表“0”和“1”來存儲數據。然而只有在微米甚至納米尺度的情況下，硫屬化合物材料相變所需要的功耗才能大大降低，因此雖然在 1968 年 Stanford R. Ovshinsky 在 Physical Review Letters 中就已經報道了硫屬化合物 (Ge10Si12As30Te48)材料，在電場激發下具有高、低阻值之間的轉變現象，直到最近十幾年微電子行業發展到微米和納米尺度時，工業化相變存儲器芯片才被提上日程。
自2001年之后，英特爾、三星、意法半導體、飛利浦、國際商業機器公司、日立、東芝、惠普、松下、等大公司投入大量的人力、物力和財力展開PCRAM的可制造性和商業化推進的研究工作。2008年2月，Intel與意法半導體向客戶提供PCRAM原型樣片，2009年5 月，三星向客戶提供PCRAM原型樣片，2009年9月，三星向客戶提供60nm PCRAM批量技術。 國內的主要研究單位有中國科學院上海微系統與信息技術研究所、復旦大學、上海交通大學。目前，國內的相變存儲器研究已進入芯片設計與制備階段，為推進相變存儲器的產業化進程，相變存儲器芯片的測試是其進程中的一個非常重要的環節。中國發明專利“一種相變隨機存儲器”(公開號CN101740121A，
公開日2010-06-16)詳細介紹了一種能夠實現存儲單元的隨機選擇，以及電阻值和電平信號間的有效可逆轉換的相變隨機存儲器，它包括存儲單元陣列、字線譯碼器、邏輯控制模塊、寫入模塊、讀出模塊和輸入輸出端口控制模塊。因相變存儲芯片采用一種新型的相變材料作為基本存儲介質，目前仍處于研發階段，國內外尚無標準化的相變存儲芯片測試方法和測試系統。
發明內容
本發明的目的在于提供一種相變存儲器芯片的測試方法，該測試方法能滿足一種新型存儲器相變存儲器的功能測試需求，并具有高的測試效率；本發明還提供了實現該方法的系統。本發明提供的一種相變存儲器芯片測試方法，其特征在于，該方法包括下述步驟第1步首先檢測相變存儲器芯片各電源引腳之間的電阻，判斷電源引腳之間是否有短路情況發生，如果短路，轉入第4步，否則，進入第2步；第2步對讀電路模塊和寫電路模塊進行測試測試讀電路模塊在讀電路偏置調節端口接電位器，并用可調電阻代替相變存儲器芯片中的存儲單元接入相變存儲器讀電路模塊；首先調節電位器電阻值的大小，改變可調電阻的值，測量讀電路輸出端口的電壓值，記錄數據，得到不同電位器電阻值下可調電阻值與讀電路輸出端口電壓值的關系曲線，將曲線與仿真結果進行比較，若得到的曲線與仿真結果和設計值不一致，則結束測試讀電路模塊過程；若曲線與設計值一致，根據實際相變存儲器芯片內存儲單元的高、低阻值來設定讀電路偏置調節端口的電阻值；測試寫電路模塊在擦、寫脈沖幅值調節端口分別接上可調電阻，設置脈沖輸出類型為寫或擦脈沖，調節寫或擦脈沖幅值調節端口處可調電阻值的大小，測量寫或擦脈沖輸出端口的電流值，得到寫或擦脈沖幅值調節電阻與寫或擦脈沖電流幅值的對應關系曲線， 將曲線與仿真結果進行比較，若得到的曲線與仿真結果和設計值不一致，則結束測試寫電路模塊過程；若曲線與設計值相符合，依曲線根據相變存儲器芯片內存儲單元所需實際擦寫電流的大小設置寫或擦脈沖幅值調節電阻；第3步對相變存儲器芯片的下述能力進行測試選通能力和擦寫能力測試首先將相變存儲器芯片內各地址單元所對應數據的全初始化為“0”，隨機指定相變存儲器芯片中的某一個地址A，讀取該地址單元所存儲的數據，對其進行寫“ 1，，操作，讀取該相變存儲器芯片所有地址單元存儲的數據；若只有地址A 對應的單元數據為“1”，其余為“0”說明相變存儲器選通能力正常、擦寫功能正常；若有物理位置非緊鄰A的地址單元數據為“1”，說明相變存儲器選通能力不正常、擦寫功能正常； 若有物理位置緊鄰A的地址單元數據為“ 1 ”，結合抗串擾能力測試結果，判斷相變存儲器的選通能力，若抗串擾能力測試結果顯示對芯片某一單元進行操作時不會對相鄰單元產生影響，說明選通地址時誤選了其余地址，否則重復此過程，若重復測試時結果一致，說明選址錯誤，若每次測試結果不完全一致，認為錯誤由串擾造成，選通功能無故障，芯片存儲信息不可靠；若所有地址都不為“ 1 ”，更換地址，再次進行寫“ 1，，操作，讀取所有地址單元存儲的數據，若依然全為“0”，說明選通電路不正常，結束選通能力和擦寫能力測試過程；相變存儲器芯片的隨機讀寫能力測試初始化芯片各行地址所對應的行單元為其行地址數值，然后連續讀出任一指定行地址前后行地址處的數據，將行地址和讀出數據保存，通過比較行地址和讀出數據是否一致來判斷相變存儲器芯片的隨機讀寫能力，若一致說明隨機讀寫功能正常，若不一致，說明隨機讀寫功能不正常；抗串擾能力測試對芯片中的任一單元進行讀、擦、寫操作的同時，在每一步操作之后均讀出與其物理位置相鄰單元的存儲信息，將測試結果保存，通過比較每一步讀出后的電阻值即能夠判斷芯片的抗串擾能力；對任一單元操作前后，讀取相鄰單元的存儲信息， 根據存儲信息的變化程度，來標定芯片的抗串擾能力；第4步結束。本發明提供的一種相變存儲器芯片的測試系統，其特征在于，該系統包括主控計算機、數字IO采集卡、脈沖信號發生器、多功能測試卡、下位機微控器、轉換連接部件、芯片接口電路和限流穩壓電源；主控計算機通過串行通訊接口與下位機微控器相連，主控計算機通過PCI總線使數字I/O采集卡和多功能測試卡相連，數字I/O采集卡通過接口總線與脈沖信號發生器和芯片接口電路相連；下位機微控器通過地址總線將下位機微控器I/O端口與芯片接口電路相連，脈沖信號發生器與轉換連接部件相連，多功能測試卡與轉換連接部件相連，轉換連接部件與芯片接 口電路相連；主控計算機通過串行通訊接口與下位機微控器通訊，控制下位機微控器對芯片接口電路輸入或讀取數據；通過控制數字I/O采集卡與脈沖信號發生器通訊，初始化脈沖信號發生器，觸發產生所需脈沖；通過多功能測試卡采集芯片接口電路上的模擬信號。下位機微控器通過串行通訊接口與主控計算機通訊執行相關操作，將地址數據處理后經IO端口傳送到芯片接口電路，發送地址確認或異常報警信息到主控計算機，控制顯示部件指示當前系統狀態；數字I/O采集卡用于對脈沖信號發生器進行脈沖電壓和脈沖寬度初始化操作和提供脈沖輸出觸發信號，對相變存儲芯片施加片選、讀使能、寫使能等控制信號；多功能測試卡檢測相變存儲器芯片中具有引出焊盤的單元在讀擦寫操作之后的電阻，檢測相變存儲器芯片數字I/O端口為高電平、低電平或高阻態時分別對應的電壓，檢測相變存儲器芯片讀、寫電路在使能時所對應的輸出電流；脈沖信號發生器用來為相變存儲器芯片提供擦寫脈沖和為相變存儲器芯片中的引出單元提供操作脈沖；芯片接口電路提供相變存儲器芯片與測試系統的連接接口 ；限流恒壓源為系統提供電源，并在測試芯片出現電流超出額定值時截止輸出，保護相變存儲器芯片測試系統和測試樣片；轉換連接部件包括二個輸入端口和一個輸出端口，其中脈沖激勵信號輸入端口通過一電容與輸出端口相連，測試信號輸入端口通過一電感與輸出端口相連，實現脈沖激勵信號與測試信號的合并。本發明方法首先檢測相變存儲器芯片各電源引腳之間的電阻，判斷電源引腳之間是否有短路情況發生，如果短路，測試結束，否則，對讀電路模塊和寫電路模塊進行測試；然后進行選通能力和擦寫能力測試；接著選擇性的進行相變存儲器芯片的隨機讀寫能力測試，初值檢驗和抗串擾能力測試。該測試方法簡單直觀，且易于實現自動化測試，具有較高的靈活性，因而具有很高的測試效率本發明同時提供的實現上述測試方法所需的相變存儲器芯片測試系統，能準確的測量相變存儲器芯片的寫電路、讀電路、選通電路、尋址能力、隨機讀寫、抗串擾能力和單元故障檢測，可用來掃描相變存儲器芯片的初始狀態，從而能對相變存儲器芯片功能進行整體的評估。該測試系統可利用現有儀器搭建或集成模塊組建，成本低廉，適用于相變存儲器芯片研發階段的測試。
圖1是擦寫脈沖過程流程圖；圖2是端口檢測過程流程圖；圖3是相變存儲器芯片測試系統的整體結構圖；圖4是相變存儲器芯片測試系統主控程序整體流程圖；圖5是相變存儲器芯片陣列結構示意圖；圖6是一種IMbit相變存儲器芯片邏輯結構圖；圖7是讀電路模塊的測試結果；
圖8是寫電路模塊的測試結果；圖9是端口測試的實例結果。
具體實施例方式本發明提供的測試方法包括下述過程(1)首先檢測相變存儲器芯片各電源引腳之間的電阻，以判斷電源引腳之間是否有短路情況發生，如果短路，轉入步驟(8)，否則，進入步驟O)；一般而言，如果所測得的電阻值偏小(如小于100歐姆)，就認為該待測相變存儲器芯片電源管腳之間發生了短路。(2)對讀電路模塊和寫電路模塊進行測試測試讀電路模塊驗證相變存儲器芯片讀電路能隨著加入的可調電阻值的變化而輸出高或低的邏輯電平，具體測試方法為在讀電路偏置調節端口接電位器，并用可調電阻代替相變存儲器芯片中的存儲單元接入相變存儲器讀電路模塊。首先調節電位器電阻值的大小，改變可調電阻的值，測量讀電路輸出端口的電壓值，記錄數據，得到不同電位器電阻值下可調電阻值與讀電路輸出端口電壓值的關系曲線，將曲線與仿真結果進行比較，若得到的曲線與仿真結果和設計值不一致，則結束測試讀電路模塊過程；若曲線與設計值相符合，根據實際相變存儲器芯片內存儲單元的高、低阻值來設定讀電路偏置調節端口的電阻值。測試寫電路模塊驗證相變存儲器芯片寫電路能在外部脈沖作用下產生所需的脈沖電流，具體測試方法為在擦、寫脈沖幅值調節端口分別接上可調電阻，設置脈沖輸出類型為寫(擦)脈沖，調節寫(擦)脈沖幅值調節端口處可調電阻值的大小，測量寫(擦)脈沖輸出端口的電流值，得到寫(擦)脈沖幅值調節電阻與寫(擦)脈沖電流幅值的對應關系曲線，將曲線與仿真結果進行比較，若得到的曲線與仿真結果和設計值不一致，則結束測試寫電路模塊過程；若曲線與設計值相符合，依曲線根據相變存儲器芯片內存儲單元所需實際擦寫電流的大小設置寫(擦)脈沖幅值調節電阻。讀電路模塊和寫電路模塊的測試順序可以互換。(3)在讀寫電路均正常情況下，測試相變存儲器芯片選通能力和擦寫能力，具體測試方法為首先將相變存儲器芯片內各地址單元所對應數據的全初始化為“0”，隨機指定相變存儲器芯片中的某一個地址A，讀取該地址單元所存儲的數據，對其進行寫“ 1”操作， 讀取該相變存儲器芯片所有地址單元存儲的數據；若只有地址A對應的單元數據為“1”，其余為“0”說明相變存儲器選通能力正常、擦寫功能正常；若有物理位置非緊鄰A的地址單元數據為“1”，說明相變存儲器選通能力不正常、擦寫功能正常；若有物理位置緊鄰A的地址單元數據為“1”，擦寫功能正常，并需結合步驟(7)中的抗串擾測試結果，判斷相變存儲器的選通能力，若抗串擾能力測試結果顯示對芯片某一單元進行操作時不會對相鄰單元產生影響，說明選通地址時選擇了其余地址，否則重復此過程，若每次結果一致，說明選址錯誤， 若每次結果不完全一致，認為選通功能無故障，但芯片存儲信息不可靠；若所有地址讀取的數值都不為“ 1 ”，則更換地址，再次進行寫“ 1，，操作，讀取所有地址單元存儲的數據，若依然全為“0”，說明選通電路不正常，轉入步驟(8)。(4)尋找合適的擦寫脈沖，該測試過程如圖1所示，首先選中相變存儲器芯片內對應為外部擦寫脈沖的存儲陣列，施加擦寫脈沖，向任一地址按位間隔寫入“0”、“1”，然后讀取相變存儲器IO端口數據并保存，若讀出數據與寫入數據相同，選擇下一個地址；若讀出數據與寫入數據不同，固定脈沖寬度(不小于1納秒)，將脈沖幅度從設定最小值(不大于 1伏)開始以不大于0. 5伏的步進逐步遞增，重復上述的數據寫入、讀取和比較的過程，直到寫入數據與讀出數據相同或增加后的脈沖幅度大于5伏中止；若中止時，寫入數據與讀出數據相同，用同樣幅度的脈沖寫入不同的數值，再次讀取數值，若寫入數值與讀出數值相同，說明此時的脈沖幅值和寬度為合適的脈沖參數，若不同，增加脈沖寬度，；若停止時脈沖幅度大于5伏，寫入數據與讀出數據依然不同，增加脈沖寬度，增量不大于10納秒，重復上述脈沖幅度遞增測試過程，若在增加脈沖寬度后的測試過程中，脈沖寬度大于200納秒，寫入數據與讀出數據依然不同，標示對該單元的操作為失敗，跳到下一地址單元重復上述測試過程。以上每次保存的測試數據包括測試次數，測試區域，單元地址，端口寫入數據，端口讀出數據。 (5)測試相變存儲器芯片各單元的初值，測試控制流程如圖2所示，從相變存儲器的初始地址處開始，判斷當前地址是否對應為外部脈沖擦寫地址，若是，讀取該地址處電阻；若不是，則讀取芯片IO端口值，保存測試數據，將地址加1，重復上述判斷過程，遍歷所有地址后結束此步驟。(6)相變存儲器芯片的隨機讀寫測試，方法為首先初始化芯片各行地址所對應的行單元為其行地址數值，然后連續讀出任一指定行地址前后行地址處的數據，將行地址和讀出數據保存，通過比較行地址和讀出數據是否一致來判斷相變存儲器芯片的隨機讀寫能力，若一致說明隨機讀寫功能正常，若不一致，說明隨機讀寫功能不正常。(7)串擾測試方法為選中芯片指定的行與列，對該單元進行讀擦寫操作的同時，在每一步操作之后均讀出與其物理位置相鄰單元的存儲信息，將測試結果保存，通過比較每一步讀出后的電阻值即可判斷芯片的抗串擾能力。對任一單元操作前后，讀取相鄰單元的存儲信息，根據存儲信息的變化程度，來標定芯片的抗串擾能力。步驟(4)至(7)之間的各步驟的順序可以互換，并且步驟(4)和步驟(5)不是必須的，可以根據待測試的相變存儲器芯片的具體特點，選擇是否進行相應的測試。(8)結束。下面結合
實現本發明方法的測試系統的結構。如圖3所示，本發明提供的相變存儲器芯片測試系統包括主控計算機101、數字IO 采集卡102、脈沖信號發生器103、多功能測試卡104、下位機微控器105、轉換連接部件106、 芯片接口電路107和限流穩壓電源109。主控計算機101通過串行通訊接口與下位機微控器105相連，主控計算機101通過PCI總線使數字I/O采集卡102和多功能測試卡104相連，數字I/O采集卡102通過接口總線與脈沖信號發生器103和芯片接口電路107相連。下位機微控器105通過地址總線將下位機微控器I/O端口與芯片接口電路107相連，脈沖信號發生器103通過高頻電纜與轉換連接部件106相連，多功能測試卡104通過無損電纜與轉換連接部件106相連，轉換連接部件106與芯片接口電路107相連。系統各模塊在主控計算機101上的控制軟件的控制下協同工作，主控計算機101 通過串行通訊接口與下位機微控器105通訊，控制下位機微控器105對芯片接口電路107輸入或讀取數據；通過控制數字I/O采集卡與脈沖信號發生器103通訊，初始化脈沖信號發生器103，觸發產生所需脈沖；通過多功能測試卡104采集芯片接口電路107上的模擬信號。主控計算機101為用戶提供操作界面和程序編輯接口，主要是通過控制軟件實現命令的發送和數據的采集處理，以控制下位機微控器105、多功能測試卡104，數字I/O采集卡和脈沖信號發生器103協同工作，實現對相變存儲芯片的功能測試和數據評估。其中控制軟件的整體流程如圖4所示，其可調用的測試模塊包括選通電路測試模塊、寫電路測試模塊、讀電路測試模塊、端口檢驗模塊，尋找擦寫脈沖模塊，尋址驗證模塊，串擾測試模塊， 隨機讀寫模塊，陣列故障檢測模塊。下位機微控器105，為擁有可編程可擦除存儲器和32位數字I/O接口的微處理器， 可通過上位機編程設置或修改內部程序以與上位機不同測試模塊協同工作。其功能為通過串行通訊接口與主控計算機101通訊執行相關操作，如接收來自上位機的地址信息，將地址數據處理后經IO端口傳送到芯片接口電路107，發送地址確認或異常報警信息到主控計算機101，控制數碼管和液晶顯示部件指示當前系統狀態。數字I/O采集卡102功能是通過通用PCI接口與主控計算機101通訊，對脈沖信號發生器103進行脈沖電壓和脈沖寬度初始化操作和提供脈沖輸出觸發信號，對相變存儲芯片施加片選、讀使能、寫使能等控制信號。多功能測試卡104用來測試相變存儲芯片上相關引腳處的電阻，電壓或電流。其功能是檢測相變存儲器芯片中具有引出焊盤的單元在讀擦寫操作之后的電阻，檢測相變存儲器芯片數字I/O端口為高電平、低電平或高阻態時分別對應的電壓，檢測相變存儲器芯片讀、寫電路在使能時所對應的輸出電流。脈沖信號發生器103用來為相變存儲器芯片提供擦寫脈沖和為相變存儲器芯片中的引出單元提供操作脈沖，其特征在于可產生單通道或具有可編程時間間隔的雙通道脈沖信號，脈沖信號可以是單一脈沖或連續脈沖。芯片接口電路107提供相變存儲器芯片與測試系統的連接接口，其特征在于該接口電路所提供的數據總線和地址總線能在5V、3. 3V、1. 8V標準邏輯電平之間任意轉換。限流恒壓源109是為系統提供電源，并在測試芯片出現電流超過閾值時截止輸出，保護相變存儲器芯片測試系統和測試樣片。轉換連接部件106的作用是實現脈沖激勵信號與測試信號的合并，其特征結構為 2個輸入端口，1個輸出端口，其中脈沖信號輸入端口通過一電容與輸出端口相連，測試信號輸入端口通過一電感與輸出端口相連。以下結合實例說明利用此相變存儲器芯片測試系統結合上述測試方法實現的相變存儲器芯片的部分功能測試。實例本實例測試用的相變存儲器芯片的存儲陣列示意圖如圖5所示，其字線為WL，位線為BL。相變存儲器芯片的整體結構圖如圖6所示，包括存儲單元陣列51、字線譯碼器52、 邏輯控制模塊53、寫入模塊M、讀出模塊55、輸入輸出端口控制模塊56和位線譯碼器57。 該芯片的操作方法為首先通過設置RbiasO與Rbiasl處的外接電阻值設置芯片的擦寫電流值，然后在CSB處施加高電平選中該芯片，選中字線和位線，通過在RD_WRL處施加讀或寫脈沖即可在IO端口讀出或寫入數據到所選中的地址單元。本發明測試系統的實例選用多功能測試卡104型號為PCI-4065，由美國NI公司生產；數字I/O采集卡102型號為NI-6534，由美國NI公司生產；下位機微控器105型號為 SST89E58RD，其特征為具有32個數字IO端口。脈沖信號發生器103為自主研發而成，其特征為可在主控計算機控制下產生指定個數的或連續的脈沖，脈沖信號的高度范圍是0-10V， 脈沖信號的寬度是lns-768ns ；限流恒壓源109的型號是LPS-305，由茂迪電子有限公司生產；芯片接口電路107為自主研發而成，其特征為能提供16位寬度的數據總線和 地址總線， 同時提供了帶基座的陶瓷管殼以實現相變存儲器芯片與系統的連接。實例中所述組件只是說明性的，本發明的保護范圍并不受這些實施例限制。利用本發明提供的上述測試方法與系統對IMbit相變存儲器芯片進行測試，圖7 所示為利用此方法得到的IMbit相變存儲器芯片讀電路模塊的偏置電阻RbiaS_amp與單元電阻關系曲線，依圖7中曲線便可根據IMbit相變存儲器芯片內部單元實際高低電阻分界值來選取合適的RbiaS_amp電阻值。圖8所示的偏置電阻Rbias-輸出電流Icell曲線，即為IMbit相變存儲器寫電路的偏置電阻與輸出電流的對應關系。依圖8，即可根據相變存儲器芯片單元所需實際擦寫電流值調節RbiasO與Rbiasl。圖9所示為截取的上述IMbit相變存儲器行地址為3072到4095處的數據，此圖也可反映該測試的相變存儲器讀電路和尋址電路正常。表1所示為串擾測試結果，其中操作前阻值為讀取的行地址為2148，列地址為7單元及其所有相鄰的8個單元的電阻阻值。操作后阻值為對該單元進行寫操作后，重新讀取的這8個單元的電阻，從表1中可見操作前后相鄰單元阻值發生了相對較小的變化， 但各單元阻值依然保持在各自的高低阻值范圍內，芯片輸出的邏輯電平不會發生變化。表IlMbit相變存儲器外部脈沖讀寫陣列的部分測試結果
操作前阻值(歐)__操作后阻值(歐)
行地址
6786782147762,841.12 49,879.41 51,113.81765,007.4950,380.50 51,603.05 2148 48,330.42759,833.94755,013.09 48,373.5750,795.71755,454.35
2149759,153.45 49,610.74 50,858.73758,729.0849,860.98 51,161.59上述相變存儲器芯片的測試結果，就是通過在所述的相變存儲器芯片測試系統上選擇所需的測試模塊，設置相關的測試參數，保存路徑，通過控制主控軟件操作界面上的按鈕對芯片進行測試，最后把測試的數據保存起來，實現了相變存儲器芯片的功能測試。
權利要求
1.一種相變存儲器芯片測試方法，其特征在于，該方法包括下述步驟第1步首先檢測相變存儲器芯片各電源引腳之間的電阻，判斷電源引腳之間是否有短路情況發生，如果短路，轉入第4步，否則，進入第2步； 第2步對讀電路模塊和寫電路模塊進行測試測試讀電路模塊在讀電路偏置調節端口接電位器，并用可調電阻代替相變存儲器芯片中的存儲單元接入相變存儲器讀電路模塊；首先調節電位器電阻值的大小，改變可調電阻的值，測量讀電路輸出端口的電壓值，記錄數據，得到不同電位器電阻值下可調電阻值與讀電路輸出端口電壓值的關系曲線，將曲線與仿真結果進行比較，若得到的曲線與仿真結果和設計值不一致，則結束測試讀電路模塊過程；若曲線與設計值一致，根據實際相變存儲器芯片內存儲單元的高、低阻值來設定讀電路偏置調節端口的電阻值；測試寫電路模塊在擦、寫脈沖幅值調節端口分別接上可調電阻，設置脈沖輸出類型為寫或擦脈沖，調節寫或擦脈沖幅值調節端口處可調電阻值的大小，測量寫或擦脈沖輸出端口的電流值，得到寫或擦脈沖幅值調節電阻與寫或擦脈沖電流幅值的對應關系曲線，將曲線與仿真結果進行比較，若得到的曲線與仿真結果和設計值不一致，則結束測試寫電路模塊過程；若曲線與設計值相符合，依曲線根據相變存儲器芯片內存儲單元所需實際擦寫電流的大小設置寫或擦脈沖幅值調節電阻；第3步對相變存儲器芯片的下述能力進行測試選通能力和擦寫能力測試首先將相變存儲器芯片內各地址單元所對應數據的全初始化為“0”，隨機指定相變存儲器芯片中的某一個地址A，讀取該地址單元所存儲的數據，對其進行寫“ 1，，操作，讀取該相變存儲器芯片所有地址單元存儲的數據；若只有地址A對應的單元數據為“1”，其余為“0”說明相變存儲器選通能力正常、擦寫功能正常；若有物理位置非緊鄰A的地址單元數據為“1”，說明相變存儲器選通能力不正常、擦寫功能正常；若有物理位置緊鄰A的地址單元數據為“ 1 ”，結合抗串擾能力測試結果，判斷相變存儲器的選通能力，若抗串擾能力測試結果顯示對芯片某一單元進行操作時不會對相鄰單元產生影響， 說明選通地址時誤選了其余地址，否則重復此過程，若重復測試時結果一致，說明選址錯誤，若每次測試結果不完全一致，認為錯誤由串擾造成，選通功能無故障，芯片存儲信息不可靠；若所有地址都不為“ 1 ”，更換地址，再次進行寫“ 1，，操作，讀取所有地址單元存儲的數據，若依然全為“0”，說明選通電路不正常，結束選通能力和擦寫能力測試過程；相變存儲器芯片的隨機讀寫能力測試初始化芯片各行地址所對應的行單元為其行地址數值，然后連續讀出任一指定行地址前后行地址處的數據，將行地址和讀出數據保存，通過比較行地址和讀出數據是否一致來判斷相變存儲器芯片的隨機讀寫能力，若一致說明隨機讀寫功能正常，若不一致，說明隨機讀寫功能不正常；抗串擾能力測試對芯片中的任一單元進行讀、擦寫操作的同時，在每一步操作之后均讀出與其物理位置相鄰單元的存儲信息，將測試結果保存，通過比較每一步讀出后的電阻值即能夠判斷芯片的抗串擾能力；對任一單元操作前后，讀取相鄰單元的存儲信息，根據存儲信息的變化程度，來標定芯片的抗串擾能力； 第4步結束。
2.根據權利要求1所述的測試方法，其特征在于，步驟C3)還包括尋找合適的擦寫脈沖的過程首先選中相變存儲器芯片內對應為外部擦寫脈沖的存儲陣列，施加擦寫脈沖，向任一地址按位間隔寫入“0”、“1”，然后讀取相變存儲器IO端口數據并保存，若讀出數據與寫入數據相同，選擇下一個地址；若讀出數據與寫入數據不同，固定脈沖寬度，將脈沖幅度從設定最小值開始以不大于0.5伏的步進逐步遞增，重復上述的數據寫入、讀取和比較的過程， 直到寫入數據與讀出數據相同或增加后的脈沖幅度大于5伏中止；若中止時，寫入數據與讀出數據相同，用同樣幅度的脈沖寫入不同的數值，再次讀取數值，若寫入數值與讀出數值相同，說明此時的脈沖幅值和寬度為合適的脈沖參數，若不同，增加脈沖寬度，；若停止時脈沖幅度大于5伏，寫入數據與讀 出數據依然不同，增加脈沖寬度，增量不大于10納秒，重復上述脈沖幅度遞增測試過程，若在增加脈沖寬度后的測試過程中，脈沖寬度大于200納秒， 寫入數據與讀出數據依然不同，標示對該單元的操作為失敗，跳到下一地址單元重復上述測試過程。
3.根據權利要求2所述的測試方法，其特征在于，步驟(3)還包括測試相變存儲器芯片各單元的初值的過程從相變存儲器的初始地址處開始，判斷當前地址是否對應為外部脈沖擦寫地址，若是， 讀取該地址處電阻；若不是，則讀取芯片IO端口值，保存測試數據，將地址加1，重復上述判斷過程，直到遍歷所有地址后結束。
4.一種相變存儲器芯片的測試系統，其特征在于，該系統包括主控計算機(101)、數字 IO采集卡(102)、脈沖信號發生器(103)、多功能測試卡(104)、下位機微控器(105)、轉換連接部件(106)、芯片接口電路(107)和限流穩壓電源(109)；主控計算機(101)通過串行通訊接口與下位機微控器(105)相連，主控計算機(101) 通過PCI總線使數字I/O采集卡(102)和多功能測試卡(104)相連，數字I/O采集卡(102) 通過接口總線與脈沖信號發生器(103)和芯片接口電路(107)相連；下位機微控器(105) 通過地址總線將下位機微控器I/O端口與芯片接口電路(107)相連，脈沖信號發生器(103) 與轉換連接部件(106)相連，多功能測試卡(104)與轉換連接部件(106)相連，轉換連接部件(106)與芯片接口電路(107)相連；主控計算機(101)通過串行通訊接口與下位機微控器(105)通訊，控制下位機微控器 (105)對芯片接口電路(107)輸入或讀取數據；通過控制數字I/O采集卡與脈沖信號發生器(103)通訊，初始化脈沖信號發生器(103)，觸發產生所需脈沖；通過多功能測試卡(104) 采集芯片接口電路(107)上的模擬信號。下位機微控器(105)通過串行通訊接口與主控計算機(101)通訊執行相關操作，將地址數據處理后經IO端口傳送到芯片接口電路(107)，發送地址確認或異常報警信息到主控計算機(101)，控制顯示部件指示當前系統狀態；數字I/O采集卡(102)用于對脈沖信號發生器(103)進行脈沖電壓和脈沖寬度初始化操作和提供脈沖輸出觸發信號，對相變存儲芯片施加片選、讀使能、寫使能控制信號；多功能測試卡(104)檢測相變存儲器芯片中具有引出焊盤的單元在讀擦寫操作之后的電阻，檢測相變存儲器芯片數字I/O端口為高電平、低電平或高阻態時分別對應的電壓， 檢測相變存儲器芯片讀、寫電路在使能時所對應的輸出電流；脈沖信號發生器(103)用來為相變存儲器芯片提供擦寫脈沖和為相變存儲器芯片中的引出單元提供操作脈沖；芯片接口電路(107)提供相變存儲器芯片與測試系統的連接接口 ； 限流恒壓源(109)為系統提供電源，并在測試芯片出現電流過大時截止輸出，保護相變存儲器芯片測試系統和測試樣片；轉換連接部件(106)包括二個輸入端口和一個輸出端口，其中脈沖激勵信號輸入端口通過一電容與輸出端口相連，測試信號輸入端口通過一電感與輸出端口相連，實現脈沖激勵信號與測試信號的合并。
全文摘要
本發明公開了一種相變存儲器芯片測試方法及系統。所述的相變存儲器芯片測試方法能準確的測量相變存儲器芯片的讀寫電路、選通電路、尋址能力、隨機讀寫、抗串擾能力、初值檢測和尋找合適擦寫脈沖參數；所述的測試系統是由主控計算機，控制軟件、下位機微控器、數字I/O采集卡、多功能測試卡、脈沖信號發生器、芯片接口電路、限流穩壓電源和轉換連接部件組成。主控計算機與下位機微控器相連，數字I/O采集卡和多功能測試卡相連，數字I/O采集卡與脈沖信號發生器和芯片接口電路相連。下位機微控器I/O端口與芯片接口電路相連，脈沖信號發生器與芯片接口電路相連，多功能測試卡與芯片接口電路相連；通過調用相應的測試模塊完成相變存儲器芯片的功能測試。
文檔編號G11C29/56GK102354537SQ20111018835
公開日2012年2月15日 申請日期2011年7月6日 優先權日2011年7月6日
發明者張樂, 李震, 瞿力文, 繆向水 申請人:華中科技大學