專利名稱：字線調整器電路以及單電源存儲器的制作方法
技術領域：
本發明涉及存儲器領域，更具體地說，本發明涉及一種用于存儲器的字線調整器電路以及采用了該字線調整器電路的單電源存儲器。
背景技術：
在存儲器(例如閃存)中，需要電源來提供存儲器單元操作所需的電壓和/或電流。在傳統的閃存中，一般采用兩個電源的配置方案，例如其中一個為核心電源，例如1.5V 或1.8V等；而另一個則是接口電源，例如電壓大小為1.6-5. 5V。在這種雙電源配置方案的閃存中，當需要進行讀操作時，例如當所要求的讀電壓為2. 5V時，可優選地利用核心電源和接口電源中電壓較高的電壓來提供該讀電源，以盡量簡化電路及節省功率。但是，隨著集成電路集成化的提高，越來越要求電路的配置盡量簡單，從而發展出了一種僅僅配置單個電源的閃存存儲器結構。在對閃存進行讀操作時，往往需要對存儲器單元的讀操作電壓進行調整，以使得調整后的讀操作電壓足夠精確，例如，在某些閃存中，需要讀操作電壓精確地為2. 5V。圖1 示意性地示出了根據現有技術的用于單電源的閃存的字線調整器電路的框圖。如圖1所示，字線泵用于將閃存中的單電源的電壓提升至例如4-6V。字線泵控制器用于對字線泵的輸出電壓PWL進行監控，并且在字線泵的輸出電壓低于4V時利用字線泵控制信號EPUMPWL 對字線泵進行刷新，使得字線泵操作以提升輸出電壓；并且字線泵控制器在字線泵的輸出電壓PWL高于6V時，利用字線泵控制信號EPUMPWL關閉字線泵的刷新操作。另一方面，字線泵的輸出電壓PWL對待機字線調整器和工作字線調整器進行供電。其中，字線泵控制器輸出的字線泵控制信號EPUMPWL還用于控制待機字線調整器，用于在待機情況下使待機字線調整器工作，并將字線泵的輸出電壓PWL調整至2. 5V。同時，在存儲器單元工作對工作字線調整器輸入一個工作信號SEN，以啟動工作字線調整器工作，這樣，工作字線調整器字線泵的輸出電壓PWL調整至2. 5V。待機字線調整器和工作字線調整器都是利用基于MOS晶體管的電壓調整電路，使得輸出電壓VD25 = VDD+Vth，其中VDD是單電源的電壓，Vth是MOS晶體管閾值電壓。然而，圖1所示的單電源的閃存的字線調整器電路存在一些問題。首先，在上述電路結構中，無論在待機狀態還是工作狀態，PWL的電壓大小總是保持在4-6V的范圍內(由此平均電壓大約為5V)，而實際調整后的輸出的電壓大小僅僅為2. 5V，這就將近浪費了一半的電壓，在電流盡量保持不損耗的情況下，也損耗了一半的功率。其次，在上述電路結構中，輸出電壓VD25 = VDD+Vth，其中Vth是MOS晶體管的閾值電壓，其一般情況下是0. 7V，由此電源電壓VDD = 1. 8V。隨著集成電路等比例縮小(scale down)的發展，電源電壓VDD可能可以相應地縮小，但是MOS晶體管的閾值電壓Vth卻無法等比例縮小，由此使得圖1所示的用于單電源的閃存的字線調整器電路無法適應集成電路的等比例縮小。
發明內容
本發明的一個目的是提供一種能夠有效地節省功耗并且適應集成電路等比例縮小的字線調整器電路、以及采用了該字線調整器電路的單電源閃存。根據本發明的第一方面，提供了一種用于單電源閃存的字線調整器電路，其包括 字線泵，用于將輸入電壓提升至目標電壓；字線泵控制器，用于根據字線泵的輸出電壓向字線泵輸入刷新信號；以及比較器，用于根據字線泵的輸出電壓與基準信號的比較結果向字線泵輸入反饋信號；其中，讀操作控制信號對字線泵控制器和比較器進行控制，使得在工作狀態下開啟比較器而關閉字線泵控制器，在待機狀態下關閉比較器而開啟字線泵控制器； 并且其中，字線泵在待機狀態下根據刷新信號工作，在工作狀態下根據反饋信號工作。通過采用上述字線調整器電路，可以針對工作狀態和待機狀態有區別地提供字線泵的輸出電壓，從而能夠有效地節省功耗。優選地，上述用于單電源存儲器的字線調整器電路還包括電壓鉗位器和電壓提供電路，所述電壓鉗位器包括第一MOS晶體管和第二MOS晶體管，其中電壓提供電路在待機狀態下向第一 MOS晶體管的柵極提供第一柵極電壓，電壓提供電路在工作狀態下向第二 MOS 晶體管的柵極提供第二柵極電壓，其中第二柵極電壓與第一柵極電壓之差為MOS晶體管的閾值電壓。通過采用上述字線調整器電路，可以使得最終輸出的電壓與MOS晶體管的閾值電壓無關，從而能夠適應集成電路等比例縮小的字線調整器電路。優選地，上述用于單電源存儲器的字線調整器電路還包括布置在字線泵和比較器之間的分壓器，用于對字線泵的輸出電壓進行分壓，并且將分壓后的輸出信號提供給比較
ο通過加入一個分壓器，可以降低對比較器的要求和工作負荷。優選地，在上述用于單電源存儲器的字線調整器電路中，所述電壓提供電路包括升壓泵和調整器，其中所述升壓泵用于對字線泵的輸出電壓進行升壓，并且將升壓后的輸出電壓提供給字線泵。優選地，在上述用于單電源存儲器的字線調整器電路中，調整器根據字線泵的輸出電壓、第二基準電壓以及字線泵控制器的刷新信號輸出第一柵極電壓和第二柵極電壓。優選地，在上述用于單電源存儲器的字線調整器電路中，所述調整器包括運算放大器、輸出P型管以及依次串聯的第一至第二電阻器，其中運算放大器的輸出端連接在輸出P型管的柵端，運算放大器的第一輸入端輸入第二基準電壓，運算放大器的第二輸入端連接反饋電壓，并且反饋電壓由第一電阻器和第二電阻器之間引出。根據本發明的第二方面，提供了一種采用了根據本發明第一方面所述的字線調整器電路的單電源存儲器，例如單電源閃存。由于采用了根據本發明第一方面所述的用于單電源存儲器的字線調整器電路，因此，本領域技術人員可以理解的是，根據本發明第二方面的存儲器同樣能夠實現根據本發明的第一方面的字線調整器電路所能實現的有益技術效果。
結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中圖1示意性地示出了根據現有技術的用于單電源的閃存的字線調整器電路的框圖。圖2示意性地示出了根據本發明實施例的用于單電源的閃存的字線調整器電路的框圖。圖3示意性地示出了用于圖2所示的字線調整器電路的電壓提供電路的框圖。圖4示意性地示出了用于圖3所示的電壓提供電路的調整器的框圖。需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。
具體實施例方式為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。圖2示意性地示出了根據本發明實施例的用于單電源的閃存的字線調整器電路的框圖。根據本發明實施例的用于單電源的閃存的字線調整器包括字線泵，用于將輸入電壓提升至目標電壓；在本實施例中，當存儲器處于待機狀態時，目標電壓為例如4-6V，當存儲器處于讀操作狀態(工作狀態)時，目標電壓為2. 5V。字線泵控制器，用于根據字線泵的輸出電壓向字線泵輸入刷新信號EPUMPWL。比較器C，用于根據字線泵的輸出電壓與基準信號Vref的比較結果向字線泵輸入反饋信號F。其中，讀操作控制信號SEN對字線泵控制器和比較器進行控制，使得在工作狀態下開啟比較器而關閉字線泵控制器，在待機狀態下關閉比較器而開啟字線泵控制器；并且其中，字線泵在待機狀態下根據刷新信號EPUMPffL工作，在工作狀態下根據反饋信號工作。即，比較器C由讀操作控制信號SEN控制，以便僅僅在工作狀態下啟動，在待機狀態下關閉。優選地，根據本發明實施例的用于單電源的閃存的字線調整器包括布置在字線泵和比較器C之間的分壓器，用于對字線泵的輸出電壓進行分壓，并且將分壓后的輸出信號提供給比較器C。通過加入一個分壓器，可以降低對比較器C的要求和工作負荷。比較器C 也由讀操作控制信號SEN控制，以便僅僅在工作狀態下啟動，在待機狀態下關閉。通過采用上述字線調整器電路，在工作狀態下，字線泵的輸出電壓不再是4-6V，而是2. 5V，有效地降低了功效。由此，上述電路結構可以針對工作狀態和待機狀態有區別地提供字線泵的輸出電壓，從而能夠有效地節省功耗。但是，如果將字線泵的輸出電壓PWL直接用于存儲器單元的讀操作，那么由于存儲器單元在從待機狀態轉換至工作狀態時，輸出電壓PWL會經歷一個從4-6V下降到2. 5V 的過程，而在此下降過程中，由于電壓遠遠大于2. 5V，而有可能造成大電壓燒壞存儲器單元。為此，本發明采用了的輸出電壓嵌位電路(電壓鉗位器)。如圖2所示，上述用于單電源存儲器的字線調整器電路還包括電壓鉗位器和電壓提供電路，所述電壓鉗位器包括第一 MOS晶體管Ml和第二 MOS晶體管M2，其中電壓提供電路向第一 MOS晶體管Ml的柵極提供大小為2. 5V(期望的讀操作電壓的示例)的第一柵極電壓VD25，電壓提供電路向第二 MOS晶體管M2的柵極提供大小為2. 5V+Vth的第二柵極電壓，Vth是MOS晶體管的閾值電壓，由此第二柵極電壓與第一柵極電壓之差為MOS晶體管的閾值電壓Vth。在待機狀態下，PffL的輸出電壓為4-6V，第一 MOS晶體管Ml的柵極電壓為2. 5V, 因此第一 MOS晶體管Ml工作在飽和區，第一 MOS晶體管Ml沒有溝道電路流過(只有少量漏電流)，從而第一 MOS晶體管Ml的另一端的電壓(即輸出電壓)保持與柵極電壓相等，即 2. 5V (期望的讀操作電壓)。另一方面，在工作狀態下，PWL的輸出電壓為2. 5V，第二 MOS晶體管M2的柵極電壓 Vclamp = VD25+Vth，由此第二 MOS晶體管M2工作在線性區，使得第二 MOS晶體管M2另一端的輸出電壓為Vclamp-Vth = (VD25+Vth) -Vth = VD25 = 2. 5V (期望的讀操作電壓)。可見，通過采用電壓鉗位器，輸出電壓基本穩定地處于2. 5V。并且可以看出，通過采用上述字線調整器電路，可以使得最終輸出的電壓與MOS 晶體管的閾值電壓無關，從而能夠適應集成電路等比例縮小的字線調整器電路。圖3示意性地示出了用于圖2所示的字線調整器電路的電壓提供電路的框圖。如圖3所示，電壓提供電路包括升壓泵和調整器，其中所述升壓泵用于對字線泵的輸出電壓進行升壓，并且將升壓后的輸出電壓提供給字線泵；并且調整器根據字線泵的輸出電壓、第二基準電壓以及字線泵控制器的刷新信號輸出第一柵極電壓和第二柵極電壓。其中，電壓提供電路在待機狀態下向第一 MOS晶體管Ml的柵極提供第一柵極電壓而不向第二 MOS晶體管M2的柵極提供電壓，電壓提供電路在工作狀態下向第二 MOS晶體管M2的柵極提供第二柵極電壓而不向第一 MOS晶體管Ml的柵極提供電壓。圖4示意性地示出了用于圖3所示的電壓提供電路的調整器的一個示例的框圖。 如圖4所示的示例，調整器可以包括運算放大器0P、輸出P型管以及依次串聯的第一至第二電阻器，其中運算放大器OP的輸出端連接在輸出P型管的柵端，運算放大器OP的第一輸入端輸入參考電壓Vref，運算放大器OP的第二輸入端連接反饋電壓，并且反饋電壓由第一電阻器和第二電阻器之間引出。第一電阻器和第二電阻器構成了一個分壓器，并且例如它們之間的分壓比為 2 1，那么圖3所示的調整器的輸出電壓為Vout = 3XVref。需要說明的是，雖然以2. 5V的讀操作電壓示出了本發明的原理，但是本領域技術人員可以理解的是，本發明同樣適應于2. 5V以外的其它大小的讀操作電壓。可以理解的是，雖然本發明已以較佳實施例披露如上，然而上述實施例并非用以限定本發明。對于任何熟悉本領域的技術人員而言，在不脫離本發明技術方案范圍情況下， 都可利用上述揭示的技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
權利要求
1.一種用于單電源存儲器的字線調整器電路，其特征在于包括字線泵，用于將輸入電壓提升至目標電壓；字線泵控制器，用于根據字線泵的輸出電壓向字線泵輸入刷新信號；以及比較器，用于根據字線泵的輸出電壓與基準信號的比較結果向字線泵輸入反饋信號；其中，讀操作控制信號對字線泵控制器和比較器進行控制，使得在工作狀態下開啟比較器而關閉字線泵控制器，在待機狀態下關閉比較器而開啟字線泵控制器；并且其中，字線泵在待機狀態下根據刷新信號工作，在工作狀態下根據反饋信號工作。
2.根據權利要求1所述的用于單電源存儲器的字線調整器電路，其特征在于還包括電壓鉗位器和電壓提供電路，所述電壓鉗位器包括第一MOS晶體管和第二MOS晶體管，其中電壓提供電路在待機狀態下向第一 MOS晶體管的柵極提供第一柵極電壓，電壓提供電路在工作狀態下向第二 MOS晶體管的柵極提供第二柵極電壓，其中第二柵極電壓與第一柵極電壓之差為MOS晶體管的閾值電壓。
3.根據權利要求1或2所述的用于單電源存儲器的字線調整器電路，其特征在于還包括布置在字線泵和比較器之間的分壓器，用于對字線泵的輸出電壓進行分壓，并且將分壓后的輸出信號提供給比較器。
4.根據權利要求2所述的用于單電源存儲器的字線調整器電路，其特征在于，所述電壓提供電路包括升壓泵和調整器，其中所述升壓泵用于對字線泵的輸出電壓進行升壓，并且將升壓后的輸出電壓提供給字線泵。
5.根據權利要求4所述的用于單電源存儲器的字線調整器電路，其特征在于，調整器根據字線泵的輸出電壓、第二基準電壓以及字線泵控制器的刷新信號輸出第一柵極電壓和第二柵極電壓。
6.根據權利要求4或5所述的用于單電源存儲器的字線調整器電路，其特征在于，所述調整器包括運算放大器、輸出P型管以及依次串聯的第一至第二電阻器，其中運算放大器的輸出端連接在輸出P型管的柵端，運算放大器的第一輸入端輸入第二基準電壓，運算放大器的第二輸入端連接反饋電壓，并且反饋電壓由第一電阻器和第二電阻器之間引出。
7.一種單電源存儲器，其特征在于采用了根據權利要求1至6之一所述的字線調整器電路。
8.根據權利要求7所述的單電源存儲器，其特征在于所述存儲器是單電源閃存。
全文摘要
本發明提供了字線調整器電路以及單電源存儲器。根據本發明的用于產生單電源存儲器讀電壓的字線調整器電路包括字線電荷泵，用于將輸入電壓提升至目標電壓；字線電荷泵控制器，用于根據字線泵的輸出電壓向字線泵輸入刷新信號；以及比較器，用于根據字線泵的輸出電壓與基準信號的比較結果向字線泵輸入反饋信號；其中，讀操作控制信號對字線泵控制器和比較器進行控制，使得在工作狀態下開啟比較器而關閉字線泵控制器，在待機狀態下關閉比較器而開啟字線泵控制器；并且其中，字線泵在待機狀態下根據刷新信號工作，在工作狀態下根據反饋信號工作。通過采用上述字線調整器電路，能夠有效地節省功耗并且適應集成電路等比例縮小的字線調整器電路。
文檔編號G11C7/12GK102354521SQ201110187079
公開日2012年2月15日 申請日期2011年7月5日 優先權日2011年7月5日
發明者徐翌, 王磊, 管小進 申請人:上海宏力半導體制造有限公司