專利名稱：非易失性存儲(chǔ)裝置及用于處理其配置信息的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性存儲(chǔ)裝置，更具體而言，涉及一種用于處理儲(chǔ)存在配置信息存儲(chǔ)塊中的多個(gè)配置數(shù)據(jù)組的技術(shù)。
背景技術(shù)：
作為一種非易失性存儲(chǔ)裝置，快閃存儲(chǔ)裝置包括用于儲(chǔ)存多個(gè)配置數(shù)據(jù)組的配置信息存儲(chǔ)塊。配置信息存儲(chǔ)塊被指定給存儲(chǔ)器件中的特定的塊，并由多個(gè)非易失性存儲(chǔ)單元構(gòu)成。作為參考，這樣的配置信息存儲(chǔ)塊被稱為碼地址存儲(chǔ)器(CAM，code address memory)。儲(chǔ)存在配置信息存儲(chǔ)塊中的所述多個(gè)配置數(shù)據(jù)組中的每個(gè)都包括內(nèi)部偏置信息、 內(nèi)部邏輯配置信息、故障地址信息和冗余信息中的任何一個(gè)。在首先向非易失性存儲(chǔ)裝置施加功率并執(zhí)行功率初始化的加電操作時(shí)段中，由頁緩沖器檢測并輸出儲(chǔ)存在配置信息存儲(chǔ)塊中的所述多個(gè)配置數(shù)據(jù)組。此時(shí)，執(zhí)行用于確定由頁緩沖器輸出的所述多個(gè)配置數(shù)據(jù)組的大數(shù)(majorities)的過程，并且將確定結(jié)果儲(chǔ)存為多個(gè)配置信號。“大數(shù)”可以被定義為在一組比特中具有大多數(shù)為邏輯“1”的比特。所述一組比特可以是例如8個(gè)比特。作為參考，當(dāng)配置數(shù)據(jù)組中的每個(gè)被編程至配置信息存儲(chǔ)塊時(shí)，為了增加可靠性， 每個(gè)配置數(shù)據(jù)組中的全部的相應(yīng)的數(shù)據(jù)都被編程為相同的值。例如，當(dāng)假設(shè)一個(gè)配置數(shù)據(jù)組由8比特的配置數(shù)據(jù)構(gòu)成時(shí)，8個(gè)“1”被編程至配置信息存儲(chǔ)塊。當(dāng)頁緩沖器檢測并輸出儲(chǔ)存在配置信息存儲(chǔ)塊中的配置數(shù)據(jù)組時(shí)，可以根據(jù)被編程的狀態(tài)和檢測能力來輸出具有各種值——例如“11111111”、“11111000”等等——的輸出數(shù)據(jù)。通過確定被輸出的8比特的數(shù)據(jù)信號的大數(shù)來檢測最終數(shù)據(jù)值。也就是說，如果8比特的數(shù)據(jù)信號中的大多數(shù)的數(shù)值為“ 1 ”，則將“ 1，，確定為最終數(shù)據(jù)值。否則，將“0”確定為最終數(shù)據(jù)值。在加電操作時(shí)段期間以此方式執(zhí)行配置信息處理。在這點(diǎn)上，如果所述多個(gè)配置數(shù)據(jù)組的數(shù)目很多，則每次初始化功率時(shí)需要很長時(shí)間來處理配置信息。因此，在本領(lǐng)域中需要一種用于解決此問題的技術(shù)。
發(fā)明內(nèi)容
在本發(fā)明的一個(gè)實(shí)施例中，一種非易失性存儲(chǔ)裝置包括存儲(chǔ)器件，所述存儲(chǔ)器件包括用于儲(chǔ)存多個(gè)配置數(shù)據(jù)組的配置信息存儲(chǔ)塊；以及配置信息處理電路，所述配置信息處理電路被配置為在第一控制時(shí)鐘信號的控制下，確定在作為加電操作的初始階段的第一時(shí)段期間從存儲(chǔ)器件輸出的配置數(shù)據(jù)組的大數(shù)，并在周期比第一控制時(shí)鐘信號的周期短的第二控制時(shí)鐘信號的控制下，確定在第一時(shí)段之后的第二時(shí)段期間從存儲(chǔ)器件輸出的配置數(shù)據(jù)組的大數(shù)。在本發(fā)明的另一個(gè)實(shí)施例中，一種非易失性存儲(chǔ)裝置包括功率穩(wěn)定檢測電路，所述功率穩(wěn)定檢測電路被配置為檢測功率是否穩(wěn)定；控制時(shí)鐘輸出單元，所述控制時(shí)鐘輸出單元被配置為根據(jù)功率穩(wěn)定檢測電路的檢測結(jié)果而將第一控制時(shí)鐘信號和周期比第一控制時(shí)鐘信號的周期短的第二控制時(shí)鐘信號中的任何一個(gè)輸出作為輸出時(shí)鐘信號；以及配置數(shù)據(jù)處理單元，所述配置數(shù)據(jù)處理單元被配置為在輸出時(shí)鐘信號的控制下確定依次從配置信息存儲(chǔ)塊輸出的多個(gè)配置數(shù)據(jù)組的大數(shù)，并輸出確定結(jié)果作為多個(gè)配置信號。在本發(fā)明的又一個(gè)實(shí)施例中，一種用于在加電操作期間處理多個(gè)配置數(shù)據(jù)組的方法，包括以下步驟在第一控制時(shí)鐘信號的控制下，確定多個(gè)配置數(shù)據(jù)組之中的在作為加電操作的初始階段的第一時(shí)段期間輸出的配置數(shù)據(jù)組的大數(shù)；并且在周期比第一控制時(shí)鐘信號的周期短的第二控制時(shí)鐘信號的控制下，確定在第一時(shí)段之后的第二時(shí)段期間從存儲(chǔ)器件輸出的配置數(shù)據(jù)組的大數(shù)。
結(jié)合附圖描述特征、方面和實(shí)施例，其中圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失性存儲(chǔ)裝置的配置圖；圖2是示出圖1所示的數(shù)據(jù)確定部的一個(gè)實(shí)施例的電路圖；圖3是根據(jù)本發(fā)明的另一個(gè)實(shí)施例的非易失性存儲(chǔ)裝置的配置圖；以及圖4是示出圖3所示的數(shù)據(jù)確定部的內(nèi)部操作的時(shí)序圖。
具體實(shí)施例方式以下將結(jié)合附圖通過示例性的實(shí)施例來說明根據(jù)本發(fā)明的非易失性存儲(chǔ)裝置及用于處理其配置信息的方法的各個(gè)實(shí)施例。作為參考，由于用在附圖和該具體的說明書中以指代器件、模塊等等的術(shù)語、標(biāo)記和符號可能根據(jù)場合的需要而被用于具體的單元，因此注意在整個(gè)電路中相同的術(shù)語、標(biāo)記和符號可能并不指代相同的器件、模塊等等。一般而言，二進(jìn)制數(shù)據(jù)值以及電路的邏輯信號可以根據(jù)電壓電平而被分為高電平(H)和低電平(L)，并且可以被表示成“1”和“0”。另外，根據(jù)場合需要，可以定義并描述高阻抗?fàn)顟B(tài)(高Z狀態(tài))。同時(shí)，可以根據(jù)電壓電平或電流幅度而以單比特形式或多比特形式來不同地表示數(shù)據(jù)信號的數(shù)據(jù)值。圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失性存儲(chǔ)裝置的配置圖。為了清楚說明，根據(jù)本發(fā)明的該實(shí)施例的非易失性存儲(chǔ)裝置僅包括簡化的配置。參見圖1，非易失性存儲(chǔ)裝置1包括存儲(chǔ)器件10和配置信息處理電路20。以下將說明按照上述來配置的非易失性存儲(chǔ)裝置1的詳細(xì)配置和主要操作。存儲(chǔ)器件10包括主存儲(chǔ)塊BL0CK_0至BL0CK_N、附加存儲(chǔ)塊EXTRA BLOCK以及頁緩沖器PAGE BUFFER。主存儲(chǔ)塊BL0CK_0至BL0CK_N中的每個(gè)被劃分成多個(gè)頁，且每個(gè)頁由多個(gè)存儲(chǔ)單元構(gòu)成。附加存儲(chǔ)塊EXTRA BLOCK包括用于儲(chǔ)存多個(gè)配置數(shù)據(jù)組的配置信息存儲(chǔ)塊。配置信息存儲(chǔ)塊被劃分成多個(gè)頁，且每個(gè)頁由多個(gè)存儲(chǔ)單元構(gòu)成。頁緩沖器PAGE BUFFER檢測并輸出儲(chǔ)存在配置信息存儲(chǔ)塊以及主存儲(chǔ)塊BL0CK_0至BL0CK_N中的數(shù)據(jù)。作為參考，所述多個(gè)配置數(shù)據(jù)組中的每個(gè)包括內(nèi)部偏壓信息、內(nèi)部邏輯配置信息、故障地址信息和冗余信息中的任何一個(gè)。當(dāng)在加電操作中確定依次從存儲(chǔ)器件10輸出的所述多個(gè)配置數(shù)據(jù)組中的大數(shù)時(shí)，配置信息處理電路20通過區(qū)分兩個(gè)時(shí)段來確定大數(shù)。首先，在第一控制時(shí)鐘信號的控制下，確定所述多個(gè)配置數(shù)據(jù)組之中的在作為加電操作的初始階段的第一時(shí)段期間輸出的配置數(shù)據(jù)組的大數(shù)。接著，在周期比第一控制時(shí)鐘信號的周期短的第二控制時(shí)鐘信號的控制下，確定在第一時(shí)段之后的第二時(shí)段期間輸出的配置數(shù)據(jù)組的大數(shù)?！按髷?shù)”可以被定義為在一組比特中具有大多數(shù)為邏輯“1”的比特。所述一組比特可以是例如8個(gè)比特。換言之，在加電操作的初始階段的第一時(shí)段期間，因?yàn)楣β什⒉环€(wěn)定，因此利用具有相對低的操作頻率的控制時(shí)鐘信號來確定大數(shù)，以確保操作穩(wěn)定性。在功率相對穩(wěn)定的第二時(shí)段期間，利用具有相對高的操作頻率的控制時(shí)鐘信號來確定大數(shù)。相應(yīng)地，可以在確保操作穩(wěn)定性的同時(shí)縮短用于確定大數(shù)所需的時(shí)間。在本實(shí)施例中，配置信息處理電路20包括控制時(shí)鐘輸出單元21和配置數(shù)據(jù)處理單元22?？刂茣r(shí)鐘輸出單元21分別響應(yīng)于第一時(shí)段信號PERI0D1和第二時(shí)段信號PERI0D2 而輸出第一控制時(shí)鐘信號和第二控制時(shí)鐘信號作為輸出時(shí)鐘信號CLK_0UT。在本實(shí)施例中， 控制時(shí)鐘輸出單元21包括振蕩器21_1和時(shí)鐘分頻部21_2。振蕩器211響應(yīng)于時(shí)鐘使能信號0SC_EN而產(chǎn)生基準(zhǔn)時(shí)鐘信號CLK_REF。時(shí)鐘分頻部212通過將基準(zhǔn)時(shí)鐘信號CLK_REF 分頻來產(chǎn)生第一控制時(shí)鐘信號和第二控制時(shí)鐘信號，并分別響應(yīng)于第一時(shí)段信號PERI0D1 和第二時(shí)段信號PERI0D2而輸出第一控制時(shí)鐘信號和第二控制時(shí)鐘信號作為輸出時(shí)鐘信號CLK_0UT。也就是說，如果第一時(shí)段信號PERI0D1被激活，則時(shí)鐘分頻部212輸出第一控制時(shí)鐘信號作為輸出時(shí)鐘信號CLK_0UT，而如果第二時(shí)段信號PERI0D2被激活，則將周期比第一控制時(shí)鐘信號的周期短的第二控制時(shí)鐘信號輸出作為輸出時(shí)鐘信號CLK_0UT。作為參考，第一時(shí)段信號PERI0D1是在第一時(shí)段期間被激活的信號，第二時(shí)段信號PERI0D2是在第二時(shí)段期間被激活的信號。第一時(shí)段信號PERI0D1和第二時(shí)段信號和PERI0D2可以被定義為從內(nèi)部命令處理電路或類似電路輸出的信號。配置數(shù)據(jù)處理單元22在輸出時(shí)鐘信號CLK_0UT的控制之下確定依次從存儲(chǔ)器件 10輸出的所述多個(gè)配置數(shù)據(jù)組的大數(shù)，并輸出確定結(jié)果作為多個(gè)配置信號DATA_DET_LAT。 在本實(shí)施例中，配置數(shù)據(jù)處理單元22包括數(shù)據(jù)復(fù)用部221、數(shù)據(jù)確定部222和鎖存部223。 數(shù)據(jù)復(fù)用部22_1執(zhí)行對接收自存儲(chǔ)器件10的配置數(shù)據(jù)組的并行至串行轉(zhuǎn)換的功能。數(shù)據(jù)確定部22_2在輸出時(shí)鐘信號CLK_0UT的控制下確定從數(shù)據(jù)復(fù)用部22_1輸出的信號的大數(shù)，并輸出確定結(jié)果。鎖存部22_3鎖存從數(shù)據(jù)確定部22_2輸出的信號。圖2是示出圖1所示的數(shù)據(jù)確定部22_2的一個(gè)實(shí)施例的電路圖。參見圖2，數(shù)據(jù)確定部22_2包括多個(gè)D觸發(fā)器210和數(shù)據(jù)組合部分220。所述多個(gè)D觸發(fā)器210在輸出時(shí)鐘信號CLK_0UT的控制下鎖存依次施加的多個(gè)數(shù)據(jù)信號DATA<0>至DATA<7>。數(shù)據(jù)組合部分220處理儲(chǔ)存在所述多個(gè)D觸發(fā)器中的所述多個(gè)數(shù)據(jù)信號DATA<0>至DATA<7>，并檢測多數(shù)的高信號。數(shù)據(jù)組合部分220由多個(gè)與非(NAND)門所構(gòu)成。在本實(shí)施例中，如果在8比特的數(shù)據(jù)之中有5比特或更多比特的數(shù)據(jù)被檢測為“1”，則最終輸出信號DATA_DET被輸出為“1”。也就是說，8比特的數(shù)據(jù)信號DATA<0> DATA<7>中每5個(gè)比特被與非一次，且與非的結(jié)果被再次與非，由此確定最終輸出信號DATA_DET的值。圖3是根據(jù)本發(fā)明的另一個(gè)實(shí)施例的非易失性存儲(chǔ)裝置的配置圖。為了清楚說明，根據(jù)本發(fā)明的該實(shí)施例的非易失性存儲(chǔ)裝置1僅包括簡化的配置。參見圖3，非易失性存儲(chǔ)裝置1包括存儲(chǔ)器件10、配置信息處理電路20A和功率穩(wěn)定檢測電路30。配置信息處理電路20A包括控制時(shí)鐘輸出單元21A和配置數(shù)據(jù)處理單元 22A。以下將說明按照上述配置的非易失性存儲(chǔ)裝置1的詳細(xì)配置和主要操作。存儲(chǔ)器件10包括主存儲(chǔ)塊BL0CKJ)至BL0CK_N、附加存儲(chǔ)塊EXTRA BLOCK以及頁緩沖器PAGE BUFFER。主存儲(chǔ)塊BL0CK_0至BL0CK_N中的每個(gè)被劃分成多個(gè)頁，且每個(gè)頁由多個(gè)存儲(chǔ)單元構(gòu)成。附加存儲(chǔ)塊EXTRA BLOCK包括用于儲(chǔ)存多個(gè)配置數(shù)據(jù)組的配置信息存儲(chǔ)塊。配置信息存儲(chǔ)塊被劃分成多個(gè)頁，且每個(gè)頁由多個(gè)存儲(chǔ)單元構(gòu)成。頁緩沖器PAGE BUFFER檢測并輸出儲(chǔ)存在配置信息存儲(chǔ)塊和主存儲(chǔ)塊BL0CKJ)至BL0CK_N中的數(shù)據(jù)。作為參考，所述多個(gè)配置數(shù)據(jù)組中的每個(gè)包括內(nèi)部偏壓信息、內(nèi)部邏輯配置信息、故障地址信息和冗余信息中的任何一個(gè)。功率穩(wěn)定檢測電路30檢測功率是否穩(wěn)定，并輸出檢測結(jié)果作為功率檢測信號 PWR_DET?？刂茣r(shí)鐘輸出單元21A根據(jù)功率穩(wěn)定檢測電路30的檢測結(jié)果而將第一控制時(shí)鐘信號和周期比第一控制時(shí)鐘信號的周期短的第二控制時(shí)鐘信號中的任何一個(gè)輸出作為輸出時(shí)鐘信號。配置數(shù)據(jù)處理單元22A在輸出時(shí)鐘信號的控制下確定依次從配置信息存儲(chǔ)塊輸出的所述多個(gè)配置數(shù)據(jù)組的大數(shù)，并輸出確定結(jié)果作為多個(gè)配置信號DATA_DET_LAT。在本實(shí)施例中，控制時(shí)鐘輸出單元2IA包括振蕩器21_1A和時(shí)鐘分頻部21_2A。振蕩器21_1A響應(yīng)于時(shí)鐘使能信號0SC_EN而產(chǎn)生基準(zhǔn)時(shí)鐘信號CLK_REF。時(shí)鐘分頻部21_2A 將基準(zhǔn)時(shí)鐘信號CLK_REF分頻，并由此產(chǎn)生第一計(jì)數(shù)時(shí)鐘信號CLK_CNT1、周期為第一計(jì)數(shù)時(shí)鐘信號CLK_CNT1的周期的預(yù)定倍數(shù)的第一鎖存時(shí)鐘信號CLK_LAT1、周期比第一計(jì)數(shù)時(shí)鐘信號CLK_CNT1的周期短的第二計(jì)數(shù)時(shí)鐘信號CLK_CNT2、周期為第二計(jì)數(shù)時(shí)鐘信號CLK_ CNT2的周期的預(yù)定倍數(shù)的第二鎖存時(shí)鐘信號CLK_LAT2。時(shí)鐘分頻部21_2A響應(yīng)于功率檢測信號PWR_DET而輸出第一計(jì)數(shù)時(shí)鐘信號CLK_CNT1和第一鎖存時(shí)鐘信號CLK_LAT，或第二計(jì)數(shù)時(shí)鐘信號CLK_CNT2和第二鎖存時(shí)鐘信號CLK_LAT2。也就是說，如果功率檢測信號PWR_ DET保持低電平以表示功率不穩(wěn)定，則時(shí)鐘分頻部212A輸出第一計(jì)數(shù)時(shí)鐘信號CLK_CNT1和第一鎖存時(shí)鐘信號CLK_LAT1作為輸出時(shí)鐘信號。并且，如果功率檢測信號PWR_DET保持高電平以表示功率穩(wěn)定，則時(shí)鐘分頻部212A輸出第二計(jì)數(shù)時(shí)鐘信號CLK_CNT2和第二鎖存時(shí)鐘信號CLK_LAT2作為輸出時(shí)鐘信號。在本實(shí)施例中，配置數(shù)據(jù)處理單元22A包括數(shù)據(jù)復(fù)用部22_1A、數(shù)據(jù)確定部22_2A 和鎖存部22_3A。數(shù)據(jù)復(fù)用部22_1A執(zhí)行對施加的配置數(shù)據(jù)組的并行至串行轉(zhuǎn)換的功能。 數(shù)據(jù)確定部22_2A在輸出時(shí)鐘信號——即，從時(shí)鐘分頻部21_2A輸出的計(jì)數(shù)時(shí)鐘信號和鎖存時(shí)鐘信號——的控制下確定從數(shù)據(jù)復(fù)用部22_1A輸出的信號的大數(shù)，并輸出確定結(jié)果。鎖存部22_3A鎖存從數(shù)據(jù)確定部22_2A輸出的信號。作為參考，可與數(shù)據(jù)確定部22_2類似的數(shù)據(jù)確定部22_2A可以包括數(shù)據(jù)組合部分和多個(gè)D觸發(fā)器。所述多個(gè)D觸發(fā)器被配置為在相應(yīng)的計(jì)數(shù)時(shí)鐘信號的控制下鎖存依次施加的多個(gè)數(shù)據(jù)信號。數(shù)據(jù)組合部分被配置為在相應(yīng)的鎖存時(shí)鐘信號的控制下處理儲(chǔ)存在所述多個(gè)D觸發(fā)器中的所述多個(gè)數(shù)據(jù)信號，并檢測多數(shù)的高信號。在本實(shí)施例中，在功率并不穩(wěn)定的時(shí)段期間，配置信息處理電路20A利用具有相對低的操作頻率的第一計(jì)數(shù)時(shí)鐘信號CLK_CNT1和第一鎖存時(shí)鐘信號CLK_LAT1來確定大數(shù)，以確保操作的穩(wěn)定性。在功率相對穩(wěn)定之后，配置信息處理電路20A利用具有相對高的操作頻率的第二計(jì)數(shù)時(shí)鐘信號CLK_CNT2和第二鎖存時(shí)鐘信號CLK_LAT2來確定大數(shù)。相應(yīng)地，可以在確保操作穩(wěn)定性的同時(shí)縮短確定大數(shù)所需的時(shí)間。圖4是示出圖3所示的數(shù)據(jù)確定部22_2A的內(nèi)部操作的時(shí)序圖。以下參照圖4的時(shí)序圖來描述數(shù)據(jù)確定部22_2A的內(nèi)部操作。第一時(shí)序圖410表示利用第一計(jì)數(shù)時(shí)鐘信號CLK_CNT1和第一鎖存時(shí)鐘信號CLK_ LATl來確定大數(shù)的操作。第二時(shí)序圖表示利用第二計(jì)數(shù)時(shí)鐘信號CLK_CNT2和第二鎖存時(shí)鐘信號CLK_LAT2來確定大數(shù)的操作。第一計(jì)數(shù)時(shí)鐘信號CLK_CNT1可以具有例如IOOns的周期，而第一鎖存時(shí)鐘信號 CLK_LAT1可以具有例如周期為第一計(jì)數(shù)時(shí)鐘信號CLK_CNT1的周期的8倍的800ns的周期。 因此，數(shù)據(jù)確定部222A每IOOns周期鎖存一次數(shù)據(jù)，每800ns周期經(jīng)由被鎖存的8比特的數(shù)據(jù)確定一次大數(shù)，并輸出確定結(jié)果作為最終輸出信號DATA_DET。第二計(jì)數(shù)時(shí)鐘信號CLK_CNT2可以具有例如50ns的周期，而第二鎖存時(shí)鐘信號 CLK_LAT2可以具有例如周期為第二計(jì)數(shù)時(shí)鐘信號CLK_CNT2的周期的8倍的400ns的周期。 因此，數(shù)據(jù)確定部222k每50ns周期鎖存一次數(shù)據(jù)，每400ns周期經(jīng)由被鎖存的8比特的數(shù)據(jù)確定一次大數(shù)，并輸出確定結(jié)果作為最終輸出信號DATA_DET。正如由前述的說明可知的，適用于在加電操作期間處理多個(gè)配置數(shù)據(jù)組的、用于處理非易失性存儲(chǔ)裝置的配置信息的方法，包括以下步驟在第一控制時(shí)鐘信號的控制下， 確定多個(gè)配置數(shù)據(jù)組之中的在作為加電操作的初始階段的第一時(shí)段期間輸出的配置數(shù)據(jù)組的大數(shù)；并且在周期比第一控制時(shí)鐘信號的周期短的第二控制時(shí)鐘信號的控制下，確定所述多個(gè)配置數(shù)據(jù)組之中的在第一時(shí)段之后的第二時(shí)段期間輸出的配置數(shù)據(jù)組的大數(shù)。用于處理非易失性存儲(chǔ)裝置的配置信息的方法還可以包括檢測在加電操作時(shí)段期間功率是否穩(wěn)定以及區(qū)分第一時(shí)段和第二時(shí)段的步驟。因此，根據(jù)本發(fā)明的實(shí)施例的非易失性存儲(chǔ)裝置及用于處理非易失性存儲(chǔ)裝置的配置信息的方法的有益之處在于可以縮短配置信息處理時(shí)間。目前為止已經(jīng)詳細(xì)說明了本發(fā)明的實(shí)施例。作為參考，可以舉例說明包括不與本發(fā)明的技術(shù)主旨直接相關(guān)的額外的組成元件的實(shí)施例，以更為詳細(xì)地說明本發(fā)明。另外，用于指示信號和電路的激活狀態(tài)的激活高配置與激活低配置可以根據(jù)實(shí)施例而變化。因?yàn)檫@樣的實(shí)施例變化有大量的情況并且本領(lǐng)域技術(shù)人員可以容易地推論出來，故在此將省略對其的列舉。雖然以上已經(jīng)描述了某些實(shí)施例，但本領(lǐng)域的技術(shù)人員會(huì)理解這些描述的實(shí)施例僅是示例性的。因此，本文所述的非易失性存儲(chǔ)裝置及用于處理其配置信息的方法不應(yīng)當(dāng)限于描述的實(shí)施例。確切地說，本文所述的非易失性存儲(chǔ)裝置及用于處理其配置信息的方法應(yīng)當(dāng)僅根據(jù)所附權(quán)利要求書并結(jié)合以上說明書和附圖來限定。
權(quán)利要求
1.一種非易失性存儲(chǔ)裝置，包括存儲(chǔ)器件，所述存儲(chǔ)器件包括用于儲(chǔ)存多個(gè)配置數(shù)據(jù)組的配置信息存儲(chǔ)塊；以及配置信息處理電路，所述配置信息處理電路被配置為在第一控制時(shí)鐘信號的控制下， 確定在加電操作的第一時(shí)段期間從所述存儲(chǔ)器件接收的配置數(shù)據(jù)組的大數(shù)，以及在周期比所述第一控制時(shí)鐘信號的周期短的第二控制時(shí)鐘信號的控制下，確定在所述第一時(shí)段之后的第二時(shí)段期間從所述存儲(chǔ)器件接收的配置數(shù)據(jù)組的大數(shù)。
2.如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中所述配置信息存儲(chǔ)塊被劃分成多個(gè)頁，且每個(gè)頁包括多個(gè)非易失性存儲(chǔ)單元。
3.如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中所述多個(gè)配置數(shù)據(jù)組中的每個(gè)包括內(nèi)部偏壓信息、內(nèi)部邏輯配置信息、故障地址信息和冗余信息中的任何一個(gè)。
4.如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中所述存儲(chǔ)器件包括 主存儲(chǔ)塊；以及頁緩沖器，所述頁緩沖器被配置為檢測并輸出儲(chǔ)存在所述配置信息存儲(chǔ)塊和所述主存儲(chǔ)塊中的數(shù)據(jù)。
5.如權(quán)利要求4所述的非易失性存儲(chǔ)裝置，其中所述主存儲(chǔ)塊中的每個(gè)被劃分成多個(gè)頁，且每個(gè)頁包括多個(gè)非易失性存儲(chǔ)單元。
6.如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中所述配置信息處理電路包括控制時(shí)鐘輸出單元，所述控制時(shí)鐘輸出單元被配置為分別響應(yīng)于第一時(shí)段信號和第二時(shí)段信號而輸出所述第一控制時(shí)鐘信號和所述第二控制時(shí)鐘信號作為輸出時(shí)鐘信號；以及配置數(shù)據(jù)處理單元，所述配置數(shù)據(jù)處理單元被配置為在所述輸出時(shí)鐘信號的控制下確定依次從所述存儲(chǔ)器件輸出的所述多個(gè)配置數(shù)據(jù)組的大數(shù)，并輸出確定結(jié)果作為多個(gè)配置信號。
7.如權(quán)利要求6所述的非易失性存儲(chǔ)裝置，其中所述第一時(shí)段信號是在所述第一時(shí)段期間被激活的信號，所述第二時(shí)段信號是在所述第二時(shí)段期間被激活的信號。
8.如權(quán)利要求6所述的非易失性存儲(chǔ)裝置，其中所述控制時(shí)鐘輸出單元包括 振蕩器，所述振蕩器被配置為響應(yīng)于時(shí)鐘使能信號而產(chǎn)生基準(zhǔn)時(shí)鐘信號；以及時(shí)鐘分頻部，所述時(shí)鐘分頻部被配置為通過將所述基準(zhǔn)時(shí)鐘信號分頻而產(chǎn)生所述第一控制時(shí)鐘信號和所述第二控制時(shí)鐘信號，并分別響應(yīng)于所述第一時(shí)段信號和所述第二時(shí)段信號而輸出所述第一控制時(shí)鐘信號和所述第二控制時(shí)鐘信號。
9.如權(quán)利要求6所述的非易失性存儲(chǔ)裝置，其中所述配置數(shù)據(jù)處理單元包括 數(shù)據(jù)復(fù)用部，所述數(shù)據(jù)復(fù)用部被配置為執(zhí)行對所述配置數(shù)據(jù)組的并行至串行轉(zhuǎn)換；數(shù)據(jù)確定部，所述數(shù)據(jù)確定部被配置為在所述輸出時(shí)鐘信號的控制下確定從所述數(shù)據(jù)復(fù)用部輸出的信號的大數(shù)，并輸出確定結(jié)果；以及鎖存部，所述鎖存部被配置為鎖存所述確定結(jié)果。
10.如權(quán)利要求9所述的非易失性存儲(chǔ)裝置，其中所述數(shù)據(jù)確定部包括多個(gè)串聯(lián)耦合的D觸發(fā)器，所述多個(gè)串聯(lián)耦合的D觸發(fā)器被配置為在所述輸出時(shí)鐘信號的控制下鎖存多個(gè)數(shù)據(jù)信號；以及數(shù)據(jù)組合部分，所述數(shù)據(jù)組合部分被配置為確定儲(chǔ)存在所述D觸發(fā)器中的信號的大
11.一種非易失性存儲(chǔ)裝置，包括功率穩(wěn)定檢測電路，所述功率穩(wěn)定檢測電路被配置為檢測功率何時(shí)穩(wěn)定； 控制時(shí)鐘輸出單元，所述控制時(shí)鐘輸出單元被配置為根據(jù)所述功率穩(wěn)定檢測電路的檢測結(jié)果而將第一控制時(shí)鐘信號和周期比所述第一控制時(shí)鐘信號的周期短的第二控制時(shí)鐘信號中的一個(gè)輸出作為輸出時(shí)鐘信號；以及配置數(shù)據(jù)處理單元，所述配置數(shù)據(jù)處理單元被配置為在所述輸出時(shí)鐘信號的控制下確定依次從配置信息存儲(chǔ)塊輸出的多個(gè)配置數(shù)據(jù)組的大數(shù)，并輸出確定結(jié)果作為多個(gè)配置信號。
12.如權(quán)利要求11所述的非易失性存儲(chǔ)裝置，其中所述控制時(shí)鐘輸出單元包括 振蕩器，所述振蕩器被配置為響應(yīng)于時(shí)鐘使能信號而產(chǎn)生基準(zhǔn)時(shí)鐘信號；以及時(shí)鐘分頻部，所述時(shí)鐘分頻部被配置為將所述基準(zhǔn)時(shí)鐘信號分頻，產(chǎn)生第一計(jì)數(shù)時(shí)鐘信號、周期比所述第一計(jì)數(shù)時(shí)鐘信號的周期長的第一鎖存時(shí)鐘信號、周期比所述第一計(jì)數(shù)時(shí)鐘信號的周期短的第二計(jì)數(shù)時(shí)鐘信號、周期比所述第二計(jì)數(shù)時(shí)鐘信號的周期長的第二鎖存時(shí)鐘信號，并根據(jù)所述功率穩(wěn)定檢測電路的檢測結(jié)果而輸出所述第一計(jì)數(shù)時(shí)鐘信號和所述第一鎖存時(shí)鐘信號，或所述第二計(jì)數(shù)時(shí)鐘信號和所述第二鎖存時(shí)鐘信號。
13.如權(quán)利要求12所述的非易失性存儲(chǔ)裝置，其中所述配置數(shù)據(jù)處理單元包括數(shù)據(jù)復(fù)用部，所述數(shù)據(jù)復(fù)用部被配置為執(zhí)行對所述配置數(shù)據(jù)組的并行至串行轉(zhuǎn)換的功能；數(shù)據(jù)確定部，所述數(shù)據(jù)確定部被配置為在相應(yīng)的計(jì)數(shù)時(shí)鐘信號和相應(yīng)的鎖存時(shí)鐘信號的控制下確定從所述數(shù)據(jù)復(fù)用部輸出的信號的大數(shù)，并輸出確定結(jié)果；以及鎖存部，所述鎖存部被配置為鎖存所述確定結(jié)果。
14.如權(quán)利要求13所述的非易失性存儲(chǔ)裝置，其中所述數(shù)據(jù)確定部包括多個(gè)串聯(lián)耦合的D觸發(fā)器，所述多個(gè)串聯(lián)耦合的D觸發(fā)器被配置為在相應(yīng)的計(jì)數(shù)時(shí)鐘信號的控制下鎖存多個(gè)數(shù)據(jù)信號；以及數(shù)據(jù)組合部分，所述數(shù)據(jù)組合部分被配置為在相應(yīng)的鎖存時(shí)鐘信號的控制下確定儲(chǔ)存在所述D觸發(fā)器中的信號的大數(shù)。
15.如權(quán)利要求11所述的非易失性存儲(chǔ)裝置，其中所述多個(gè)配置數(shù)據(jù)組中的每個(gè)包括內(nèi)部偏壓信息、內(nèi)部邏輯配置信息、故障地址信息和冗余信息中的任何一個(gè)。
16.一種用于在加電操作期間處理多個(gè)配置數(shù)據(jù)組的方法，包括以下步驟在第一控制時(shí)鐘信號的控制下，確定在作為所述加電操作的初始階段的第一時(shí)段期間輸出的配置數(shù)據(jù)組的大數(shù)；以及在周期比所述第一控制時(shí)鐘信號的周期短的第二控制時(shí)鐘信號的控制下，確定在所述第一時(shí)段之后的第二時(shí)段期間從存儲(chǔ)器件輸出的配置數(shù)據(jù)組的大數(shù)。
17.如權(quán)利要求16所述的方法，還包括將功率不穩(wěn)定時(shí)區(qū)分為所述第一時(shí)段，以及將功率穩(wěn)定時(shí)區(qū)分為所述第二時(shí)段。
18.如權(quán)利要求第16所述的方法，其中所述配置數(shù)據(jù)組是儲(chǔ)存在配置信息存儲(chǔ)塊中的信號。
19.如權(quán)利要求16所述的方法，其中所述配置數(shù)據(jù)組中的每個(gè)包括內(nèi)部偏壓信息、內(nèi)部邏輯配置信息、故障地址信息和冗余信息中的任何一個(gè)。
全文摘要
本發(fā)明提供一種非易失性存儲(chǔ)裝置以及一種用于在加電操作期間處理多個(gè)配置數(shù)據(jù)組的方法。所述非易失性存儲(chǔ)裝置包括存儲(chǔ)器件，所述存儲(chǔ)器件包括用于儲(chǔ)存配置數(shù)據(jù)組的配置信息存儲(chǔ)塊。配置信息處理電路被配置為在第一控制時(shí)鐘信號的控制下，確定在作為加電操作的初始階段的第一時(shí)段期間從存儲(chǔ)器件輸出的配置數(shù)據(jù)組的大數(shù)。配置信息處理電路還被配置為在周期比第一控制時(shí)鐘信號的周期短的第二控制時(shí)鐘信號的控制下，確定在第一時(shí)段之后的第二時(shí)段期間從存儲(chǔ)器件輸出的配置數(shù)據(jù)組的大數(shù)。
文檔編號G11C16/06GK102314945SQ20111003614
公開日2012年1月11日 申請日期2011年2月11日 優(yōu)先權(quán)日2010年7月2日
發(fā)明者金京男 申請人:海力士半導(dǎo)體有限公司