專利名稱：提供自旋轉移矩隨機存取存儲器的層級數據路徑的方法和系統的制作方法
技術領域：
本發明涉及磁存儲器。
背景技術：
自旋矩轉移磁隨機存取存儲器(Spin Torque Transfer Magnetic Random Access Memory)，STT-RAM,是第二代MRAM技術，其能夠提供第一代MRAM的好處而沒有較弱的可縮放性和較高的寫電流的缺點。傳統的STT-RAM被期望組合SRAM的快速讀和寫速度、DRAM的容量和成本的好處、以及閃存的非易失性(零待機電力)，外加實質上無限的持久性(例如， 大于IO15個周期)。如下所述，STT-RAM使用雙向(bi-directional)電流來寫數據。可以在沒有磁場、熱、或者其它能量源的條件下執行這樣的寫操作。因此，STT-RAM可能具有新興存儲器技術中最低的寫能量。例如，圖1-3描繪了傳統自旋轉移矩磁隨機存取存儲器(spin transfer torque magnetic random access memory, STT-RAM)的部分。圖 1 描繪了包括存儲單元 10 的 STT-RAM 1的一小部分。圖2描繪了位線感測機制(sensing scheme)，而圖3描繪了結合存儲器1使用的公共源極放大器50。傳統STT-RAM 1利用自旋轉移作為切換磁存儲單元的狀態的機制(mechanism)。傳統STT-RAM 1包括傳統磁存儲單元10，傳統磁存儲單元10 包括磁元件12和選擇器件14。選擇器件14通常是諸如NMOS晶體管這樣的晶體管，并且包括漏極11、源極13、以及柵極15。還描繪了字線16、位線18、以及源極線20。字線16的方向垂直于位線18。源極線20典型地要么并行于位線18要么垂直于位線18，取決于用于傳統STT-RAM 1的具體架構。位線18連接到磁元件12，源極線20連接到選擇器件14的源極 13。字線16連接到柵極15。傳統STT-RAM 1通過單元10驅動雙向電流來對磁存儲單元10進行編程。具體來說，磁元件12被配置為根據流經傳統磁元件12的電流而在高阻態(resistance)和低阻態之間可變。例如，磁元件12可以是磁溝道結(magnetic tunneling junction, MTJ)或者可以使用自旋轉移效應來寫入的其它磁結構。典型地，這通過保證磁元件12具有這樣的特征來實現例如，足夠小的橫截面區域(cross-sectional area)以及使用自旋轉移效應切換所想要的其它特征。當電流密度足夠大時，通過磁元件12驅動的電流載波(current carriers)可以給予足夠的扭矩來改變磁元件12的狀態。當在一個方向上驅動寫電流時， 狀態可以從低阻態變化到高阻態。當寫電流在相反方向上通過磁元件12時，狀態可以從高阻態變化到低阻態。
在寫操作期間，字線16為高，并且接通選擇器件14。寫電流要么從位線18流向源極線20，要么方向相反，取決于將寫到磁存儲單元10的狀態。在讀操作期間，列解碼器22 選擇期望的位線18。行解碼器(圖2中未示出)還啟用適當的字線16。由此，字線16為高，啟用選擇器件14。從而，讀電流從位線18流向源極線20。除了流經正在讀的單元的讀電流(圖2中的Idata)之外，還通過參考電阻器RrefO和Rrefl驅動參考電流。輸出信號被提供給感測放大器，諸如圖3中所示的傳統感測放大器50。因為由通過磁元件12驅動的電流對磁元件12進行編程，所以傳統STT-RAM 1會具有較好的單元可縮放性以及低的寫電流，而不會受到對鄰近存儲單元的寫干擾問題，并且對于高存儲密度具有較小的單元大小。盡管傳統STT-RAM 1起作用，但是本領域普通技術人員將容易地看到，仍然期望改善STT-RAM 1。更具體地說，期望提供可縮放且具有足夠快的存取時間的STT-RAM以開發為下一代非易失性存儲器。
發明內容
描述了一種提供磁存儲器的方法和系統。所述方法和系統包括提供存儲陣列片 (MAT)、中間電路、全局位線、全局字線和全局電路。每個MAT包括磁存儲單元、位線和字線。 磁存儲單元中的每一個包括至少一個磁元件和至少一個選擇器件。磁元件能夠使用通過磁元件驅動的寫電流進行編程。位線和字線對應于磁存儲單元。中間電路控制MAT內的讀操作和寫操作。每個全局位線對應于多個MAT的第一部分。每個全局字線對應于多個MAT的第二部分。全局電路選擇并驅動全局位線的部分以及全局字線的部分以進行讀操作和寫操作。根據這里公開的方法和系統，本發明提供一種采用層級架構的磁存儲器，其可以導致更快的存取時間以及增加的寫和/或讀容限(margins)。
圖1是采用自旋轉移效應的傳統磁存儲器的一部分的示意圖。圖2是采用自旋轉移效應的傳統磁存儲陣列的一部分的示意圖。圖3是采用自旋轉移效應的傳統磁存儲器的一部分的示意圖。圖4是采用自旋轉移效應的磁存儲器的一部分的示范性實施例的示意圖。圖5是中間電路的示范性實施例的示意圖。圖6是采用自旋轉移效應的磁存儲器的一部分的另一示范性實施例的示意圖。圖7是采用自旋轉移效應的磁存儲器的一部分的另一示范性實施例的示意圖。圖8是MAT的一部分的另一示范性實施例的示意圖。圖9是包括前置放大器的、采用自旋轉移效應的磁存儲器的一部分的另一示范性實施例的示意圖。圖10是在采用自旋轉移效應的存儲器中可用的感測放大器級的示范性實施例的示意圖。圖11是采用自旋轉移效應的存儲器中可用的寫驅動器的另一示范性實施例的示意圖。
圖12是提供采用自旋轉移效應的磁存儲器的方法的示范性實施例的示意圖。
具體實施例方式本發明涉及磁存儲器。給出以下描述以便本領域技術人員能夠做出和使用本發明，并且在專利申請及其必要條件的背景下提供以下描述。對本領域技術人員來說，這里描述的優選實施例的各種修改以及一般原理和特征能夠容易地看出。按照具體實施方式
中提供的特定方法和系統來描述示范性實施例。然而，所述方法和系統將在其它實施方式下有效地運行。諸如“示范性實施例”、“一個實施例”和“另一實施例”之類的短語可以指代相同或者不同的實施例。將針對具有特定組件的系統和/或器件描述所述實施例。然而，所述系統和/或器件可以包括比所示組件更多或者更少的組件，并且可以在組件的配置和類型上進行變化而不脫離本發明的范圍。還將在具有特定步驟的具體方法的上下文中描述示范性實施例。然而，所述方法和系統對于具有不同和/或附加步驟并且與示范性實施例不一致的不同次序的步驟的其它方法有效地運行。由此，本發明不意圖限于所示的實施例，而是將符合與這里描述的原理和特征一致的最廣范圍。而且，為了清楚起見，附圖將不縮放。將描述提供磁存儲器的方法和系統。所述方法和系統包括提供存儲陣列片 (Memory array tile，MAT)、中間電路、全局位線、全局字線和全局電路。每個MAT包括磁存儲單元、位線和字線。磁存儲單元中的每一個包括至少一個磁元件和至少一個選擇器件。 磁元件能夠使用通過磁元件驅動的寫電流進行編程。位線和字線對應于磁存儲單元。中間電路控制MAT內的讀操作和寫操作。每個全局位線對應于多個MAT的第一部分。每個全局字線對應于所述MAT的第二部分。全局電路選擇并驅動全局位線的部分以及全局字線的部分以進行讀操作和寫操作。圖4是采用自旋轉移效應的磁存儲器100的一部分的示范性實施例的示意圖。磁存儲器100優選地是STT-RAM 100并且以層級的方式來組織。存儲器100包括存儲陣列片 (MAT) 110、全局電路位線120、全局字線130、中間電路140、以及全局電路150。盡管如圖4 中可見，示出了具體數量的全局位線120、全局字線130、中間電路140以及全局電路150，但是可以重復MAT 110、全局位線120、全局字線130、中間電路140的組合，以便擴大磁存儲器 100以提供更大量數據的存儲。例如，在圖4中示出的實施例中，中間電路140控制其左和 /或其右的MAT中的寫操作。在所示的存儲器100中，示出了六個MAT 110。但是，存儲器100可以包括其它數量的MAT 110。此外，存儲器100陣列可以分離為子陣列。在一個實施例中，子陣列包括八個MAT 110，而九個字線112被諸如列選擇電路(未明確示出)之類的局部(local)解碼電路夾在中間(sandwiched)，局部解碼電路可以是中間電路140的部分。偶數位線/源極線對114連接到在頂部中間電路140的列選擇電路，而奇數位線/源極線對114連接到在底部中間電路140的底部列選擇電路。在一些實施例中，存儲器100與外部存儲器時鐘同步運行。輸入的控制信號可以用于與地址位一起發出讀命令和寫命令。在一些實施例中，可以同時讀或者寫八比特的數據。但是，其它實施例可以讀和/或寫其它數量的比特的數據。而且在一些實施例中，在時鐘的正沿(positive edge)寄存輸入的信號。在一些這樣的實施例中，正時鐘周期被用作存儲器有效周期(active cycle)，負周期被用作存儲器預充電周期。結果，由于讀和寫脈寬可以過外部時鐘來控制，可以簡化MAT 110中的存儲單元中的MTJ的測試和特征化。MAT 110是數據被實際存儲的位置。為了清楚起見，只有一個MAT 110用標號 “110”標記。每個MAT包括可以以陣列配置的多個存儲單元(未明確示出)。而且，陣列可以劃分為一個或多個存儲體(bank)，這些存儲體可以相同或者不同。每個存儲單元可以包括一個或多個磁存儲器元件和一個或多個選擇器件。例如，存儲單元可以包括一個磁溝道結和一個選擇晶體管。在另一個實施例中，存儲單元可以包括兩個磁溝道結和兩個選擇晶體管。在其它實施例中，可以使用不同數量的磁元件和/或選擇器件。磁元件能夠使用通過磁元件驅動的寫電流進行編程。在一個實施例中，通過組合兩個一個晶體管-一個磁兀件存儲單兀(one transistor-one magnetic element storage cell)來形成兩個晶體管-兩個磁兀件存儲單兀(two transistor-tow magnetic element storage cell)。在這樣的實施例中，兩個磁元件之一可以被分配真位(true bit)，另一個磁存儲單元被分配補位(complement bit)。將相反的狀態寫到真磁元件和補充磁元件。這樣的存儲器機制考慮到(allow for)將使用的差分感測機制(differential sensing scheme)。使用一個晶體管-一個磁元件的實施例可以使用參考位線感測機制。MAT 110還包括位線和字線。在所示的實施例中，位線和源極線垂直走線(rim)并且用箭頭114示出，而字線水平走線，如圖中箭頭112所示。位線114和字線112對應于磁存儲單元。在一些實施例中，磁存儲單元位于位線114和字線112的交叉點。在一些實施例中，可以將位線114和源極線114類似于DRAM那樣以半節距(half-pitch)繪制。中間電路140控制相應MAT 110內的讀操作和寫操作。例如，如圖5中所示，中間電路140可以包括局部解碼電路142和驅動感測電路144。解碼電路142可以考慮到選擇具體MAT 110以及MAT 110內單獨的字線112和位線114(并且由此所選擇的存儲單元)。 寫電路146可以用于驅動寫電流，不然就控制MAT 110內的寫操作。類似地，讀電路148可以驅動讀電流，從正在讀的MAT 110接收輸出感測電流，和/或不然就控制相應的MAT 110 中的讀操作。再參考圖4，全局位線120和全局字線130可以用于在MAT 110之間進行選擇。由此，可以基于啟用和禁用全局位線120和全局字線130來讀或者寫不同的MAT 110。全局電路150還用于選擇和驅動全局位線120的部分以及全局字線130的部分以進行讀操作和寫操作。換句話說，全局電路可以選擇性地啟用/禁用線120和130的部分以及從線120接收信號。存儲器100以模塊、層級架構組織。結果，可以通過添加一個或多個模塊110、120、 130、140和150來建立更大的存儲器。存儲器100由此可擴大為更大更密的存儲器。例如， 存儲器100可以擴大為吉比特(( )密度或者更高。而且，全局位線120和全局字線130可以具有比每個MAT 110內的位線114和字線112更低的電阻。在一些實施例中，這可以通過在金屬3層中形成全局線120和130來實現。由此，寄生電阻可以降低和/或限制到MAT 110。陣列效率可以由此提高，同時對性能幾乎沒有影響。在一些實施例中，還可以實現短的寫時間——例如利用小于一個微微焦耳(picojoule)的寫能量，達十毫微秒的階次，以及較小的讀存取時間——例如9. 6毫微秒。感測放大器可以位于全局電路150中，并且由此與局部位線114斷開耦接(de-coupled)。多個MAT 110還可以共享全局電路150中的一組全局感測放大器和全局寫驅動器。在一些實施例中，陣列大小可以由此減小，例如通過具有相同大小但是使用局部感測放大器的存儲器，減小40%。使用中間電路140用于感測信號、 驅動電流以及在MAT內解碼，可以降低讀和/或寫懲罰(penalty)。因此，存儲器100可用于諸如高密度STT-RAM這樣的高密度存儲器中。由此，STT-RAM的好處，諸如低功耗、低成本以及非易失性，可以擴大到更高密度存儲器。圖6是采用自旋轉移效應的磁存儲器100’的一部分的另一示范性實施例的示意圖。磁存儲器100’的許多組件與磁存儲器100的類似，因此類似地標記。因此，存儲器100’ 包括MAT 110，、全局位線120，、全局字線130，、中間電路140，、以及全局電路150，。還示出中間電路140’和全局電路150’的具體實施例。例如，中間電路140’包括讀電路148’和寫電路146，。類似地，全局電路150，包括電路150A或電路150B，其中電路150A被配置為感測針對參考信號的讀信號，電路150B被配置為使用差分感測。存儲器100’包括中間電路140’。中間驅動/感測電路140’可以驅動電流、接收信號，不然就控制相應MAT 110’中的讀操作和寫操作。在所示實施例中，中間電路140’控制中間電路140’右邊和/或左邊的MAT 110’的這樣的操作。因此，中間電路140’包括讀電路148’和寫電路146’。讀電路148控制相應MAT 110’中的讀操作。在所示的實施例中，讀驅動器140’本質上是傳輸門(pass gate)。但是，在其它實施例中，如下所述，讀電路148’可以包括其它組件。例如，讀電路148’可以包括前置放大器或者其它電路。這樣的前置放大器可以包括電流鏡(圖6中未示出)。寫驅動器146’用來驅動用于相應MAT 110中的寫操作的寫電流。寫驅動器146’ 在讀操作期間是三態的(tri-stated)。在寫操作期間，全局寫線(GBWL) 130’被有效數據激活，并且所選擇的子陣列寫驅動器146’被啟用以提升源極線和位線114’上的寫數據信號。圖6中所示的實施例具有負的位線/源極線114’提升選項，用于在必要時增大寫容限。寫驅動器146’的下拉晶體管源極節點連接到總線，總線通常接地。在所示的實施例中， 字線112被提升到3. 2v,以便提供足以寫“1”的寫電流(將MTJ的自由層的磁性從反平行 (antiparallel)于管腳層磁性變為平行于管腳層磁性)。在一個實施例中，這個寫電流是 128 μ Α。在一個實施例中，為了寫“0”(將MTJ的自由層的磁性從平行于管腳層磁性變為反平行于管腳層磁性)，可以使用大約152 μ A的寫電流。在一個這樣的實施例中，用作磁元件的MTJ被設計為在+80 μ A處切換，其可以提供大于60%的寫容限。但是，可以使用其它寫電流、在不同電流處切換的其它磁元件、以及其它機制。因為寫驅動器146’在MAT 140之間的陣列間隙中被局部重復(repeated locally)，所以對于使用這個架構在較高密度處的寫容限幾乎沒有影響。存儲器100，還包括全局電路150，。全局電路150A和150B被配置為分別用于參考和差分感測。例如，可以在這樣的實施例中使用全局電路150A:其中，每個存儲單元包括單一(single)晶體管和單一磁元件，諸如MTJ。全局電路150B可以用于MAT 110，其中每個單元包括兩個晶體管和兩個磁元件，并且其中存儲了位及其補充(a bit and its complement)。此外，全局電路150A和150B的每一個包括用來提供對應于MAT 110中的存儲單元的狀態的輸出的感測放大器(SA)。存儲器100’可以共享存儲器100的好處。存儲器100’以模塊、層級架構組織。因此，存儲器100’可擴大為更大、更密集的存儲器。例如，存儲器100’可以擴大為( 密度或者更高。而且，全局位線120’和全局字線130’可以具有比每一個MAT 110’內的線114’和112’更低的電阻。寄生電阻可以降低和/或限制到MAT 110。陣列效率可以由此提高， 同時對性能幾乎沒有影響。還可以實現短的寫時間和較小的讀存取時間。感測放大器可以位于全局電路150’中，與局部位線斷開耦接，并且為多個MAT 110’所共享。陣列大小可以由此減小。中間電路140’的使用可以降低讀和/或寫懲罰。由此，STT-RAM的好處，諸如低功耗、低成本以及非易失性，可以擴大到更高密度的存儲器。圖7是采用自旋轉移效應的磁存儲器100”的一部分的另一示范性實施例的示意圖。磁存儲器100”的許多組件與磁存儲器100/100’的類似，因此類似地標記。因此，存儲器100”包括MAT 110”、全局位線120”、全局字線130”、中間電路140”、以及全局電路150”。 還示出中間電路140”和全局電路150”的具體實施例。例如，中間電路140”包括寫電路 146”和讀電路148”。類似地，全局電路150”示出為包括電路150A，，電路150A，被配置為感測相對于參考信號的讀信號。存儲器100”，像存儲器100和100’一樣，可以分離為子陣列。在一個實施例中，子陣列包括八個MAT 110”，其九個字線112被局部解碼電路夾在中間，局部解碼電路諸如局部列選擇電路142’，其可以是中間電路140”的部分。偶數位線/源極線對114”連接到頂部中間電路140”的列選擇電路，而奇數位線/源極線對114”連接到底部中間電路140”的底部列選擇電路。局部列選擇電路142’的列選擇信號CS也可以是在多個MAT110”上運行的全局信號。因此，全局電路150”可以包括提供列選擇信號CS的列解碼器(未示出)。在圖7中示出的實施例中，絕緣晶體管由線141和143驅動。因此，可以選擇正在存取的MAT 110并且可以隔離沒有在存取的MAT 110。在一個實施例中，五個地址位解碼 32個全局列選擇線之一，而三個位解碼八個扇區之一。每個MAT 110可以包括16Kbit的 STT-RAM、四個參考位線/源極線114”、16個冗余字線112”、八個冗余位線/源極線114”、 以及四個冗余參考位線/源極線114”。在所示的實施例中，讀路徑中的大部分寄生電阻處于位線和源極線114(圖7中未明確標記)中，它們可以分別位于金屬1和金屬0內。這些金屬層可以做成窄且緊的節距，從而導致與較低電阻中間線145和全局線130”/120”相比非常之高的電阻。圖7中描繪的架構因此可以擴大為更高的密度，因為可以以較小的影響添加多個MAT 110以感測放大器容限。在讀和寫操作期間，磁存儲器100”以與存儲器100 和100’類似的方式運行。存儲器100”可以共享存儲器100和100’的好處。具體來說，存儲器100”以模塊、 層級架構組織。因此，存儲器100”可擴大為更大、更密集的存儲器。而且，全局位線120”和全局字線130”可以具有較低電阻。寄生電阻可以降低和/或限制到MAT 110”。因此可以提高陣列效率，而對性能幾乎沒有影響。還可以實現較短的寫時間和較小的讀存取時間。感測放大器可以位于全局電路150”中，與局部位線斷開耦接，并且為多個MAT 110”所共享。 陣列大小可以由此減小。中間電路140”的使用可以降低讀和/或寫懲罰。由此，STT-RAM 的好處，諸如低功耗、低成本以及非易失性，可以擴大到更高密度的存儲器。圖8是MAT 110”’的一部分的另一示范性實施例的示意圖。具體來說，示出包括磁元件116的存儲單元115。為了清楚起見，只標記了一個存儲單元115。所示的存儲單元115中包括一個磁元件116和一個選擇器件。為了清楚起見，沒有明確標記相應的選擇器件。磁元件116可以是磁溝道結或者可經由自旋轉移切換的其它類似結構。選擇器件可以是選擇晶體管。還示出位線114A、源極線114B。在一個實施例中，存儲單元維度可以是216nmx 188nm，或者14F2。在所示實施例中，兩個平行的多晶硅字線112”’組成選擇晶體管的柵極。源極線114B可以在金屬0層中形成，而位線114A在金屬1線中形成。還在所示的實施例中，位線114A和源極線114B垂直于字線112”’。字線112’由作為解碼電路 142(圖8中未示出)的部分的字線驅動器來驅動，并且使用層級行解碼機制來解碼。在一個實施例中，三個地址位解碼八個字線112”’之一。因此，八個字線112”’立即被作為全局電路150的部分的全局字線驅動器(圖8中未示出)選擇。剩余地址位的一部分選擇子陣列扇區內的十六個全局字線130之一。可以對剩余位進行解碼以選擇塊中的四個子陣列扇區之一。全局字線140可以駐留在金屬2中，其跨越子陣列的整個長度運行。圖9是包括前置放大器的、采用自旋轉移效應的磁存儲器100”’的一部分的另一示范性實施例的示意圖。更具體地說，磁存儲器100”’的部分包括讀電路148”’，其作為中間電路的部分，諸如中間電路140/140’。還示出存儲器的其它部分，包括解碼電路，例如在接收列選擇信號CSO-CSn的列選擇晶體管中示出的那樣。如上所討論的，中間電路 140/140’可以包括傳輸門和/或前置放大器。讀電路148”’包括前置放大器148”’。所示的前置放大器148”’被配置為當使能信號ENB為低時激活。但是，在另一實施例中，前置放大器148”’可以以其它方式配置。在所示實施例中，前置放大器是電流鏡前置放大器， 使用晶體管對Ml和M2來形成電流鏡。在電流鏡中，M2等于N*M1，其中N大于一。因此， 電流鏡前置放大器148輸出N倍于輸入讀電流的放大電流。以不同步的方式陳述，前置放大器148”，將來自磁元件116，的讀信號放大因子N倍。因此，可以在MAT 110/110’內使用更低的讀電流。更具體地說，晶體管Ml可以具有被設計為提供較小讀電流的寬度，該較小讀電流充分地在存儲單元的磁元件的切換電流之下(well under)。因此，可以在不干擾 MAT110/110' /110”中的存儲單元的狀態的情況下執行讀操作。此外，可以降低由更高的電阻位線和源極線114承載的讀電流的電力損耗。使用寬度被設計為考慮到更高的輸出電流而提供足夠放大(sufficient amplification)的M2晶體管。因此，實現更穩健的(robust) 感測。注意，感測放大電流通路與磁元件的電流通路斷開耦接。前置放大器148”’由此放大來自MAT 110/110’的讀電流，并且可以將電流驅動至全局電路150/150’。更具體地說， 在所示實施例中，放大電流可以被提供給感測放大器170，其可以是全局電路150/150’的部分。存儲器100”’可以共享存儲器100、100’和100”的好處。此外，因為使用前置放大器148”’，所以可以幾乎沒有或者完全沒有讀懲罰。更具體地說，如上所討論的，可以在 MAT 110/110，/110”內使用更低的讀電流，被前置放大器148”，放大，并且放大的電流可以被提供給感測放大器170用于確定正在讀的存儲單元的狀態。因此，可以提高性能。圖10是在諸如采用自旋轉移效應的存儲器100/100，/100”/100”，這樣的存儲器中可用的感測放大器170’的級的示范性實施例的示意圖。因此，感測放大器170’可以用于全局電路150/150’/150”中。感測放大器170’可以包括級172和級174。第一級172可以是電流級。第一級172可以作為第一電壓級重復。因此，在這樣的實施例中，第一級172可以用于三級感測放大器170’的兩級。第二級174可以是第二電壓級。在另一實施例中，感測放大器170’包括兩級。但是，在另一實施例中，感測放大器170’包括其它數目的級。而且，在另一實施例中，存儲器100/100’ /100”/100”’可以使用其它感測放大器(未示出)。在所示實施例中，位線120運送數據，并且在一些實施例中，參考用作公共源極放大器對的電流源負載。信號Vcm是控制電流源和輸出電壓的偏置電壓。但是，電流源和輸出電壓的控制可以分開進行獨立的控制。此外，在所示實施例中，I皿是提供用于讀操作的電流。因此，感測放大器170’可以提供讀電流以及作為負載接收讀電流。但是，在另一實施例中，讀電流可以與感測放大器170’斷開耦接。使用小于電源電壓的電壓來給第一電流和第一電壓級中使用的電路172(感測放大器170’的頭兩級)供電。Va^n為電路172供電的電壓的組合導致在磁元件116兩端的控制的讀電壓。感測放大器170’可以用于參考機制 (例如，每一存儲單元有一個晶體管-一個磁元件)以及差分感測機制(每一存儲單元有存儲補充數據的兩個晶體管和兩個磁元件)。注意，感測容限可以用差分感測機制來加倍。圖11是采用自旋轉移效應的存儲器中可用的寫驅動器146”’的另一示范性實施例的示意圖。寫驅動器類似于圖7中所描繪的寫驅動器146”。在操作中，全局電路 150/150’(圖11中未示出)。當寫入“1”時，全局電路150/150’驅動GWRL到高。結果，位線114A為高，而源線114B被驅動為低。因此，寫驅動器146”’也可以驅動MAT 110/110，/110”/110”，中的寫電流。因此，在存儲器100、100，、100”、100”，的中間電路 140/140’ /140”中使用寫驅動器146”’可以允許中間電路140/140’ /140”的至少一部分好處能夠得以實現。圖12是提供采用自旋轉移效應的磁存儲器的方法200的示范性實施例的示意圖。 為了清楚起見，在圖4中的存儲器100的上下文中描述方法200。但是，在替換實施例中，可以使用其它配置。此外，在特定步驟的上下文中描述方法200。但是，可以組合步驟或者省略步驟。經由步驟202提供多個MAT 110。因此，步驟202包括提供一個或多個陣列，每個陣列包括多個磁存儲單元。而且，在MAT內提供位線和源極線114、多個字線112。經由步驟204提供用于控制多個MAT內的讀操作和寫操作的中間電路140。步驟204可以包括提供解碼電路142，以及可以包括寫驅動器146和讀驅動器148的讀/寫電路144。經由步驟 206提供全局位線120。類似地，經由步驟208提供全局字線130。還經由步驟210提供全局電路150。然后可以完成存儲器100的制造。使用方法200，可以提供存儲器100、100，、100”和/或100”，。因此，可以實現存儲器100、100’的層級架構的好處。已經公開了磁存儲器的方法和系統。已經依照所示實施例描述了所述方法和系統，可以存在對所述實施例的變化，并且所有變化應當屬于本發明的精神和范圍內。因此， 本領域普通技術人員可以進行許多修改，而不脫離所附權利要求的精神和范圍。
權利要求
1.一種磁存儲器，包括多個存儲陣列片(MAT)，所述多個MAT中的每一個包括多個磁存儲單元、多個位線和多個字線，所述多個磁存儲單元中的每一個包括至少一個磁元件和至少一個選擇器件，所述至少一個磁元件能夠使用通過所述至少一個磁元件驅動的至少一個寫電流進行編程，所述多個位線和所述多個字線對應于所述多個磁存儲單元；中間電路，用于控制所述多個MAT內的讀操作和寫操作； 多個全局位線，所述全局位線中的每一個對應于所述多個MAT的第一部分； 多個全局字線，所述全局字線中的每一個對應于所述多個MAT的第二部分；以及全局電路，用于選擇和驅動所述多個全局位線的部分以及所述多個全局字線的部分以進行讀操作和寫操作。
2.如權利要求1所述的磁存儲器，其中，所述中間電路還包括多個中間驅動/感測電路，用于驅動所述多個MAT中的讀操作和寫操作中的至少一個， 所述多個中間驅動器中的每一個對應于所述多個MAT的第三部分；局部解碼電路，用于選擇所述多個MAT的至少一個所選擇的MAT以及至少一個所選擇的MAT中的存儲單元中的至少一個。
3.如權利要求1所述的磁存儲器，其中，所述中間電路還包括多個中間讀驅動器，所述多個中間讀驅動器中的每一個用于控制所述多個MAT的第三部分中的讀操作；以及多個中間寫驅動器，所述多個中間寫驅動器中的每一個用于驅動所述多個MAT的第四部分中的寫操作。
4.如權利要求3所述的磁存儲器，其中，所述中間讀驅動器中的每一個還包括至少一個前置放大器，用于放大來自所述多個MAT的部分的讀信號以提供放大的讀信號。
5.如權利要求4所述的磁存儲器，其中，所述至少一個前置放大器還包括 至少一個電流鏡前置放大器。
6.如權利要求4所述的磁存儲器，其中，所述全局電路還包括至少一個感測放大器，用于接收來自所述前置放大器的放大的讀信號以及提供與所述多個MAT的部分中的所述多個存儲單元中的至少一個的至少一個狀態相應的輸出。
7.如權利要求6所述的磁存儲器，其中，所述至少一個感測放大器還包括 第一電流級；以及電壓級，其與第一電流級耦接。
8.如權利要求6所述的磁存儲器，其中，所述至少一個感測放大器還包括 第一電流級；第一電壓級，其與第一電流級耦接；以及第二電壓級，其與第一電壓級耦接。
9.如權利要求3所述的磁存儲器，其中，所述多個讀驅動器中的每一個還包括 傳輸門，對應于所述MAT的第三部分。
10.如權利要求1所述的磁存儲器，其中，所述多個全局字線具有第一電阻，所述多個全局位線具有第二電阻，所述多個字線具有第三電阻，所述多個位線具有第四電阻，所述第一電阻小于所述第三電阻和所述第四電阻，所述第二電阻小于所述第三電阻和所述第四電阻。
11.如權利要求1所述的磁存儲器，其中，所述全局電路還包括至少一個感測放大器，用于接收來自所述多個MAT的部分的讀信號并且被配置為以差分感測機制處理所述讀信號。
12.如權利要求1所述的磁存儲器，其中，所述全局電路還包括至少一個感測放大器，用于接收來自所述多個MAT的部分的讀信號并且被配置為基于參考信號處理所述讀信號。
13.如權利要求1所述的磁存儲器，其中，所述多個MAT還包括 第一存儲體；以及不同于第一存儲體的第二存儲體。
14.如權利要求1所述的磁存儲器，其中，所述多個存儲單元的至少一部分包括單一晶體管和單一磁元件。
15.如權利要求1所述的磁存儲器，其中，所述多個存儲單元的至少一部分包括兩個晶體管和兩個磁元件。
16.如權利要求1所述的磁存儲器，其中，所述兩個晶體管和兩個磁元件被配置為以差分感測機制讀取。
17.—種磁存儲器，包括多個存儲陣列片(MAT)，所述多個MAT中的每一個包括多個磁存儲單元、多個位線和多個字線，所述多個磁存儲單元中的每一個包括至少一個磁元件和至少一個選擇器件，所述至少一個磁元件能夠使用通過所述至少一個磁元件驅動的至少一個寫電流進行編程，所述多個位線和所述多個字線對應于所述多個磁存儲單元；中間電路，用于控制所述多個MAT內的讀操作和寫操作，所述中間電路還包括至少一個電流鏡前置放大器，用于放大來自所述多個MAT的部分的讀信號以提供放大的讀信號；多個中間讀驅動器，所述多個中間讀驅動器中的每一個用于控制所述多個MAT的第三部分中的讀操作，所述中間讀驅動器還包括多個中間寫驅動器，所述多個寫驅動器中的每一個用于驅動所述多個MAT的第四部分中的寫操作；局部解碼電路，用于選擇所述多個MAT的至少一個所選擇的MAT和所述至少一個所選擇的MAT中的存儲單元中的至少一個；以及多個全局位線，所述全局位線中的每一個對應于所述多個MAT的第一部分；以及多個全局字線，所述全局字線中的每一個對應于所述多個MAT的第二部分； 全局電路，用于選擇和驅動所述多個全局位線的部分和所述多個全局字線的部分以進行讀操作和寫操作，所述全局電路包括至少一個感測放大器，用于接收來自所述前置放大器的放大的讀信號以及提供與所述多個MAT的部分中的所述多個存儲單元中的至少一個的至少一個狀態相應的輸出。
18.一種用于提供磁存儲器的方法，包括提供多個存儲陣列片(MAT)，所述多個MAT中的每一個包括多個磁存儲單元、多個位線和多個字線，所述多個磁存儲單元中的每一個包括至少一個磁元件和至少一個選擇器件， 所述至少一個磁元件能夠使用通過所述至少一個磁元件驅動的至少一個寫電流進行編程， 所述多個位線和所述多個字線對應于所述多個磁存儲單元；提供中間電路，用于控制所述多個MAT內的讀操作和寫操作； 提供多個全局位線，所述全局位線中的每一個對應于所述多個MAT的第一部分； 提供多個全局字線，所述全局字線中的每一個對應于所述多個MAT的第二部分；以及提供全局電路，用于選擇和驅動所述多個全局位線的部分以及所述多個全局字線的部分以進行讀操作和寫操作。
全文摘要
描述了用于提供磁存儲器的方法和系統。所述方法和系統包括提供存儲陣列片(MAT)、中間電路、全局位線、全局字線和全局電路。每個MAT包括磁存儲單元、位線和字線。磁存儲單元中的每一個包括至少一個磁元件和至少一個選擇器件。磁元件能夠使用通過磁元件驅動的寫電流進行編程。位線和字線對應于磁存儲單元。中間電路控制MAT內的讀操作和寫操作。每個全局位線對應于多個MAT的第一部分。每個全局字線對應于多個MAT的第二部分。全局電路選擇并驅動全局位線的部分以及全局字線的部分以進行讀操作和寫操作。
文檔編號G11C19/08GK102483956SQ201080040444
公開日2012年5月30日 申請日期2010年9月7日 優先權日2009年9月11日
發明者A.E.翁格 申請人:格蘭迪斯股份有限公司