專利名稱：一種可靠執行數據銷毀的硬件電路的制作方法
技術領域：
本發明涉及一種針對電子盤可靠執行數據銷毀的方法。具體是一種硬件延時觸發電路及相關鎖定電路。
背景技術：
固態存儲盤設備作為一種非易失性存儲介質，以其存儲密度大、攜帶方便、功耗低、掉電數據保持時間長及抗震性好等諸多優點，已廣泛應用于電子類領域。數據銷毀功能作為固態存儲盤的特殊功能被應用于高度安全的環境。數據銷毀功能是通過外部觸發信號的觸發進行全盤數據銷毀工作的，銷毀的數據無法進行恢復，因此怎樣有效、可靠的實現電子盤的數據銷毀工作是至關重要的
發明內容
本發明的目的在于提供一種硬件電路的實現方法，解決了可靠的上電狀態，雜波濾除、延時觸發功能及電路的鎖定。本發明的技術解決方案是一種可靠執行數據銷毀的硬件電路，其特殊之處在于，該硬件電路包括單片機以及與單片機連接的延時觸發電路、與延時觸發電路連接的自鎖電路和放電電路。上述延時觸發電路包括固定數據銷毀輸入信號電壓的上拉電阻，防高電平輸入的二極管，及用于后級電路保護的PMOS ；當有有效的數據銷毀信號時給后級電容充電，通過調整電容的容值大小來控制時間的長短。上述自鎖電路通過延遲電路及穩壓二極管把電壓抬升到能夠打開NMOS的開關電壓；所述自鎖電路由NMOS的D、S端相通與地線相連，觸發數據銷毀功能，把低電平直接引導延遲電路的輸入端形成；此后外界的數據銷毀信號再怎樣變化都不會影響到后級電路的輸出狀態。上述放電電路通過電阻與三極管組建；當固態存儲盤斷電后，延遲電路中積聚的電荷無法快速的釋放掉，會影響固態存儲盤的下次上電，因此當電源電壓掉電后三極管E、C 端導通把延遲電路的電荷快速釋放掉。本發明利用上電初始給數據銷毀信號一個可靠的電平，利用延時觸發電路實現電路的雜波濾除及時間延遲，通過自鎖電路來保證信號的固定電平，通過放電電路實現自鎖電路電荷的積累瞬間泄流問題，保證下次上電的可靠復位。利用上拉電阻把數據銷毀信號上拉到VCC，在上電初始就能確保上電的初始狀態， 利用延遲電路可有效改善數據銷毀信號的波形及信號的時間延遲提高其可靠性。
圖1是本發明的電路示意框圖；圖2是本發明的硬件延遲電路圖
圖3是本發明的放電電路4是本發明的自鎖電路5是本發明的整體電路圖
具體實施例方式參見圖1及圖5，一種可靠執行數據銷毀的硬件電路，其特殊之處在于，該硬件電路包括單片機以及與單片機連接的延時觸發電路、與延時觸發電路連接的自鎖電路和放電電路。參見圖2，延時觸發電路包括固定數據銷毀輸入信號電壓的上拉電阻，防高電平輸入的二極管，及用于后級電路保護的PMOS ；當有有效的數據銷毀信號時給后級電容充電， 通過調整電容的容值大小來控制時間的長短。參見圖4，自鎖電路通過延遲電路及穩壓二極管把電壓抬升到能夠打開NMOS的開關電壓；所述自鎖電路由NMOS的D、S端相通與地線相連，觸發數據銷毀功能，把低電平直接引導延遲電路的輸入端形成；此后外界的數據銷毀信號再怎樣變化都不會影響到后級電路的輸出狀態。參見圖3，放電電路通過電阻與三極管組建；當固態存儲盤斷電后，延遲電路中積聚的電荷無法快速的釋放掉，會影響固態存儲盤的下次上電，因此當電源電壓掉電后三極管E、C端導通把延遲電路的電荷快速釋放掉。本發明上電初始給數據銷毀信號一個可靠的電平，把數據銷毀信號上拉到VCC; 利用NMOS管及電容器來控制及管理充電時間已達到延遲目的，可通過調整電容的容值來調整時間的長短；通過延遲電路中電容的電壓開啟PMOS管形成自鎖反饋電路；保證信號的固定電平；放電電路實現自鎖電路電荷的積累瞬間泄流問題，保證下次上電的可靠復位。
權利要求
1.一種可靠執行數據銷毀的硬件電路，其特征在于，該硬件電路包括單片機以及與單片機連接的延時觸發電路、與延時觸發電路連接的自鎖電路和放電電路。
2.根據權利要求1所述可靠執行數據銷毀的硬件電路，其特征在于，所述延時觸發電路包括固定數據銷毀輸入信號電壓的上拉電阻，防高電平輸入的二極管，及用于后級電路保護的PMOS ；當有有效的數據銷毀信號時給后級電容充電，通過調整電容的容值大小來控制時間的長短。
3.根據權利要求1所述可靠執行數據銷毀的硬件電路，其特征在于，所述自鎖電路通過延遲電路及穩壓二極管把電壓抬升到能夠打開NMOS的開關電壓；所述自鎖電路由NMOS 的D、S端相通與地線相連，觸發數據銷毀功能，把低電平直接引導延遲電路的輸入端形成。
4.根據權利要求1所述可靠執行數據銷毀的硬件電路，其特征在于，所述放電電路通過電阻與三極管組建；當電源電壓掉電后三極管E、C端導通把延遲電路的電荷快速釋放掉。
全文摘要
一種可靠執行數據銷毀的硬件電路，該硬件電路包括單片機以及與單片機連接的延時觸發電路、與延時觸發電路連接的自鎖電路和放電電路。本發明利用上電初始給數據銷毀信號一個可靠的電平，利用延時觸發電路實現電路的雜波濾除及時間延遲，通過自鎖電路來保證信號的固定電平，通過放電電路實現自鎖電路電荷的積累瞬間泄流問題，保證下次上電的可靠復位；利用上拉電阻把數據銷毀信號上拉到VCC，在上電初始就能確保上電的初始狀態，利用延遲電路可有效改善數據銷毀信號的波形及信號的時間延遲提高其可靠性。
文檔編號G11C16/14GK102568585SQ20101060014
公開日2012年7月11日 申請日期2010年12月17日 優先權日2010年12月17日
發明者劉升, 劉金蓮 申請人:西安奇維測控科技有限公司