專(zhuān)利名稱(chēng)：用于自刷新模式的存儲(chǔ)器裝置控制的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)，以及具體來(lái)講涉及具有自刷新模式的存儲(chǔ)器裝置。
背景技術(shù)：
在典型的計(jì)算機(jī)硬件體系結(jié)構(gòu)中，集成電路(IC)存儲(chǔ)器裝置芯片是由分立的IC 存儲(chǔ)器控制器芯片控制的，該IC存儲(chǔ)器控制器芯片在所述存儲(chǔ)器裝置的正常操作期間，控 制寫(xiě)入數(shù)據(jù)至所述存儲(chǔ)器裝置和控制從所述存儲(chǔ)器裝置讀取數(shù)據(jù)。一些存儲(chǔ)器裝置能夠在 自刷新模式中運(yùn)行，在自刷新模式中，即使當(dāng)所述存儲(chǔ)器控制器斷電(power off)時(shí)，所述 存儲(chǔ)器裝置也能維持它所存儲(chǔ)的數(shù)據(jù)。對(duì)于一些存儲(chǔ)器裝置，諸如DDRl和DDR2寄存的雙列直插式存儲(chǔ)器模塊(RDIMM) (其中DDR代表“雙倍數(shù)據(jù)速率”)，可以使用所述存儲(chǔ)器裝置的RESET信號(hào)，來(lái)通過(guò)保持所述 存儲(chǔ)器裝置的時(shí)鐘使能(CKE)線為低，同時(shí)允許所述存儲(chǔ)器控制器被掉電(power down), 將所述存儲(chǔ)器裝置保持在自刷新模式中。對(duì)于其它存儲(chǔ)器裝置，諸如DDR3 RDIMM存儲(chǔ)器裝 置，斷言(asserting)所述RESET信號(hào)使所述存儲(chǔ)器裝置退出自刷新模式。因而，當(dāng)所述存 儲(chǔ)器控制器斷電的時(shí)候，不能使用所述RESET信號(hào)來(lái)將所述存儲(chǔ)器裝置保持在自刷新模式 中，由此可能危及存儲(chǔ)在存儲(chǔ)器裝置中的數(shù)據(jù)的完整性
發(fā)明內(nèi)容
在一個(gè)實(shí)施例中，本發(fā)明是一種用于操作具有存儲(chǔ)器裝置、存儲(chǔ)器控制器和電源 模塊的存儲(chǔ)器電路的方法。所述存儲(chǔ)器控制器通過(guò)施加時(shí)鐘使能(CKE)信號(hào)到所述存儲(chǔ)器 裝置的CKE輸入端來(lái)控制所述存儲(chǔ)器裝置的正常操作，其中所述CKE輸入端進(jìn)一步被連接 至被電源模塊供電至CKE終止電壓的CKE終止節(jié)點(diǎn)。然后所述存儲(chǔ)器控制器通過(guò)以下來(lái)逐 步掉電(1)所述存儲(chǔ)器控制器驅(qū)動(dòng)所述CKE信號(hào)為低，(2)然后所述電源模塊將所述CKE 終止電壓掉電，以及(3)然后所述電源模塊將所述存儲(chǔ)器控制器掉電。在另一個(gè)實(shí)施例中，本發(fā)明是一種電路，包括(1)具有CKE輸入端的存儲(chǔ)器裝置， (2)被連接來(lái)施加CKE信號(hào)到CKE輸入端的存儲(chǔ)器控制器，以及(3)被連接來(lái)施加CKE終止 電壓到連接至所述CKE輸入端的CKE終止節(jié)點(diǎn)的電源模塊。在正常操作期間，所述存儲(chǔ)器 控制器將所述CKE信號(hào)施加到所述CKE輸入端，而所述電源模塊施加所述CKE終止電壓到 所述CKE終止節(jié)點(diǎn)。在掉電操作期間，所述存儲(chǔ)器控制器驅(qū)動(dòng)所述CKE信號(hào)為低，繼之以所 述電源模塊將所述CKE終止電壓掉電，繼之以所述電源模塊將所述存儲(chǔ)器控制器掉電。在又一個(gè)實(shí)施例中，本發(fā)明是一種電源模塊，其用于如下的電路，該電路包括具 有CKE輸入端的存儲(chǔ)器裝置，和被連接來(lái)施加CKE信號(hào)到所述CKE輸入端的存儲(chǔ)器控制器。 所述電源模塊適于被連接來(lái)施加CKE終止電壓到連接至所述CKE輸入端的CKE終止節(jié)點(diǎn)。 在正常操作期間，所述存儲(chǔ)器控制器施加所述CKE信號(hào)到所述CKE輸入端，而所述電源模塊 施加所述CKE終止電壓到所述CKE終止節(jié)點(diǎn)。在掉電操作期間，所述存儲(chǔ)器控制器驅(qū)動(dòng)所 述CKE信號(hào)為低，繼之以所述電源模塊將所述CKE終止電壓掉電，繼之以所述電源模塊將所述存儲(chǔ)器控制器掉電。
根據(jù)下面的詳細(xì)說(shuō)明、所附權(quán)利要求書(shū)和附圖，本發(fā)明的其他方面、特征和優(yōu)點(diǎn)將 變得更加明顯，在附圖中相同參考標(biāo)記表示類(lèi)似或相同的要素。圖1示出了依照本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)器電路的簡(jiǎn)化框圖；圖2示出了依照本發(fā)明一個(gè)實(shí)施例的將圖1的存儲(chǔ)器電路掉電的過(guò)程的流程圖； 以及圖3示出了依照本發(fā)明一個(gè)實(shí)施例的接著圖2的掉電過(guò)程的、將圖1的存儲(chǔ)器電 路加電(power up)的過(guò)程的流程圖。
具體實(shí)施例方式如本說(shuō)明書(shū)里使用的，術(shù)語(yǔ)“斷電”指的是這樣一種集成電路(IC)芯片的狀態(tài)，其 中沒(méi)有電源施加到該芯片。術(shù)語(yǔ)“通電(power on)”指的是電源被施加到所述芯片的狀態(tài)。 術(shù)語(yǔ)“加電”指的是從斷電狀態(tài)到通電狀態(tài)的轉(zhuǎn)換，而術(shù)語(yǔ)“掉電”指的是從通電狀態(tài)到斷 電狀態(tài)的轉(zhuǎn)換。圖1示出了依照本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)器電路100的簡(jiǎn)化框圖。存儲(chǔ)器電路100 包括DDR3 RDIMM存儲(chǔ)器裝置102，存儲(chǔ)器控制器104，電源模塊106，復(fù)位控制器108，以及 終止電阻器110。存儲(chǔ)器控制器104控制數(shù)據(jù)到存儲(chǔ)器裝置102的寫(xiě)入和數(shù)據(jù)從存儲(chǔ)器裝 置102的讀取。電源模塊106分別經(jīng)由電源線112和電源線114向存儲(chǔ)器裝置102和存儲(chǔ) 器控制器104供電。此外，電源模塊106提供終止電壓Vttcke到終止電阻器110，其中電源 模塊106能夠?qū)⑺鼋K止電壓Vttcke掉電，同時(shí)維持另一個(gè)DRAM電源線112通電。在圖 1中，Vttcke既表示終止節(jié)點(diǎn)又表示由電源模塊106施加到該終止節(jié)點(diǎn)的終止電壓。復(fù)位 控制器108施加(低電平有效)復(fù)位信號(hào)116來(lái)將存儲(chǔ)器裝置102復(fù)位。除圖1中未示出的許多不同信號(hào)之外，存儲(chǔ)器控制器104還施加時(shí)鐘使能信號(hào)CKE 到存儲(chǔ)器裝置102的CKE輸入端118。為了使存儲(chǔ)器控制器104能寫(xiě)數(shù)據(jù)到存儲(chǔ)器裝置102 和從存儲(chǔ)器裝置102讀取數(shù)據(jù)，所述CKE信號(hào)必須為高。如圖1所示，除被連接至來(lái)自存儲(chǔ) 器控制器104的CKE信號(hào)之外，存儲(chǔ)器裝置102的CKE輸入端118還經(jīng)由終止電阻器110 連接至來(lái)自電源模塊106的終止電壓Vttcke。在一個(gè)實(shí)現(xiàn)方式中，圖1中示出的每個(gè)元件(包括終止電阻器110)是安裝在電路 板上并經(jīng)由合適的板跡線互連的分立的電子模塊。存儲(chǔ)器控制器104可以是更大的集成電 路模塊的一部分，該集成電路模塊除提供對(duì)存儲(chǔ)器裝置102的控制之外，還提供與圖1中未 示出的其他系統(tǒng)元件相關(guān)的其他功能。同樣地，電源模塊106可以向圖1中未示出的其它 系統(tǒng)元件(包括其它存儲(chǔ)器裝置)供電。圖2示出了依照本發(fā)明一個(gè)實(shí)施例的用于將圖1的存儲(chǔ)器電路100掉電的過(guò)程的 流程圖。在步驟202，存儲(chǔ)器控制器104將所述CKE信號(hào)驅(qū)動(dòng)為低，由此將存儲(chǔ)器裝置102 置于自刷新模式中。在步驟204，電源模塊106將所述終止電壓Vttcke掉電至地。在步驟 206，電源模塊106將存儲(chǔ)器控制器104掉電。通過(guò)將所述終止電壓Vttcke保持為低，存儲(chǔ) 器電路100確保了 在存儲(chǔ)器控制器104被掉電的同時(shí)并且只要存儲(chǔ)器控制器104保持被斷電，存儲(chǔ)器裝置102停留在自刷新模式中。應(yīng)注意的是，在圖2的整個(gè)過(guò)程期間，電源模 塊102將DRAM電源線112維持在它們的正常操作電平，并且復(fù)位控制器108將(低電平有 效)復(fù)位信號(hào)116維持在高電平。這使得存儲(chǔ)器控制器104能夠被完全斷電。圖3示出了依照本發(fā)明一個(gè)實(shí)施例的、接著圖2的掉電過(guò)程的、用于將圖1的存儲(chǔ) 器電路100加電的過(guò)程的流程圖。在步驟302，電源模塊106將存儲(chǔ)器控制器104加電。在 步驟304，存儲(chǔ)器控制器104將CKE信號(hào)驅(qū)動(dòng)為低，這是用于加電復(fù)位的初始默認(rèn)設(shè)置。在 步驟306，電源模塊106將終止電壓Vttcke加電。通過(guò)將所述終止電壓Vttcke保持為低， 存儲(chǔ)器電路100確保存儲(chǔ)器裝置102停留在自刷新模式中，直到存儲(chǔ)器控制器104被加電 并且能夠重新開(kāi)始控制存儲(chǔ)器裝置102的操作。這里，再一次的，在圖3的整個(gè)過(guò)程中，電 源模塊106將DRAM電源線112維持在它們的正常操作電平，并且復(fù)位控制器108將復(fù)位信 號(hào)116維持在高電平。雖然已經(jīng)以具有終止電阻器110的圖1的存儲(chǔ)器電路100的角度描述了本發(fā)明， 但是應(yīng)該理解的是，可以使用其它合適的類(lèi)型的阻抗裝置和其組合來(lái)將所述存儲(chǔ)器裝置的 CKE輸入端連接到合適的終止電壓。雖然已經(jīng)以具有單個(gè)DDR3 RDIMM存儲(chǔ)器裝置的圖1的存儲(chǔ)器電路100的角度描述 了本發(fā)明，但是應(yīng)該理解的是，總的來(lái)說(shuō)，本發(fā)明可以被實(shí)現(xiàn)用于任何適當(dāng)類(lèi)型的具有一個(gè) 或多個(gè)存儲(chǔ)器裝置的存儲(chǔ)器拓?fù)浣Y(jié)構(gòu)，其中那些存儲(chǔ)器裝置可以是RDIMM，諸如DDR1，DDR2 或DDR3 RDIMMs或者其它適當(dāng)?shù)陌迳?on-board)裝置。本發(fā)明可以被實(shí)現(xiàn)為基于電路(模擬的、數(shù)字的或模擬數(shù)字混合的)的處理，包括 如單個(gè)集成電路(諸如ASIC或FPGA)、多芯片模塊、單個(gè)卡、或多卡電路組件的可能實(shí)現(xiàn)方 式。對(duì)本領(lǐng)域技術(shù)人員顯而易見(jiàn)的是，電路元件的各種功能也可以被實(shí)現(xiàn)為以軟件程序形 式的處理塊。這種軟件可以應(yīng)用于例如數(shù)字信號(hào)處理器、微控制器或通用計(jì)算機(jī)中。出于本說(shuō)明書(shū)的目的，術(shù)語(yǔ)“耦合”、“耦合中”、“被耦合”、“連接”、“連接中”、或“被 連接”指的是任何本領(lǐng)域中已知的或?qū)?lái)開(kāi)發(fā)的允許能量在兩個(gè)或更個(gè)元件之間傳輸方 式，并且構(gòu)思了插入一個(gè)或多個(gè)另外的元件，但不是必需的。相反地，術(shù)語(yǔ)“被直接耦合”、 “被直接連接”等則暗指沒(méi)有這些附加元件。此外將理解的是，本領(lǐng)域技術(shù)人員在不脫離如下述權(quán)利要求所表述的本發(fā)明的范 圍的情況下，可對(duì)為了解釋本發(fā)明的本質(zhì)而已經(jīng)描述和舉例示出的各部分的細(xì)節(jié)、材料和 布置的作出各種改變。權(quán)利要求書(shū)中附圖數(shù)字和/或附圖參考標(biāo)志的使用意在標(biāo)識(shí)所要求保護(hù)的主題 的一個(gè)或多個(gè)的可能的實(shí)施例，以方便權(quán)利要求的解釋。這種使用不應(yīng)被認(rèn)為是必然將權(quán) 利要求的范圍限制為相應(yīng)附圖中示出的實(shí)現(xiàn)方式。應(yīng)該理解的是，這里說(shuō)明的示例性方法的各步驟不是必須按照所描述的步驟執(zhí)行 的，并且所述方法的各步驟的順序應(yīng)當(dāng)被理解為僅僅是示例性的。同樣的，在符合本發(fā)明的 各種實(shí)施例的方法中，可以包括附加步驟，并且可以省略或合并某些步驟。雖然下述方法權(quán)利要求中的要素(如果有)被以具有對(duì)應(yīng)標(biāo)記的特定順序來(lái)敘 述，但是并不必然意圖將這些要素局限于以該特定順序?qū)崿F(xiàn)，除非權(quán)利要求的引述以另外 的方式暗指了用于實(shí)現(xiàn)這些要素中的某些或全部的特定順序。這里提及的“一個(gè)實(shí)施例”或“一實(shí)施例”指的是結(jié)合所述實(shí)施例描述的特定特征、結(jié)構(gòu)或者特性可以被包括在本發(fā)明的至少一個(gè)實(shí)施例中。在說(shuō)明書(shū)中多處出現(xiàn)的短語(yǔ) “在一個(gè)實(shí)施例中”并不是必然都表示同一實(shí)施例，也不是必然表示其他實(shí)施例互不包含的 獨(dú)立或可替換實(shí)施例。上述情況也適用于術(shù)語(yǔ)“實(shí)現(xiàn)方式”。
權(quán)利要求
一種用于操作存儲(chǔ)器電路的方法，所述存儲(chǔ)器電路具有存儲(chǔ)器裝置、存儲(chǔ)器控制器和電源模塊，所述方法包括如下步驟(a)所述存儲(chǔ)器控制器通過(guò)施加時(shí)鐘使能CKE信號(hào)到所述存儲(chǔ)器裝置的CKE輸入端來(lái)控制所述存儲(chǔ)器裝置的正常操作，其中所述CKE輸入端進(jìn)一步被連接至被電源模塊供電至CKE終止電壓的CKE終止節(jié)點(diǎn)；和(b)然后通過(guò)以下將存儲(chǔ)器控制器掉電(b1)所述存儲(chǔ)器控制器將所述CKE信號(hào)驅(qū)動(dòng)為低；(b2)然后所述電源模塊將所述CKE終止電壓掉電；以及(b3)然后所述電源模塊將所述存儲(chǔ)器控制器掉電。
2.如權(quán)利要求1所述的方法，還包括(c)通過(guò)下述將所述存儲(chǔ)器控制器加電(cl)所述電源模塊將所述存儲(chǔ)器控制器加電；(c2)然后所述存儲(chǔ)器控制器將所述CKE信號(hào)驅(qū)動(dòng)為低；以及(c3)然后所述電源模塊將所述CKE終止電壓加電。
3.如權(quán)利要求1所述的方法，其中所述存儲(chǔ)器裝置是寄存的雙列直插式存儲(chǔ)器模塊 RDIMM0
4.如權(quán)利要求3所述的本方法，其中所述RDMM存儲(chǔ)器裝置是雙倍數(shù)據(jù)速率三DDR3 RDIMM存儲(chǔ)器裝置。
5.如權(quán)利要求1所述的方法，其中所述電源模塊施加一個(gè)或多個(gè)其它電壓到所述存儲(chǔ) 器裝置，其中在步驟(b2)中，所述電源模塊將所述CKE終止電壓掉電同時(shí)將所述一個(gè)或多 個(gè)其它電壓維持為通電。
6.如權(quán)利要求1所述的方法，其中所述CKE終止節(jié)點(diǎn)經(jīng)由電阻器與所述CKE輸入端相連。
7.一種電路，包括存儲(chǔ)器裝置，其具有時(shí)鐘使能CKE輸入端；存儲(chǔ)器控制器，其被連接來(lái)施加CKE信號(hào)到所述CKE輸入端；以及電源模塊，其被連接來(lái)施加CKE終止電壓到連接至所述CKE輸入端的CKE終止節(jié)點(diǎn)，其中在正常操作期間，所述存儲(chǔ)器控制器施加所述CKE信號(hào)到所述CKE輸入端，而所述電源 模塊施加所述CKE終止電壓到所述CKE終止節(jié)點(diǎn)；以及在掉電操作期間，所述存儲(chǔ)器控制器將所述CKE信號(hào)驅(qū)動(dòng)為低，繼之以所述電源模塊 將所述CKE終止電壓掉電，繼之以所述電源模塊將所述存儲(chǔ)器控制器掉電。
8.如權(quán)利要求7所述的電路，其中在加電操作期間，所述電源模塊將所述存儲(chǔ)器控制 器加電，繼之以所述存儲(chǔ)器控制器將所述CKE信號(hào)驅(qū)動(dòng)為低，繼之以所述電源模塊將所述 CKE終止電壓加電。
9.一種用于電路的電源模塊，所述電路包括具有時(shí)鐘使能(CKE)輸入端的存儲(chǔ)器裝置 以及被連接來(lái)施加CKE信號(hào)到所述CKE輸入端的存儲(chǔ)器控制器，其中所述電源模塊適用于被連接來(lái)施加CKE終止電壓到連接至所述CKE輸入端的CKE終止 節(jié)點(diǎn)在正常操作期間，所述存儲(chǔ)器控制器施加所述CKE信號(hào)到所述CKE輸入端，而所述電源 模塊施加所述CKE終止電壓到所述CKE終止節(jié)點(diǎn)；以及在掉電操作期間，所述存儲(chǔ)器控制器將所述CKE信號(hào)驅(qū)動(dòng)為低，繼之以所述電源模塊 將所述CKE終止電壓掉電，繼之以所述電源模塊將所述存儲(chǔ)器控制器掉電。
10.如權(quán)利要求9所述的電源模塊，其中在加電操作期間，所述電源模塊將所述存儲(chǔ)器 控制器加電，繼之以所述存儲(chǔ)器控制器將動(dòng)所述CKE信號(hào)驅(qū)為低，繼之以所述電源模塊將 所述CKE終止電壓加電。
全文摘要
在存儲(chǔ)器電路中，為了確保諸如DDR3 RDIMM的存儲(chǔ)器裝置在存儲(chǔ)器控制器掉電并斷電的同時(shí)安全地以自刷新模式運(yùn)行，所述存儲(chǔ)器裝置的時(shí)鐘使能(CKE)輸入端與下面兩個(gè)相連(i)所述存儲(chǔ)器控制器施加的CKE信號(hào)；以及(ii)所述電源模塊提供的終止電壓。為了將所述存儲(chǔ)器控制器掉電，存儲(chǔ)器控制器將所述CKE信號(hào)驅(qū)動(dòng)為低，然后所述電源模塊將所述終止電壓驅(qū)動(dòng)為低，然后所述電源模塊將所述存儲(chǔ)器控制器掉電。為了恢復(fù)正常操作，所述電源模塊將所述存儲(chǔ)器控制器加電，然后所述存儲(chǔ)器控制器將所述CKE信號(hào)驅(qū)動(dòng)為低，然后所述電源模塊將所述終止電壓加電。通過(guò)將所述終止電壓保持為低，所述存儲(chǔ)器電路確保在所述存儲(chǔ)器裝置掉電并斷電的同時(shí)，所述存儲(chǔ)器裝置停留在自刷新模式中。
文檔編號(hào)G11C11/406GK101882464SQ201010171270
公開(kāi)日2010年11月10日 申請(qǐng)日期2010年4月28日 優(yōu)先權(quán)日2009年4月29日
發(fā)明者D·N·巴哈克塔, E·D·佩爾森, J·C·克里茲 申請(qǐng)人:Lsi公司