專利名稱：用于補償半導體存儲裝置的溫度測量范圍的電路的制作方法
技術領域：
在此描述的實施例涉及半導體存儲裝置，以及具體地說涉及用于補償半導體存儲 裝置的溫度測量范圍的電路。
背景技術：
一般來說，半導體存儲裝置的溫度測量電路通過使用振蕩信號來測量溫度，該振 蕩信號具有不論溫度如何變化都不會變化的頻率，并且具有脈寬隨溫度變化而變化的脈 沖。此時，通過使用具有隨溫度變化而變化的脈寬的脈沖作為計數器的使能信號、并且當計 數器被使能時對振蕩信號計數，溫度信息被編碼并輸出。如此，通過使用該脈沖作為使能信號來使能計數器，并且被使能的計數器對振蕩 信號進行計數的溫度測量電路存在以下問題。當該脈沖被使能時，計數器對振蕩信號計數，使得該脈沖被使能時計數器的輸出 可能超過最大值。如果4比特的計數器具有最大值(1，1，1，1)，則計數器后續計數輸出是 (0,0,0,0)。結果，計數器的輸出值隨溫度升高而增大的溫度測量電路不能精確地測量溫度， 因為計數器達到最大值并且之后下降至最小值。
發明內容
本文公開了一種補償半導體存儲裝置的溫度測量范圍的電路，該電路可以借助于 計數器對溫度信息編碼來補償半導體存儲裝置的溫度測量電路的輸出。在本發明的一個實施例中，一種用于補償半導體存儲裝置的溫度測量范圍的電 路，當具有隨溫度變化而變化的脈寬的溫度脈沖被使能時，該電路輸出對振蕩信號進行計 數的結果作為溫度信息碼信號，在該電路中，確定是否響應于所述溫度脈沖和溫度信息碼 信號，而執行對振蕩信號進行計數的計數操作，以及是否將所述溫度信息碼信號固定到預 定值。在本發明的另一個實施例中，一種用于補償半導體存儲裝置的溫度測量范圍的電 路包括計數使能信號發生單元，配置為響應于控制信號，輸出具有隨溫度變化而變化的脈 寬的溫度脈沖，作為計數使能信號；計數器，配置為響應于所述計數使能信號，對振蕩信號 進行計數，并輸出計數結果作為計數信號；以及輸出控制單元，配置為響應于所述計數信號 和溫度脈沖，產生所述控制信號，并且響應于所述控制信號，輸出所述計數信號作為溫度信 息碼信號或將所述溫度信息碼信號固定到最大值。
下面在“具體實施方式
”部分描述本發明的這些和其他特征、方面和實施例。
結合附圖描述本發明的特征、方面和實施例，在附圖中圖1是根據一個實施例的用于補償半導體存儲裝置的溫度測量范圍的示例性電 路的示意方框圖；圖2是根據一個實施例的圖1的示例性計數使能信號發生單元的配置圖；圖3是根據一個實施例的圖1的示例性輸出控制單元的示意方框圖；圖4是根據一個實施例的圖3的示例性控制信號發生器的配置圖；以及圖5是根據一個實施例的圖3的示例性輸出單元的配置圖。
具體實施例方式如圖1所示，根據一個實施例的用于補償半導體存儲裝置的溫度測量范圍的電路 可以配置為包括計數使能信號發生單元300、計數器400和輸出控制單元500，并且還包括 振蕩器100和溫度可變脈沖發生單元200。振蕩器100優選為能產生振蕩信號‘0SC’，該振蕩信號具有基本上不受溫度變化 影響的預定頻率。溫度可變脈沖發生單元200 (TVP⑶)配置為產生溫度脈沖‘Impulse’，該溫度脈沖 具有依賴于溫度變化的脈寬。例如，溫度可變脈沖發生單元200可以產生具有隨溫度升高 而增大的脈寬的溫度脈沖‘T_pulse’。計數使能信號發生單元300 (CES⑶)配置為響應于控制信號‘ctrl’，可以輸出溫 度脈沖‘Impulse’作為計數使能信號‘cnt_en’。例如，當控制信號‘ctrl’被使能時，計數 使能信號發生單元300可以輸出溫度脈沖‘Impulse’作為計數使能信號‘cnt_en’，而當控 制信號‘ctrl’被禁止時，禁止計數使能信號‘cnt_en’。計數器400配置為響應于計數使能信號‘cnt_en’，對振蕩信號‘osc’進行計數，并 輸出計數結果作為計數信號‘cnt<0:3>’。例如，當計數使能信號‘cnt_en’被使能時，計數 器可以通過對振蕩信號‘osc’進行計數，來增加計數信號‘cnt<0:3>’的值。同時，當計數 使能信號‘cnt_en’被禁止時，則計數器400停止對振蕩信號‘osc’進行計數，并且計數器 400被復位。輸出控制單元500(0⑶)配置為響應于計數信號‘cnt<0:3>’和溫度脈沖‘T_ pulse’，產生控制信號‘ctrl’。輸出控制單元500可以響應于控制信號‘ctrl’，輸出計數 信號作為溫度信息碼信號‘T_COde<0:3>’，或者將溫度信息碼信號‘T_COde<0:3>’固定為 最大值。例如，當計數信號‘cnt<0:3>’達到最大值時，輸出控制單元500可以禁止控制信 號‘ctrl’，而當溫度脈沖‘Impulse’被使能時，可以使能控制信號‘ctrl’。另外，當控制信 號‘ctrl’被使能時，輸出控制單元500可以輸出計數信號‘cnt<0:3>’作為溫度信息碼信 號‘T_COde<0:3>’，并且當控制信號‘ctrl’被禁止時，將溫度信息碼信號‘T_COde<03>’固 定為最大值。計數使能信號發生單元300配置為當控制信號‘Ctrl’被使能至高電平時，輸出溫 度脈沖‘Impulse’作為計數使能信號‘cnt_en’，而當控制信號被禁止至低電平時，禁止計數使能信號‘cnt_en’。如圖2所示，計數使能信號發生單元300可以配置為包括第一 NAND門NDll和第 一反相器VII。第一 NAND門NDll可以接收溫度脈沖‘Impulse，和控制信號‘ctrl，。第一 反相器IVll接收第一 NAND門NDll的輸出信號，并輸出第一 NAND門NDll的輸出信號的反 相信號，作為計數使能信號‘cnt_en’。如圖3所示，輸出控制單元500可以配置為包括控制信號發生器510 (CSG)和輸出 單元 520 (OU)。控制信號發生器510配置為當計數信號‘cnt<0:3>’達到最大值(1,1,1,1)時，將 控制信號‘ctrl’禁止至低電平，而當溫度脈沖‘Impulse’被使能至高電平時，將控制信號 ‘ctrl’使能至高電平。輸出單元520配置為當控制信號‘ctrl’被使能至高電平時，輸出計數信號 ‘cnt<0:3>’作為溫度信息碼信號‘T_COde<0:3>’，而當控制信號‘ctrl’被禁止至低電平 時，將溫度信息碼信號‘T_COde<0:3>’固定到最大值(1，1，1，1)。如圖4所示，控制信號發生器510可以配置為包括禁止脈沖發生單元511、使能 脈沖發生單元512以及脈沖組合單元513。禁止脈沖發生單元511可以配置為包括比較部分511-1和第一脈沖發生部分 511-2。比較部分511-1可以配置為當計數信號‘cnt<0:3>’達到最大值(1,1,1,1)時，
產生被使能至低電平的比較信號‘com’。比較部分511-1可以配置為包括第二 NAND門ND21。第二 NAND門ND21可以通過 接收計數信號‘cnt<0:3>’，輸出比較信號‘com’。第一脈沖發生部分511-2可以配置為當比較信號‘com’被使能至低電平時，產生 被使能至低電平的禁止脈沖‘dis_pulse’。第一脈沖發生部分511-2可以配置為包括第一延遲器delay21、第二反相器IV21 和第三反相器IV22以及NOR門N0R21。第一延遲器delay21配置為接收比較信號‘com，。 第二反相器IV21配置為接收第一延遲器delay21的輸出信號。NOR門N0R21配置為接收 比較信號‘com’和第二反相器IV21的輸出信號。第三反相器IV22配置為通過接收NOR門 N0R21的輸出信號，輸出禁止脈沖‘dis_pulse，。使能脈沖發生單元512可以配置為當溫度脈沖‘Impulse’被使能至高電平時，產 生被使能至高電平的使能脈沖‘en_pulse’。使能脈沖發生單元512可以配置為包括第二延遲器delay22、第四反相器IV23和 第五反相器IV24以及第三NAND門ND22。第二延遲器delay22配置為接收溫度脈沖‘T_ pulse，。第四反相器IV23配置為接收第二延遲器delay22的輸出信號。第三NAND門ND22 配置為接收溫度脈沖‘Impulse’和第四反相器IV23的輸出信號。第五反相器IV24配置為 通過接收第三NAND門ND22的輸出信號，輸出使能脈沖‘en_pulse’。脈沖組合單元513配置為當輸入禁止脈沖‘dis_pulse，時，將控制信號‘ctrl’ 禁止至低電平，而當輸入使能脈沖‘erupulse’時，將控制信號‘ctrl’使能至高電平。脈沖組合單元513可以配置為包括輸出節點電壓控制部分513-1和鎖存部分 513-2。
在禁止脈沖‘dis_pulse’的使能時段即低電平時段期間，輸出節點電壓控制部分 513-1可以施加外部電壓‘VDD’到輸出節點‘node_A’，而在使能脈沖‘en_pulse’的使能時 段即高電平時段期間，輸出節點電壓控制部分513-1可以施加接地電壓‘VSS’到輸出節點 <node_A'。輸出節點控制部分513-1可以配置為包括第一晶體管P21和第二晶體管N21。禁 止脈沖‘dis_pulse’被輸入到第一晶體管P21的柵極，外部電壓‘VDD’被施加至第一晶體 管P21的源極，以及輸出節點‘node_A’被連接到第一晶體管P21的漏極。使能脈沖‘en_ pulse’被輸入到第二晶體管N21的柵極，輸出節點‘node_A’被連接到第二晶體管N21的漏 極，以及接地電壓‘VSS’被施加至第二晶體管N21的源極。鎖存部分513-2可以鎖存輸出節點‘n0de_A’的電壓電平，并輸出已鎖存的電壓電 平作為控制信號‘ctrl’的電壓電平。鎖存部分513-2可以配置為包括第六反相器IV25和第七反相器IV26。輸出節點 ‘n0de_A’連接到第六反相器IV25的輸入端，并且控制信號‘ctrl’從第六反相器IV25的輸 出端輸出。第七反相器IV26配置為接收第六反相器IV25的輸出信號，并將自身的輸出信 號輸出作為第六反相器IV25的輸入信號。輸出單元520配置為當控制信號‘Ctrl’被使能至到高電平時，輸出計數信號 ‘cnt<0:3>’作為溫度信息碼信號‘T_COde<0:3>，。輸出單元520配置為當控制信號‘ctrl， 被禁止至到低電平時，將溫度信息碼信號‘T_COde<0:3>’固定到最大值(1，1，1，1)。如圖5所示，輸出單元520可以配置為包括第四至第七NAND門ND31、ND32、ND33 和ND34，第八至第十五反相器IV31至IV38，以及第一至第四復用器MUXl至MUX4。第四NAND門ND31配置為接收第一計數信號‘cnt<0>，和控制信號‘ctrl，。第五 NAND門ND32配置為接收第二計數信號‘cnt<l>，和控制信號‘ctrl，。第六NAND門ND33 配置為接收第三計數信號‘cnt<2>’和控制信號‘ctrl’。第七NAND門ND34配置為接收第 四計數信號‘cnt<3>，和控制信號‘ctrl’。第八反相器IV31配置為接收第四NAND門ND31 的輸出信號。第九反相器IV32配置為接收第八反相器IV31的輸出信號。第一復用器MUXl 配置為響應于控制信號‘ctrl’，將第八反相器IV31的輸出信號或第九反相器IV32的輸出 信號輸出作為第一溫度信息碼信號“T_COde<0>’。第十反相器IV33配置為接收第五NAND 門ND32的輸出信號。第十一反相器IV34配置為接收第十反相器IV33的輸出信號。第二 復用器MUX2配置為響應于控制信號‘ctrl’，將第十反相器IV31的輸出信號或第十一反相 器IV32的輸出信號輸出作為第二溫度信息碼信號‘T_Code<l>’。第十二反相器IV35配置 為接收第六NAND門ND33的輸出信號。第十三反相器IV36配置為接收第十二反相器IV35 的輸出信號。第三復用器MUX3配置為響應于控制信號‘ctrl’，將第十二反相器IV31的輸 出信號或第十三反相器IV32的輸出信號輸出作為第三溫度信息碼信號‘T_Code<2>’。第 十四反相器IV37配置為接收第七NAND門ND34的輸出信號。第十五反相器IV38配置為接 收第十四反相器IV37的輸出信號。第四復用器MUX4配置為響應于控制信號‘ctrl’，將第 十四反相器IV37的輸出信號或第十五反相器IV38的輸出信號輸出作為第四溫度信息碼信 號‘T_Code<3>’。此時，當控制信號‘ctrl’處于高電平時，第一至第四復用器MUXl至MUX4 可以輸出第八反相器IV31、第十反相器IV33、第十二反相器IV35和第十四反相器IV37的 輸出信號，作為溫度信息碼信號‘T_COde<0:3>’。當控制信號‘ctrl’處于低電平時，第一至第四復用器MUXl至MUX4可以輸出第九反相器IV32、第十一反相器IV34、第十三反相器 IV36和第十五反相器IV38的輸出信號，作為溫度信息碼信號‘T_COde<0:3>’。下面將描述根據實施例的上述配置的半導體存儲裝置的溫度測量范圍補償電路 的操作。當溫度脈沖‘Impulse’被使能至高電平時，使能脈沖發生單元512配置為產生被 使能為高電平的使能脈沖‘en_pulse’。當該使能脈沖‘erupulse’輸入到脈沖組合單元513時，控制信號‘Ctrl’被使能 為高電平。當控制信號‘Ctrl’被使能為高電平時，計數使能信號發生單元300配置為輸出溫 度脈沖‘T_pulSe’，作為計數使能信號‘cnt_en’。因此，當溫度脈沖‘Impulse’轉變為高電 平時，計數使能信號‘cnt_en’也轉變為高電平。同樣，當溫度脈沖‘Impulse’轉變為低電 平時，計數使能信號‘cnt_en’也轉變為低電平。計數器400配置為當溫度脈沖‘Impulse’被使能為高電平時，通過對振蕩信號 iOSC'計數，對計數信號‘cnt<0:3>’進行計數。由于控制信號‘Ctrl’處于高電平，輸出控制單元500配置為輸出計數信號 ‘ cnt<0 3>，，作為溫度信息碼信號‘ T_code<0 3>，。如果直至溫度脈沖‘Impulse’被禁止至低電平為止，計數信號‘cnt<0:3>’的值未 達到最大值，則當溫度脈沖‘Impulse’被禁止至低電平時，計數使能信號‘cnt_en’被禁止 至低電平。因此，計數器400停止對振蕩信號‘osc’計數并且計數器400被復位。如果在溫度脈沖‘Impulse’被禁止至低電平之前，計數信號‘cnt<0:3>’達到最 大值(1，1，1，1)，則禁止脈沖發生單元511配置為產生被使能至低電平的禁止脈沖‘dis_ pulse' ο當禁止脈沖‘dis_pulse’產生時，脈沖組合單元513配置為將控制信號‘ctrl’禁 止至低電平。當控制信號‘ctrl’被使能至低電平時，輸出控制單元500配置為將溫度信息碼信 號‘T_COde<0:3>’固定到最大值(1，1，1，1)。另外，當控制信號‘ctrl’被禁止至低電平時， 盡管溫度脈沖‘Impulse’未被禁止至低電平，計數使能信號發生單元300配置為仍將計數 使能信號‘cnt_en’禁止至低電平，由于計數使能信號‘cnt_en’被禁止至低電平，計數器400停止對振蕩信號‘osc’ 進行計數并且計數器400被復位。通過補償溫度測量范圍，用于補償半導體存儲裝置的溫度測量范圍的電路可以產 生精確的溫度信息，使得使用計數器的溫度測量電路的輸出不超出溫度測量范圍。雖然上面已經描述了一些實施例，但是本領域技術人員將理解，描述的實施例僅 僅示例性的。因此，不應基于描述的實施例來限制在此描述的裝置和方法。而是，應當僅根 據所附的權利要求結合上面的描述和附圖來限制在此描述的裝置和方法。
權利要求
一種用于補償半導體存儲裝置的溫度測量范圍的電路，包括計數使能信號發生單元，配置為輸入具有與溫度成比例的脈寬的溫度脈沖，并響應于控制信號，輸出所述溫度脈沖作為計數使能信號；計數器，配置為響應于所述計數使能信號，對振蕩信號進行計數，并輸出與所述振蕩信號的計數結果相應的計數信號；輸出控制單元，配置為響應于所述計數信號和所述溫度脈沖，產生所述控制信號，并配置為輸出與所述計數信號成比例的溫度信息碼信號，或輸出處于與所述計數信號的最大值相應的固定電平的溫度信息碼信號。
2.根據權利要求1所述的電路，其中，所述計數使能信號發生單元配置為當所述控制 信號被使能時，輸出與所述溫度脈沖相應的計數使能信號，以及配置為當所述控制信號被 禁止時，禁止輸出所述計數使能信號。
3.根據權利要求1所述的電路，其中，所述輸出控制單元包括控制信號發生器，配置為當接收到的計數信號達到最大值時，禁止輸出所述控制信號， 當接收到的計數信號低于最大值時，使能輸出所述控制信號；以及輸出單元，配置為當所述控制信號被使能時，輸出與所述計數信號成比例的溫度信息 碼信號，以及配置為當所述控制信號被禁止時，輸出處于固定電平的溫度信息碼信號。
4.根據權利要求3所述的電路，其中，所述控制信號發生器包括禁止脈沖發生單元，配置為當所述溫度信息碼信號處于最大值時，產生禁止脈沖；使能脈沖發生單元，配置為響應于接收所述溫度脈沖，產生使能脈沖；脈沖組合單元，配置為當輸入所述禁止脈沖時，禁止所述控制信號，而當輸入所述使能 脈沖時，使能所述控制信號。
5.根據權利要求4所述的電路，其中，所述禁止脈沖發生單元包括比較部分，配置為接收所述計數信號，以及當所述接收的計數信號等于預定值時，使能 比較信號作為所述禁止脈沖；以及脈沖發生部分，配置為延遲輸出所述比較信號作為所述禁止脈沖。
6.根據權利要求4所述的電路，其中，所述使能脈沖發生單元包括第二延遲器、第四反 相器和第五反相器以及第三NAND門。
7.根據權利要求4所述的電路，其中，所述脈沖組合單元包括輸出節點電壓控制部分，配置為當所述禁止脈沖被使能時，將外部電壓施加到輸出節 點，當所述使能脈沖被使能時，施加所述外部電壓以將所述輸出節點施加到所述接地端；以 及鎖存部分，配置為鎖存所述輸出節點的電壓電平，并輸出所述已鎖存的電壓電平，作為 所述控制信號的電壓電平。
8.根據權利要求1所述的電路，所述電路還包括溫度可變脈沖發生單元，耦合到所述 計數使能信號發生單元和耦合到所述輸出控制單元。
9.根據權利要求8所述的電路，其中，所述溫度可變脈沖發生單元配置為產生具有依 賴于溫度變化的脈寬的溫度脈沖。
10.根據權利要求8所述的電路，其中，所述溫度可變脈沖發生單元配置為產生具有隨 溫度升高而增大的脈寬的溫度脈沖。
11.根據權利要求1所述的電路，還包括耦合到所述計數器的振蕩器。
12.根據權利要求11所述的電路，其中，所述振蕩器配置為產生具有基本上不受溫度 變化影響的預定頻率的振蕩信號。
13.根據權利要求3所述的電路，其中，所述輸出電路單元的輸出單元包括多個NAND 門、多個反相器和多個復用器。
14.根據權利要求3所述的電路，其中，所述輸出電路單元的輸出單元包括多個輸出子單元，每一個輸出子單元配置為經相應的NAND門、兩個反相器和復用器，輸入所述控制信 號和僅輸入所述計數信號的單個相應比特，使得每個輸出子單元僅輸出所述溫度信息碼信 號的單個比特。
全文摘要
本發明公開了一種用于補償半導體存儲裝置的溫度測量范圍的電路。該電路包括振蕩器、溫度可變脈沖發生單元、計數器和輸出控制單元。計數使能信號發生單元輸入溫度脈沖，并響應于接收控制信號，輸出與該溫度脈沖相應的計數使能信號。計數器響應于接收計數使能信號，輸入振蕩信號并對振蕩信號進行計數，并輸出計數信號。輸出控制單元輸出與計數信號成比例的溫度信息碼信號，或輸出處于與計數信號的最大值相應的固定電平的溫度信息碼信號。
文檔編號G11C7/04GK101989450SQ20101010086
公開日2011年3月23日 申請日期2010年1月26日 優先權日2009年7月31日
發明者金帝潤 申請人:海力士半導體有限公司