專利名稱：一種存儲電路的制作方法
技術領域：
本發明涉及非接觸標簽芯片技術，尤其涉及一種應用于無源射頻識別標簽中的存 儲電路。
背景技術：
在射頻識別系統中，當在同一個區域里需要布置多臺閱讀器的時候，不同閱讀器 切換的一小段時間里，該區域中出現短暫的無射頻場狀態。同時不同的閱讀器需要在這個 區域中的無源射頻識別標簽保存在無射頻場之前的被清點狀態，從而避免重復操作。這樣 就需要射頻識別標簽芯片具有短時間保存信息的功能。通常在存儲電路中，用電容中的電荷來存儲信息，通過開關控制連續電流源來實 現信息的更改。圖1是現有技術中的存儲電路示意圖。圖1中，“充電控制”和“放電控制” 分別控制存儲電容的充放電，由數字邏輯控制。電流源Il和12為充放電電流源，主要用于 控制電流的大小。因為無源射頻識別標簽需要低功耗，所以需要電路中的電流非常小(nA 量級)，在這種情況下很難控制好電流源的電流的大小，在不同的芯片中由于制造工藝的波 動，使電流源輸出電流的大小有較大的偏差，從而使充放電時間有較大的偏差，因此現有技 術中的存儲電路存在信息更改時間難以控制的問題。另外，對于無源射頻識別標簽來說，低功耗也是一個關鍵的問題，各單元的功耗一 般要低于ι μ w，才能滿足無源射頻識別標簽對低功耗的要求。
發明內容
本發明所要解決的技術問題是提供一種存儲電路，能夠滿足無源射頻識別標簽對 低功耗的要求，并且能夠在電流較小的情況下很好地控制信息更改時間。為解決上述技術問題，本發明提出了一種存儲電路，包括不交疊時鐘模塊和信息 存儲模塊，其中所述不交疊時鐘模塊，用于為所述信息存儲模塊提供兩路不交疊時鐘信號，所述 不交疊時鐘信號是指不同時為高電平的時鐘信號；所述信息存儲模塊，用于在所述兩路不交疊時鐘信號的控制下，保存短時間數字 fn息ο進一步地，上述電路還可具有以下特點，所述信息存儲模塊由第一 CMOS開關SWl 和第二 CMOS開關SW2以及第一 CMOS電容Cl和第二 CMOS電容C2構成，第一 CMOS開關SWl 和第二 CMOS開關SW2相串聯，第一 CMOS電容Cl連接在第一 CMOS開關SWl和第二 CMOS開 關SW2的接合點與地之間，第二 CMOS電容C2連接在第二 CMOS開關SW2的另一端與地之間， 第一 CMOS開關SWl和第二 CMOS開關SW2分別受所述不交疊時鐘模塊提供的兩路不交疊時 鐘信號控制。進一步地，上述電路還可具有以下特點，所述不交疊時鐘模塊由邏輯門構成。進一步地，上述電路還可具有以下特點，所述不交疊時鐘模塊由一個非門和兩個或非門組成，其中，第一或非門的一個輸入端與第二或非門的輸出端相連，另一個輸入端為 時鐘信號輸入端，第二或非門的一個輸入端與第一或非門的輸出端相連，另一個輸入端和 非門的輸出端相連，所述非門的輸入端與時鐘信號輸入端相連，第一或非門的輸出端為第 一時鐘信號輸出端，第二或非門的輸出端為第二時鐘信號輸出端。進一步地，上述電路還可具有以下特點，進一步包括讀取模塊，用于檢測所述信息存儲模塊中的信息并將該信息轉換為邏輯信號輸 出ο進一步地，上述電路還可具有以下特點，所述讀取模塊由一個N型CMOS管和一個 靈敏放大器串聯組成。進一步地，上述電路還可具有以下特點，所述靈敏放大器由兩個輸入端和輸出端 相互連接的受控反相器組成。本發明存儲電路可以滿足無源射頻識別標簽對低功耗的要求，并且能夠在電流較 小的情況下很好地控制信息更改時間。
圖1是現有技術中的存儲電路示意圖；圖2是本發明存儲電路的結構圖；圖3是圖2中信息存儲模塊的電路圖；圖4是圖2中不交疊時鐘模塊產生的兩路不交疊時鐘信號示意圖；圖5是不交疊時鐘模塊的結構圖；圖6是讀取模塊的結構圖。
具體實施例方式圖2是本發明存儲電路的結構圖。由圖2可見，本發明的存儲電路包括不交疊時 鐘模塊1和信息存儲模塊2，其中，不交疊時鐘模塊1用于為信息存儲模塊2提供兩路不交 疊時鐘信號，不交疊時鐘信號是指不同時為高電平的時鐘信號，信息存儲模塊2用于在上 述兩路不交疊時鐘信號的控制下，保存短時間數字信息。由圖2可見，存儲信號在不交疊時 鐘信號的控制下，被存儲到信息存儲模塊。圖3是圖2中信息存儲模塊的電路圖。由圖3可見，該信息存儲模塊由第一 CMOS 開關SWl和第二 CMOS開關SW2以及第一 CMOS電容Cl和第二 CMOS電容C2構成，SWl和SW2 相串聯，Cl連接在SWl和SW2的接合點與地之間，C2連接在SW2的另一端與地之間，SWl和 SW2分別受不交疊時鐘模塊提供的兩路不交疊時鐘信號控制。在時鐘信號的控制下，開關 Sffl、SW2交錯打開和關閉，從而實現信號從“存儲信號”端傳到“信息信號”端。圖4是圖2中不交疊時鐘模塊產生的兩路不交疊時鐘信號示意圖。由圖4可見， 該兩路不交疊時鐘信號不同時為高電平。不交疊時鐘模塊可以由邏輯門構成。圖5是不交疊時鐘模塊的結構圖。由圖5可 見，不交疊時鐘模塊可以由一個非門(又稱反相器)和兩個或非門組成，其中，第一或非門 的一個輸入端與第二或非門的輸出端相連，另一個輸入端為時鐘信號輸入端，第二或非門 的一個輸入端與第一或非門的輸出端相連，另一個輸入端和非門的輸出端相連，非門的輸入端與時鐘信號輸入端相連，第一或非門的輸出端為第一時鐘信號輸出端，第二或非門的輸出端為第二時鐘信號輸出端。這樣，當時鐘信號輸入端輸入CLK信號時，第一時鐘信號輸 出端輸出第一時鐘信號CLKl，第二時鐘信號輸出端輸出第二時鐘信號CLK2，CLKl和CLK2不 同時為高電平。再如圖2所示，本發明存儲電路還可以進一步包括讀取模塊3，用于檢測信息存儲 模塊2中的信息并將該信息轉換為邏輯信號輸出。圖6是讀取模塊的結構圖。由圖6可見，讀取模塊可以由一個N型CMOS管和一個 靈敏放大器串聯組成，其中，靈敏放大器可以由兩個輸入端和輸出端相互連接的受控反相 器組成，N型CMOS管的漏極與靈敏放大器的輸入端相連，源極接地，存儲信號從N型CMOS管 的柵極輸入，讀取模塊的輸出信號從靈敏放大器的輸出端輸出。本發明存儲電路可以滿足無源射頻識別標簽對低功耗的要求，并且能夠在電流較 小的情況下很好地控制信息更改時間。以上所述僅為本發明的較佳實施例，并不用以限制本發明，凡在本發明的精神和 原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
權利要求
一種存儲電路，其特征在于，包括不交疊時鐘模塊和信息存儲模塊，其中所述不交疊時鐘模塊，用于為所述信息存儲模塊提供兩路不交疊時鐘信號，所述不交疊時鐘信號是指不同時為高電平的時鐘信號；所述信息存儲模塊，用于在所述兩路不交疊時鐘信號的控制下，保存短時間數字信息。
2.根據權利要求1所述的存儲電路，其特征在于，所述信息存儲模塊由第一CMOS開關 (SW1)和第二 CMOS開關(SW2)以及第一 CMOS電容(C1)和第二 CMOS電容(C2)構成，第一 CMOS開關(SW1)和第二 CMOS開關(SW2)相串聯，第一 CMOS電容(C1)連接在第一 CMOS開 關(SW1)和第二 CMOS開關(SW2)的接合點與地之間，第二 CMOS電容(C2)連接在第二 CMOS 開關(SW2)的另一端與地之間，第一 CMOS開關(SW1)和第二 CMOS開關(SW2)分別受所述 不交疊時鐘模塊提供的兩路不交疊時鐘信號控制。
3.根據權利要求1所述的存儲電路，其特征在于，所述不交疊時鐘模塊由邏輯門構成。
4.根據權利要求3所述的存儲電路，其特征在于，所述不交疊時鐘模塊由一個非門和 兩個或非門組成，其中，第一或非門的一個輸入端與第二或非門的輸出端相連，另一個輸入 端為時鐘信號輸入端，第二或非門的一個輸入端與第一或非門的輸出端相連，另一個輸入 端和非門的輸出端相連，所述非門的輸入端與時鐘信號輸入端相連，第一或非門的輸出端 為第一時鐘信號輸出端，第二或非門的輸出端為第二時鐘信號輸出端。
5.根據權利要求1至4任一項所述的存儲電路，其特征在于，進一步包括讀取模塊，用于檢測所述信息存儲模塊中的信息并將該信息轉換為邏輯信號輸出。
6.根據權利要求5所述的存儲電路，其特征在于，所述讀取模塊由一個N型CMOS管和 一個靈敏放大器串聯組成。
7.根據權利要求6所述的存儲電路，其特征在于，所述靈敏放大器由兩個輸入端和輸 出端相互連接的受控反相器組成。
全文摘要
本發明涉及一種存儲電路，包括不交疊時鐘模塊和信息存儲模塊，其中所述不交疊時鐘模塊，用于為所述信息存儲模塊提供兩路不交疊時鐘信號，所述不交疊時鐘信號是指不同時為高電平的時鐘信號；所述信息存儲模塊，用于在所述兩路不交疊時鐘信號的控制下，保存短時間數字信息。本發明存儲電路可以滿足無源射頻識別標簽對低功耗的要求，并且能夠在電流較小的情況下很好地控制信息更改時間。
文檔編號G11C11/4091GK101833990SQ20091030085
公開日2010年9月15日 申請日期2009年3月13日 優先權日2009年3月13日
發明者周盛華, 孫迎彤 申請人:國民技術股份有限公司