專利名稱：一種位線分割高性能緩沖器的制作方法
技術領域：
本發明涉及位線分割技術，具體的說，本發明涉及一種位線分割高性能緩沖器。
背景技術：
寄存器文件、用于存儲的內核單元的讀出部分的晶體管的漏極一般都是連接在位 線上的。隨著寄存器文件容量的增加，位線上的負載也越來越大，同時隨著CMOS工藝發展， 在90nm特別是90nm以下的CMOS工藝中，由于互連而產生的寄生參數對電路的性能影響更 為嚴重。由于寄生參數的影響使得位線的預充電和放電的時間將會變的更長。
為了快速的讀出位線上的信息，傳統的方法通過采用敏感放大或者在存儲器容量 較大的時候對存儲器進行BANK的劃分，由較小容量的存儲陣列構成較大容量的存儲體。但 此時會相應的增加多路選擇和其他邏輯來對時序進行控制。不僅增加了最后芯片的面積同 時也增加了系統的功耗。 在多端口寄存器文件的設計中，普遍使用單端位線的內核結構來實現高密度。而 對于單端的位線的如何采用有效的敏感放大也是一個關鍵的問題所在。因此在單端位線結 構的寄存器文件中位線數據信息的快速檢測變成為關鍵因素。
發明內容
本發明的目的在于，為了克服采用傳統的方法隨著存儲器容量變大需要增加多路 選擇和其他邏輯來對時序進行控制，不僅增加了最后芯片的面積同時也增加了系統的功 耗，從而提出一種位線分割高性能緩沖器。 本發明提出一種位線分割高性能緩沖器，其特征在于，該位線高性能緩沖器，用于 與兩個或以上的分段寄存器文件串聯將整條位線分割為不同級數的位線，所述的位線分割 高性能緩沖器包含一預充電電路，一快速電壓檢測電路，一輔助放電電路及一控制電路；
所述的預充電電路，由PMOS管Pl和PMOS管P4組成，其中PMOS管Pl接入上級位 線輸出端和電源之間，PMOS管P4接入下級位線的輸入端和電源之間；所述的PMOS管Pl與 PMOS管P4的柵極相連接輸入預充電信號； 所述的控制電路，由P2和N2組成；P2接入電源和快速電壓檢測電路之間；N2接入 快速電壓檢測電路的輸出節點和地線之間；所述的P2與N2的柵極相連接受控于預充電信 號的非信號的控制。 所述的快速電壓檢測電路，由P3和Nl組成，P3接入控制電路和Nl控制端之間； Nl接入輸入端和地線之間； 所述的輔助放電電路，由NMOS管N3組成，N3接入輸出和地線之間； 預充電開始后，所述的預充電電路根據已分割的寄存器提供的預充電控制信號對
前、后級的位線同時分別進行充電，同時，所述的控制電路關斷所述的快速電壓檢測電路與
所述的輔助放電電路，使得前、后級位線相互隔離；預充電結束后，所述的控制電路接通所
述的快速電壓檢測電路，所述的快速電壓檢測電路，在前級位線開始放電時快速檢測到前級位線電平的變化信息，然后，所述的控制電路接通所述的輔助放電路，后級位線進行放 電，使得位線整體的充放電速度得到極大提高。 所述的位線分割高性能緩沖器，其特征在于，所述的快速電壓檢測電路的P3用低 閾值PM0S管，所述的Nl用尺寸稍大的低閾值NMOS管；如果該快速電壓檢測電路的輸入端 電壓開始變低至VDD-Vth_low時，由P3的源極與Nl的柵極相連接的節點B開始充電，當B 點電平達到vth_low時，控制低閾值NMOS管N1開啟，加速輸入端的位線的放電速度，同時 快速的檢測前級位線的變化。 所述的位線分割高性能緩沖器，其特征在于，所述的位線分割高性能緩沖器與敏 感放大器配合使用，用于降低整個寄存器文件的訪問時間。 本發明面向高速低功耗的寄存器文件的位線分割技術，發明了一種用于寄存器文 件劃分的高性能緩沖器。通過對高負載的位線進行分割來達到降低每級位線負載的目的。 該高性能緩沖器可以保證被分段的位線的預充電操作完全同時進行，由此對位線預充電的 時間大大縮減。該緩沖器可以快速的檢測前級位線的變化。同時相應增加了輔助放電通路， 使得整體位線的充放電速度得到了極大的提高。再配合敏感放大器的使用，可以使得寄存 器文件的性能得到極大的提升。 本發明提供一種用于寄存器文件中位線分割的高性能緩沖器。該緩沖器提供了被 分級位線同時預充電的可能，使得整體的預充電速度隨著級數的增加而減小。該緩沖器可 以快速的檢測前級位線電平的變化，同時控制輔助的放電通路對位線進行放電，從而使得 位線上整體的充放電速度縮短，提高了寄存器文件的訪問速度。 根據本發明，該高性能緩沖器包括有一預充電電路， 一快速電壓檢測電路， 一輔助 放電電路，一控制電路。根據寄存器文件中預充電的控制信號通過預充電電路對前后級的 位線進行充電，同時控制電路關斷快速電壓檢測電路，使得前后級位線相互隔離。保證了位 線相互預充電的時候不會造成相互的影響。預充電結束后寄存器文件譯碼器產生相應的譯 碼信號使得寄存器內核單元的讀出邏輯根據存儲的內容判定位線是否放電。此時快速電壓 檢測電路，在位線開始放電的時候快速得到位線的電平變化信息，之后控制輔助放電路徑 對位線進行放電，使得位線整體的充放電速度得到了極大的提高。后端位線的放電速度由 與位線負載電容的減小而變快，再配合敏感放大器的檢測技術，可以使得寄存器文件的訪 問時間得到明顯的提高。 本發明的優點在于，通過提供連接在前、后級位線之間的位線分割高性能緩沖器 達到位線快速進行充放電操作，使得位線上整體的充放電速度縮短，從而顯著提高了對寄 存器文件的訪問速度。
圖1是用于位線分割的高性能緩沖器的電路圖；
圖2是前級位線放電時的時序圖；
圖3是后級位線放電時的時序圖。
具體實施例方式
下面結合附圖和具體實施例對本發明進行詳細的說明。
4
圖1示出了高性能緩沖器的電路圖。該高性能緩沖器包括一預充電電路，一快速 電壓檢測電路， 一輔助放電電路和一控制電路。 預充電電路由PM0S管Pl和P4組成，在寄存器文件提供的預充電信號的控制下同 時對該緩沖器輸入輸出連接的位線進行預充電操作。以位線的兩級劃分為例，即在位線中 插入一級該高性能緩沖器，位線的負載電容被分割為兩部分，使得原來的負載電容變為原 來的二分之一。從而將預充電的時間縮短為原來的二分之一。 在預充電電路工作的同時，控制電路在信號預充電非，即預充電信號的非信號的 控制下將前后級隔離，關斷了快速電壓檢測電路和輔助放電電路。保證了前后級充電的同 步進行。控制電路由圖1中P2和N2組成。 快速電壓檢測電路由P3和N1組成，其中P3選擇低閾值PM0S，N1選擇尺寸稍大的 低閾值NM0S。此時如果控制電路關斷，則快速電壓檢測電路不會工作。當控制電路開啟后， 假設緩沖器輸入開始變低。當輸入電平大約放電至(VDD-Vth_low)時，P3由于采用較低的 閾值，使得節點B開始充電，節點B的充電速度很快當B點電平達到vth_low時，控制低閾 值NM0S打開，加速了輸入端的位線的放電速度，同時快速的反應了前級位線的變化。
輔助放電電路由NMOS N3組成。由于N3選擇了較大的尺寸，所以當B點的電平高 過NM0S的閾值，N3便開始打開最后級的電路進行放電。由于該NMOS管尺寸相對較大，從 而使得后級放電的速度得到加快。 圖2示出了輸入端的前級位線放電的時序圖。當預充電信號變低時預充電電路開 始對緩沖器兩端的位線進行充電。此時預充電非為高，控制電路P2關斷，使得快速電壓檢 測電路關斷。B點電壓被NMOS N2拉低至地線。輔助放電電路N3關斷。預充電信號變高 時，整個預充電過程結束。預充電非變低，P2打開，N2關斷。此時快速電壓檢測電路開始檢 測輸入端位線的電平變化。如圖2所示，若前級存儲單元的某字線有效后，導致位線開始放 電。 一旦輸入端的電壓低于P3的閾值，P3將會導通從而將節點B充電為高，而在B點電壓 變高期間N1打開，加速前級放電形成正反饋的過程。從而實現了快速檢測。同時N3也會 被打開，進行后段位線的輔助放電。 圖3示出了輸出端的后端位線放電的時序圖。基本同圖2，只是此時后端位線的放
電僅僅由后級存儲單元的放電路徑來控制，但由于負載電容的減小，其放電速度也得到了
很大的提高，再配合使用敏感放大器，可以大大降低了整個寄存器文件的訪問時間。 最后所應說明的是，以上實施例僅用以說明本發明的技術方案而非限制。盡管參
照實施例對本發明進行了詳細說明，本領域的普通技術人員應當理解，對本發明的技術方
案進行修改或者等同替換，都不脫離本發明技術方案的精神和范圍，其均應涵蓋在本發明
的權利要求范圍當中。
權利要求
一種位線分割高性能緩沖器，其特征在于，該位線高性能緩沖器，用于與兩個或以上的分段寄存器文件串聯將整條位線分割為不同級數的位線，所述的位線分割高性能緩沖器包含一預充電電路，一快速電壓檢測電路，一輔助放電電路及一控制電路；所述的預充電電路，由PMOS管P1和PMOS管P4組成，其中PMOS管P1接入上級位線輸出端和電源之間，PMOS管P4接入下級位線的輸入端和電源之間；所述的PMOS管P1與PMOS管P4的柵極相連接輸入預充電信號；所述的控制電路，由P2和N2組成；P2接入電源和快速電壓檢測電路之間；N2接入快速電壓檢測電路的輸出節點和地線之間；所述的P2與N2的柵極相連接受控于預充電信號的非信號的控制；所述的快速電壓檢測電路，由P3和N1組成，P3接入控制電路和N1控制端之間；N1接入輸入端和地線之間；所述的輔助放電電路，由NMOS管N3組成，N3接入輸出和地線之間；預充電開始后，所述的預充電電路根據已分割的寄存器提供的預充電控制信號對前、后級的位線同時分別進行充電，同時，所述的控制電路關斷所述的快速電壓檢測電路與所述的輔助放電電路，使得前、后級位線相互隔離；預充電結束后，所述的控制電路接通所述的快速電壓檢測電路，所述的快速電壓檢測電路，在前級位線開始放電時快速檢測到前級位線電平的變化信息，然后，所述的控制電路接通所述的輔助放電路，后級位線進行放電，使得位線整體的充放電速度得到極大提高。
2. 根據權利要求1所述的位線分割高性能緩沖器，其特征在于，所述的快速電壓檢測 電路的P3用低閾值PM0S管，所述的Nl用尺寸稍大的低閾值NM0S管；如果該快速電壓檢測 電路的輸入端電壓開始變低至VDD-Vth_low時，由P3的源極與Nl的柵極相連接的節點B 開始充電，當B點電平達到vth_low時，控制低閾值NMOS管Nl開啟，加速輸入端的位線的 放電速度，同時快速的檢測前級位線的變化。
3. 根據權利要求1所述的位線分割高性能緩沖器，其特征在于，所述的控制電路的P2 用PM0S管。
4. 根據權利要求1所述的位線分割高性能緩沖器，其特征在于，所述的控制電路的N2 用NM0S管。
5. 根據權利要求1所述的位線分割高性能緩沖器，其特征在于，所述的位線分割高性 能緩沖器與敏感放大器配合使用，用于降低整個寄存器文件的訪問時間。
全文摘要
本發明提出一種位線分割的高性能緩沖器，其特征在于，所述的位線分割的高性能緩沖器包含一預充電電路，一快速電壓檢測電路，一輔助放電電路及一控制電路；預充電開始，所述的預充電電路根據已分割的寄存器提供的預充電控制信號對前、后級的位線同時分別進行充電，同時所述的控制電路關斷所述的快速電壓檢測電路與所述的輔助放電電路，使得前、后級位線相互隔離，使前、后級位線預充電時不造成相互影響；預充電結束后，所述的控制電路接通所述的快速電壓檢測電路，在前級位線開始放電時快速檢測到前級位線電平的變化信息，之后控制電路打開所述的輔助放電路后級位線進行放電，使得位線整體的充放電速度得到極大提高。
文檔編號G11C7/18GK101740109SQ200910238460
公開日2010年6月16日 申請日期2009年11月20日 優先權日2009年11月20日
發明者侯朝煥, 張鐵軍, 王東輝, 閆浩 申請人:中國科學院聲學研究所