反相器、操作反相器的方法以及包括反相器的邏輯電路的制作方法

專利名稱：反相器、操作反相器的方法以及包括反相器的邏輯電路的制作方法
技術領域：
示例實施例涉及一種反相器、邏輯電路以及包括所述反相器的半導體裝置。
背景技術：
在半導體集成電路(例如，動態隨機存取存儲器(DRAM)、靜態隨機存取存儲器 (SRAM)、非易失性存儲器、液晶顯示(LCD)裝置、有機發光裝置)中，使用各種邏輯電路，例 如，NAND(與非)和N0R(或非)電路。反相器是邏輯電路的基本組件。
通常，Si類反相器是包括n溝道金屬氧化物半導體(NM0S)晶體管和p溝道金屬 氧化物半導體(PM0S)晶體管的互補金屬氧化物半導體(CMOS)反相器。當Si層用作溝道 層時，可通過改變用于溝道層的摻雜元素的類型來更容易地形成NM0S晶體管或PM0S晶體 管，從而可容易地制造CMOS反相器。例如，通過用第三族元素(例如，硼(Be))摻雜Si層 來形成P溝道層。 然而，當使用氧化物半導體來形成溝道層時，由于氧化物半導體材料的特性使得 制造P溝道半導體會比較困難。也就是說，使用氧化物半導體形成的溝道層通常是n溝道 層。因此，當使用具有由氧化物半導體形成的溝道層的晶體管時，實現具有n溝道晶體管和 P溝道晶體管的反相器會比較困難。

發明內容
示例實施例包括一種增強/耗盡(E/D)型反相器。其他示例實施例包括一種操作 反相器的方法。示例實施例包括一種具有反相器的邏輯電路。 在下面的描述中將部分地闡明另外的方面，通過描述部分地將會變得清楚，或者 通過實施示例實施例可以了解。 根據示例實施例，一種反相器可包括負載晶體管；和連接到負載晶體管的驅動 晶體管，其中，負載晶體管和驅動晶體管中的至少一個具有調節負載晶體管或驅動晶體管 的閾值電壓的雙柵結構。 負載晶體管可以是耗盡型晶體管，驅動晶體管可以是具有雙柵結構的增強型晶體 管。負載晶體管可以是具有雙柵結構的耗盡型晶體管，驅動晶體管可以是增強型晶體管。負 載晶體管和驅動晶體管可以是氧化物薄膜晶體管(TFT)。 負載晶體管和驅動晶體管的溝道層可包括由Zn0類氧化物。負載晶體管和驅動晶 體管可以是頂柵晶體管，負載晶體管和驅動晶體管中的一個還可包括頂柵晶體管之下的底 柵。負載晶體管和驅動晶體管中的每一個可包括具有溝道區、源區和漏區的有源層。
負載晶體管和驅動晶體管中的每一個可包括溝道層、接觸溝道層的第一端的源層 和接觸溝道層的第二端的漏層。負載晶體管和驅動晶體管中的每一個可以是底柵晶體管， 負載晶體管和驅動晶體管中的一個還可包括底柵晶體管之上的頂柵。在負載晶體管或驅動 晶體管中的雙柵結構的柵極可彼此分離。在負載晶體管或驅動晶體管中的雙柵結構的柵極 可彼此電連接。負載晶體管和驅動晶體管可具有雙柵結構。
根據示例實施例，一種邏輯電路可包括多個示例實施例的反相器。所述多個反相 器中的每一個的負載晶體管和驅動晶體管可以是頂柵晶體管，負載晶體管和驅動晶體管中 的一個還可包括頂柵晶體管之下的底柵，底柵與相應的頂柵分離，所述多個反相器中的每 一個的底柵可彼此電連接。 所述多個反相器中的每一個的負載晶體管和驅動晶體管可以是底柵晶體管，負載 晶體管和驅動晶體管中的一個還可包括底柵晶體管之上的頂柵，頂柵與相應的底柵分離， 所述多個反相器中的每一個的頂柵可彼此電連接。所述邏輯電路可包括NAND電路、N0R電 路、編碼器、解碼器、復用器(MUX)、解復用器(DEMUX)和感測放大器中的至少一個。負載晶 體管和驅動晶體管可具有雙柵結構。 根據示例實施例，一種操作反相器的方法可包括提供負載晶體管和連接到負載 晶體管的驅動晶體管，其中，負載晶體管和驅動晶體管中的至少一個具有雙柵結構；以及改 變具有雙柵結構的至少一個晶體管的閾值電壓。 改變閾值電壓可包括將電壓提供給具有雙柵結構的晶體管的兩個柵極中的至少 一個。驅動晶體管可具有雙柵結構，改變閾值電壓可包括將負(_)電壓提供給驅動晶體管 的兩個柵極中的一個。 驅動晶體管可具有雙柵結構，改變閾值電壓可包括將正(+)電壓提供給驅動晶 體管的兩個柵極。負載晶體管可具有雙柵結構，改變閾值電壓可包括將正(+)電壓提供給 負載晶體管的兩個柵極中的一個。所述方法還可包括在調節閾值電壓之后將正常的操作 電壓提供給反相器。負載晶體管和驅動晶體管可具有雙柵結構。


通過下面結合附圖進行的詳細描述，將更清楚地理解示例實施例。圖1至圖16表 示在此描述的非限制性的示例實施例。
圖1至圖6是根據示例實施例的反相器的剖視圖；
圖7是根據示例實施例的反相器的電路圖； 圖8是示出包括在根據示例實施例的反相器中的雙柵晶體管的柵電壓(Vg)-漏電 流(Id)根據另一柵電壓變化的曲線圖； 圖9是示出包括在根據示例實施例的反相器中的雙柵晶體管的柵電壓(Vg)-漏電 流(Id)變化的曲線圖； 圖IO是示出根據比較示例的單柵晶體管的柵電壓(Vg)-漏電流(Id)變化的曲線 圖； 圖11是示出包括在根據示例實施例的反相器中的負載晶體管的柵電壓(Vg)-漏 電流(Id)特性的曲線圖; 圖12是示出包括在根據示例實施例的反相器中的驅動晶體管的柵電壓(Vg)-漏 電流(Id)特性的曲線圖; 圖13是示出根據示例實施例的反相器的輸入電壓(VI)-輸出電壓(V0)特性的曲 線圖； 圖14至圖16是示出根據示例實施例的反相器的剖視圖。 應該注意，這些附圖旨在示出特定示例實施例中使用的方法、結構和/或材料的一般特性，并補充以下提供的描述。然而，這些示圖不用于標定且不會精確地反映任何給定 實施例的精確結構或性能特性，并且不應被解釋為限定或限制示例實施例包括的值或屬性 的范圍。例如，為了清晰，可以縮小或夸大分子、層、區域和/或結構元件的相對厚度和位 置。在不同的附圖中使用相似或相同的標號來指示存在相似或相同的元件或特征。
具體實施例方式
現在，將參照示出多個示例實施例的附圖來更全面地描述各種示例實施例。這里 公開了詳細說明的示例實施例。然而，這里公開的具體結構和功能細節僅是為了描述示例 實施例的典型示例。然而，示例實施例可以以許多替換的形式來實現，而不應解釋為僅限于 在此闡述的示例實施例。 因此，盡管示例實施例能夠具有各種修改和替換形式，但在附圖中通過舉例示出 了其實施例并在此進行詳細描述。然而，應該理解，不是將示例實施例限制于公開的特定形 式，相反，示例實施例覆蓋落入示例實施例范圍的所有修改形式、等同物和替換物。貫穿附 圖的描述，相同的標號指示相同的元件。 應該理解的是，盡管在這里可使用術語第一、第二等來描述不同的元件，但是這些 元件并不受這些術語的限制。這些術語僅是用來將一個元件與另一個元件區分開來。例如， 在不脫離示例實施例的范圍的情況下，第一元件可稱為第二元件，相似地，第二元件可稱為 第一元件。如在這里使用的，術語"和/或"包括一個或多個相關所列的項目的任意組合和 所有組合。 應該理解的是，當元件或層被稱作"形成"在另一元件或層"上"時，該元件或層可 以直接或間接形成在另一元件或層上。即，例如，可以存在中間元件或中間層。相反，當元 件被稱作"直接形成在"在另一元件"上"時，不存在中間元件或中間層。應該以相同的方式 來解釋用于描述元件或層之間的關系的其他詞語(例如，"在...之間"和"直接在...之 間"，"與...相鄰"和"直接與...相鄰"等)。 為了便于描述，在這里可使用空間相對術語，如"在...之下"、"在...下方"、"下 面的"、"在...上方"、"上面的"等，用來描述如在圖中所示的一個元件或特征與其它元件 或特征的關系。應該理解的是，空間相對術語意在包含除了在附圖中描述的方位之外的裝 置在使用或操作中的不同方位。例如，如果附圖中的裝置被翻轉，則描述為"在"其它元件 或特征"下方"或"之下"的元件將被定位為"在"其它元件或特征"上方"。因此，示例性術 語"在...下方"可包括"在...上方"和"在...下方"兩種方位。所述裝置可被另外定位 (旋轉90度或者在其它方位)，并對在這里使用的空間相對描述符做出相應的解釋。
這里使用的術語僅為了描述特定實施例的目的，而不意圖限制示例實施例。如這 里所使用的，除非上下文另外明確指出，否則單數形式也意圖包括復數形式。還應理解的 是，當在這里中使用術語"包含"和/或"包括"時，說明存在所述特征、整體、步驟、操作、元 件和/或組件，但不排除存在或附加一個或多個其它特征、整體、步驟、操作、元件、組件和/ 或它們的組。 在此參照作為理想的示例實施例(和中間結構)的示意圖的剖面圖來描述示例實 施例。這樣，預計會出現例如由制造技術和/或公差引起的圖示的形狀的變化。因此，示例 實施例不應該被解釋為局限于在此示出的區域的具體形狀，而將包括例如由制造導致的形狀偏差。例如，示出為矩形的注入區域將通常在其邊緣具有倒圓或彎曲的特征和/或具有 注入濃度的梯度，而不是從注入區域到非注入區域的二元變化。同樣，通過注入形成的埋區 會導致在埋區和通過其發生注入的表面之間的區域中的一些注入。因此，在圖中示出的區 域本質上是示意性的，它們的形狀并不意圖示出裝置的區域的實際形狀，也不意圖限制示 例實施例的范圍。 除非另有定義，否則這里使用的所有術語(包括技術術語和科學術語)具有與示
例實施例所屬領域的普通技術人員所通常理解的意思相同的意思。還將理解的是，除非這
里明確定義，否則術語(諸如在通用字典中定義的術語)應該被解釋為具有與相關領域的
環境中它們的意思一致的意思，而將不以理想的或者過于正式的含義來解釋它們。 示例實施例涉及一種晶體管、包括該晶體管的反相器、包括該反相器的邏輯電路
及其制造方法。在附圖中，為了清晰夸大了層和區域的厚度。附圖中相同的標號表示相同
的元件。 圖1是根據示例實施例的反相器的剖視圖。參照圖l，彼此電連接的負載晶體管 Tl和驅動晶體管T2可形成在基底SUB1上。負載晶體管Tl和驅動晶體管T2中的至少一個 可具有雙柵結構。在示例實施例中，驅動晶體管T2可具有雙柵結構。負載晶體管T1可以 是耗盡型晶體管，驅動晶體管T2可以是增強型晶體管。當柵電壓為大約OV時，耗盡型晶體 管可以導通，這意味著可測量的電流流過。另一方面，當柵電壓為大約OV時，增強型晶體管 可以截止。因此，耗盡型晶體管的閾值電壓可小于大約OV，而增強型晶體管的閾值電壓可大 于大約0V。 詳細地講，底柵BG1可形成在基底SUB1上，并可形成覆蓋底柵BG1的絕緣層IL1。 絕緣層IL1的上表面可以是平坦的，并且彼此分開的第一有源層Al和第二有源層A2可形 成在絕緣層IL1上。第二有源層A2可以形成在底柵BG1上方。第一有源層A1和第二有源 層A2可包括氧化物半導體，如ZnO類氧化物半導體(例如ZnO、InZnO、GalnZnO和ZnSnO)， 并且還可包括另外的元素，例如，至少一種第二族元素(如，Mg)、至少一種第三族元素(如， Y或La)、至少一種第四族元素(如，Ti、 Hf或Zr)、至少一種第五族元素(如，Ta)、至少一 種第六族元素(如，Cr)、至少一種第十二族元素(如，Cd)、至少一種第十三族元素(如，A1 或Ga)以及至少一種第十五族元素(如、N)。然而，第一有源層A1和第二有源層A2的材料 不限于氧化物。換句話說，第一有源層A1和第二有源層A2也可以是非氧化物。
第一源區Sl和第一漏區Dl可形成在第一有源層Al的兩端之上。第一源區Sl和 第一漏區D1可以是等離子體處理過的區域。例如，當使用單一元素氣體等離子體(例如， 氬(Ar)等離子體、氙(Xe)等離子體、氫(H)等離子體或含有H的氣體等離子體)或使用混 合氣體等離子體(例如，SF6和02的混合氣體等離子體)處理第一有源層Al的兩端時，第 一有源層A1的兩端可變成導電的并可形成為第一源區S1和第一漏區D1。然而，也可通過 將導電雜質注入到第一有源層A1的兩端，而不是使用等離子體進行處理，來形成第一源區 S1和第一漏區D1，或者通過在等離子體處理之外還將導電雜質注入到第一有源層A1的兩 端，來形成第一源區Sl和第一漏區Dl。第一源區Sl和第一漏區Dl之間的部分第一有源層 A1可以是第一溝道區C1。 相似地，第二有源層A2可具有第二溝道區C2、第二源區S2和第二漏區D2。雖然 圖1中沒有示出，但是第一源區S1和第一漏區D1中的每一個可包括具有較高導電性的第一導電區和具有較低導電性的第二導電區，其中第二導電區形成在第一導電區和第一有源 層A1之間。也就是說，第一源區S1和第一漏區D1可具有與輕摻雜漏區(LDD)結構相似的 結構。此外，第二源區S2和第二漏區D2可具有與LDD結構相似的結構。此外，還可在第一 有源層Al和第二有源層A2之一和絕緣層IL1之間形成至少一個其他絕緣層。此外，第一 有源層Al和第二有源層A2可形成為非分離的單個單元層，并且在示例實施例中第一源區 Sl與第二漏區D2可形成為彼此接觸。 第一柵絕緣層GI1和第一頂柵TG1可形成在第一溝道區Cl之上，此外，第二柵絕 緣層GI2和第二頂柵TG2可形成在第二溝道區C2之上。因此，驅動晶體管T2可以是具有 在第二溝道區C2的兩側上的底柵BG1和頂柵TG2的雙柵結構。在驅動晶體管T2中，第二 溝道區C2、第二源區S2、第二漏區D2、第二柵絕緣層GI2和第二頂柵TG2形成頂柵薄膜晶體 管(TFT)。因此，驅動晶體管T2可以是具有在頂柵TG2下方的底柵BG1的雙柵TFT。底柵 BG1可與第二頂柵TG2分離或者電連接到第二頂柵TG2。底柵BG1和頂柵TG2可通過導電 塞(未示出)彼此連接。 電源VDD可連接到第一漏區Dl，輸入端Vin可連接到第二頂柵TG2。第一源區Sl 和第二漏區D2可共同連接到輸出端Vout，第一頂柵TG1和第二源區S2可以接地。第一頂 柵TG1可連接到輸出端Vout，而不是接地。 驅動晶體管T2可具有雙柵結構，因此可以是增強型晶體管。詳細地講，在驅動晶 體管T2中，由第二溝道區C2、第二源區S2、第二漏區D2、第二柵絕緣層GI2和第二頂柵TG2 形成的頂柵TFT可以是耗盡型晶體管，但是，由于施加到頂柵TFT之下形成的底柵BG1的電 壓，驅動晶體管T2可以是增強型晶體管。例如，當將預定或給定的負(_)電壓提供給底柵 BG1時，第二溝道區C2中的電子會減少，即，可在第二溝道區C2中形成耗盡區，在第二溝道 區C2中形成n溝道會是困難的。 閾值電壓會增大；換句話說，當將預定或給定的負(_)電壓施加到底柵BG1時，與 不施加負電壓相比，需要將相對大的電壓施加到第二頂柵TG2以在第二溝道區C2中形成n 溝道。因此，驅動晶體管T2可以是具有大于大約0V的閾值電壓的增強型晶體管。當沒有 將電壓施加到底柵BG1時，驅動晶體管T2可以是耗盡型晶體管；然而，因為在實際操作過程 中驅動晶體管T2用作增強型晶體管，所以示例實施例的驅動晶體管T2被認為是增強型晶 體管。通常，當溝道層由氧化物半導體形成時，實現增強型晶體管會是困難的。然而，在示 例實施例中，通過使用雙柵結構，可更容易地形成具有氧化物溝道層的增強型晶體管。
此外，當將預定或給定的正(+)電壓施加到底柵BG1和第二頂柵TG2時，驅動晶體 管T2的閾值電壓會由于正(+)電壓而增大。關于增大驅動晶體管T2的閾值電壓的機制， 在底柵BG1和第二溝道區C2之間的部分絕緣層IL1中可捕獲電子，即通過施加到底柵BG1 的正(+)電壓在柵絕緣層中捕獲電子。相似地，在第二柵絕緣層GI2中可通過施加到第二 頂柵TG2的正(+)電壓捕獲電子，并且由于捕獲的電子，在第二溝道區C2中形成n溝道會 是困難的。然而，閾值電壓也可能由于其他原因而增大。如上所述，當通過將正(+)電壓施 加到底柵BG1和第二頂柵TG2而增大驅動晶體管T2的閾值電壓時，在增大閾值電壓之后， 可將正常的操作電壓施加到底柵BG1和第二頂柵TG2中的一個(例如，第二頂柵TG2)，以 正常地操作反相器。在正常操作下，施加到第二頂柵TG2的電壓的強度可小于施加到底柵 BG1和第二頂柵TG2以增大閾值電壓的電壓的強度。
8
負載晶體管T1可以是耗盡型晶體管。因此，根據示例實施例的反相器可以是增強 /耗盡(E/D)型反相器。與具有耗盡型負載晶體管和耗盡型驅動晶體管的反相器相比，E/D 型反相器可具有改善的操作特性。 圖2是根據示例實施例的反相器的剖視圖。參照圖2，底柵BG1'可設置在第一溝 道區C1'下方。因此，負載晶體管T1'具有雙柵結構，而驅動晶體管T2'具有單柵結構。除 了底柵BG1'的位置之外，圖2的反相器的結構與圖1的反相器的結構相同。在圖2中標號 SUBl'、ILl'、Ar、A2'、Sr、S2'、Dr、D2'、Gir、GI2'、TGr和TG2'分別表示基底、絕緣層、 第一有源層、第二有源層、第一源區、第二源區、第一漏區、第二漏區、第一柵絕緣層、第二柵 絕緣層、第一頂柵和第二頂柵。第一有源層A1'和第二有源層A2'可以由與圖1的反相器 的第一有源層A1和第二有源層A2的材料不同的材料形成，和/或使用與圖1的反相器的 第一有源層Al和第二有源層A2的工藝不同的工藝形成。 關于由與圖1的反相器的第一有源層Al和第二有源層A2的材料不同的材料形成 和/或使用與圖1的反相器的第一有源層Al和第二有源層A2的工藝不同的工藝形成第一 有源層A1'和第二有源層A2'，圖1的負載晶體管T1是耗盡型晶體管，而具有與圖1的負載 晶體管Tl相似的結構的圖2的驅動晶體管T2'是增強型晶體管。詳細地講，當由在高氧分 壓下沉積的Zn0類材料層形成溝道層時，或者由富Ga的GalnZnO或富Hf的HflnZnO形成 溝道層時，可實現增強型單柵TFT。此外，當在第二溝道區C2之上形成頂柵TFT時，包括第 二源區S2、第二漏區D2、第二柵絕緣層GI2和頂柵TG2的圖1的驅動晶體管T2是耗盡型晶 體管。當在第一溝道區C1'之上形成頂柵TG2'時，包括第一源區S1'、第一漏區D1'、第一 柵絕緣層GI1'和第一頂柵TG1'的圖2的負載晶體管T1'是增強型晶體管。
在圖1中，驅動晶體管T2可通過底柵BG1成為增強型晶體管，而在圖2中，負載晶 體管T1'可通過底柵BG1'成為耗盡型晶體管。詳細地講，當將預定或給定的正(+)電壓施 加到底柵BG1'時，電子在第一溝道區Cl'中可增加，從而閾值電壓可減小。因此，負載晶體 管Tl'可以是具有小于大約0V的閾值電壓的耗盡型晶體管。第一頂柵TG1'可以接地或連 接到輸出端Vout，從而第一頂柵TGl'和底柵BG1'可彼此分開。如上所述，在圖2中，負載 晶體管T1'可以是耗盡型晶體管，驅動晶體管T2'可以是增強型晶體管，包括負載晶體管 Tl'和驅動晶體管T2'的反相器可以是與圖1的反相器相同的E/D型反相器。可以以各種 方式修改圖1和圖2的反相器的結構。圖3至圖6示出修改的反相器的其他示例。
圖3是根據示例實施例的反相器的剖視圖。參照圖3，底柵BG10和覆蓋底柵BG10 的絕緣層IL10可以設置在基底SUB2上。第一溝道層C10以及接觸第一溝道層C10兩端的 第一源層S10和第一漏層D10可形成在絕緣層IL10上。第二溝道層C20以及接觸第二溝 道層C20兩端的第二源層S20和第二漏層D20可形成在底柵BG10上方的絕緣層IL10上， 其中，第二溝道層C20與第一溝道層C10分離。第一溝道層C10和第二溝道層C20可分別 對應于圖1的第一溝道區Cl和第二溝道區C2，并且可由與圖1的第一溝道區Cl和第二溝 道區C2的材料相似的材料形成。在圖l和圖2中，溝道區Cl、Cl'、C2和C2'、源區Sl、Sr、 S2和S2'以及漏區D1、 Dl'、 D2和D2'可形成在一個有源層Al、 Al'、 A2和A2'中。然而， 在圖3中，溝道層C10和C20、源層S10和S20以及漏層D10和D20可分別形成。第一源層 S10和第二漏層D20可分離，或者也可形成為單個層。 覆蓋第一溝道層C10、第一源層S10 第一漏層D10、第二溝道層C20、第二源層S20和第二漏層D20的柵絕緣層GI10可形成在絕緣層IL10上。與第一溝道層CIO相應的第一 頂柵TG10和與第二溝道層C20相應的第二頂柵TG20可形成在柵絕緣層GIIO上。第二頂 柵TG20可與底柵BG10分離，或者可電連接到底柵BGIO。圖3的左側上示出的單柵晶體管 是負載晶體管TIO，圖3的右側上示出的雙柵晶體管是驅動晶體管T20。圖3的反相器的結 構和功能幾乎與圖1的反相器相同。換句話說，在圖3中，因為驅動晶體管T20具有兩個柵 極，即底柵BGIO和頂柵TG20，所以驅動晶體管T20可以是增強型晶體管，而負載晶體管TIO 可以是耗盡型晶體管。 與圖1的反相器的結構被修改為圖2的反相器相同，圖3的反相器的結構也可同 樣地被修改為如下的圖4的反相器。參照圖4，底柵BG10'可設置在第一溝道層C10'下方。 因此，負載晶體管T10'具有雙柵結構，而驅動晶體管T20'具有單柵結構。除了底柵BG10' 的位置之外，圖4的反相器具有與圖3的反相器的結構相同的結構。在圖4中，標號SUB2'、 ILIO， 、 CIO， 、 C20' 、 SIO， 、 S20' 、 DIO， 、 D20' 、 GIIO， 、 TGIO，和TG20'分別表示基底、絕緣層、 第一溝道層、第二溝道層、第一源層、第二源層、第一漏層、第二漏層、柵絕緣層、第一頂柵和 第二頂柵。 第一溝道層C10'和第二溝道層C20'可以由與圖3的第一溝道層C10和第二溝道 層C20的材料不同的材料形成和/或由與圖3的第一溝道層C10和第二溝道層C20的工藝 不同的工藝形成。考慮到第一溝道層C10'和第二溝道層C20'由不同的材料和/或不同的 工藝形成，當圖3的負載晶體管T10是耗盡型晶體管時，具有與圖3的負載晶體管T10的結 構相似的結構的圖4的驅動晶體管T20'可以是增強型晶體管。此外，在圖3的驅動晶體管 T20中由第二溝道層C20、第二源層S20、第二漏層D20、柵絕緣層GI10和第二頂柵TG20形 成的頂柵TFT是耗盡型晶體管，而在圖4的負載晶體管T10'中由第一溝道層C10'、第一油 層S10'、第一漏層D10'、柵絕緣層GI10'和第一頂柵TG10'形成的頂柵TFT可以是增強型 晶體管。 雖然在圖3中驅動晶體管T20由于底柵BG10而成為增強型晶體管，但是圖4中的 負載晶體管T10'由于底柵BG10'可成為耗盡型晶體管。詳細地講，當將預定或給定的正 (+)電壓施加到底柵BG10'時，電子的濃度在第一溝道層C10'中增加，從而閾值電壓可減 小。因此，負載晶體管T10'可用作耗盡型晶體管。因為第一頂柵TG10'接地或者連接到輸 出端Vout，所以第一頂柵TG10'和底柵BG10'可以分離。 根據上述示例實施例的反相器分別包括兩個頂柵TFT，底柵可設置在兩個頂柵 TFT中的一個之下。根據示例實施例，如圖5和圖6所示，反相器可包括兩個底柵TFT，其中， 頂柵可設置在兩個底柵TFT中的一個之上。 參照圖5，負載晶體管T100可以是具有底柵結構的單柵晶體管。驅動晶體管T200 可以是具有形成在具有底柵結構的晶體管之上的頂柵TGIOO的雙柵晶體管。在圖5中，標 號SUB3、BG100、BG200、GI100、C100、C200、S100、S200、D100、D200和IL100分別表示基底、 第一底柵、第二底柵、柵絕緣層、第一溝道層、第二溝道層、第一源層、第二源層、第一漏層、 第二漏層和絕緣層。第一溝道層C100和第二溝道層C200可以是分別與圖3的第一溝道層 C10和第二溝道層C20相似的材料層。負載晶體管T100可以是耗盡型晶體管，驅動晶體管 T200可以是增強型晶體管。驅動晶體管T200成為增強型晶體管的原理與參考圖3進行描 述的原理相似。
參照圖6，頂柵TG100'可設置在第一溝道層C100'上方。因此，負載晶體管T100' 具有雙柵結構，驅動晶體管T200'具有單柵結構。除了頂柵TG100'的位置之外，圖6的反 相器的結構與圖5的反相器相同。在圖6中，標號SUB3'、BG100'、BG200'、GI100'、C200'、 S100'、 S200'、D100'、D200'和ILIOO，分別表示基底、第一底柵、第二底柵、柵絕緣層、第二 溝道層、第一源層、第二源層、第一漏層、第二漏層和絕緣層。第一溝道層C100'和第二溝道 層C200'可以是分別與圖4的第一溝道層C10'和第二溝道層C20'相似的材料層。負載 晶體管T100'可以是耗盡型晶體管，驅動晶體管T200'可以是增強型晶體管。負載晶體管 T100'成為耗盡型晶體管的原理與參考圖4進行描述的原理相似。 圖1至圖6的反相器還可由圖7所示的電路圖示出。圖7是根據示例實施例的反 相器的代表電路圖。負載晶體管1000和驅動晶體管2000之一可具有雙柵結構，為了便于 描述，僅示出兩個柵極中的一個。 參照圖7，可連接耗盡型負載晶體管1000和增強型驅動晶體管2000。電源VDD可 連接到負載晶體管1000的漏極，輸入端Vin可連接到驅動晶體管2000的柵極，輸出端Vout 可同時連接到負載晶體管1000的源極和驅動晶體管2000的漏極。驅動晶體管2000的源 極和負載晶體管1000的柵極可接地。負載晶體管1000的柵極可連接到輸出端Vout，而不 是接地。 當大約0V的電壓施加到輸入端Vin時，S卩，當驅動晶體管2000截止并且高電平電 源電壓經由電源VDD施加到負載晶體管1000的漏極時，在輸出端Vout可檢測到高電平電 壓。當電源電壓連續施加到負載晶體管1000的漏極，并且大于閾值電壓的電壓施加到輸入 端Vin以使驅動晶體管2000導通時，大部分電流通過驅動晶體管2000流到地。因此，可在 輸出端Vout檢測到低電平電壓。也就是說，當電源電壓固定時，輸出到輸出端Vout的電壓 可根據施加到輸入端Vin的電壓而變化。 圖8是示出包括在根據示例實施例的反相器中的雙柵晶體管的柵電壓(Vg)-漏電 流(Id)根據另一柵電壓變化的曲線圖。獲得圖8的結果的晶體管具有圖5的驅動晶體管 T200的結構。頂柵TG100和第二底柵BG200分離，并且分別接收不同的電壓。詳細地講， 圖8示出當預定或給定的電壓(以下稱為第一柵電壓)施加到圖5的頂柵TG100時，漏電 流ld根據施加到第二底柵BG200的電壓(以下稱為第二柵電壓Vg)的變化。在圖8中，第 一至第九曲線Gl至G9分別示出當+10. 0V、 +7. 5V、 +5. 0V、 +2. 5V、0V、 -2. 5V、 -5. 0V、 -7. 5V 和-10. 0V的第一柵電壓施加到頂柵TG100時漏電流Id的變化。 參照圖8，隨著第一柵電壓減小，曲線向右移動。隨著第一柵電壓減小，晶體管的閾 值電壓可沿正(+)方向移動。因此，當預定或給定的負(_)電壓施加到頂柵TG100時，包括 頂柵TG100的驅動晶體管T200可成為具有正(+)閾值電壓的增強型晶體管。
圖9是示出包括在根據示例實施例的反相器中的雙柵晶體管的柵電壓(Vg)-漏電 流(Id)變化的曲線圖。獲得圖9的結果的晶體管包括彼此電連接的兩個柵極，并且可具有 與圖5所示的驅動晶體管T200的結構相似的橫截面結構。也就是說，示例實施例中使用的 晶體管可具有圖5所示的驅動晶體管T200的結構，但是兩個柵極TGIOO和BG200連接并接 收相同的電壓。參照圖9，根據示例實施例的雙柵晶體管是具有正(+)閾值電壓的增強型晶 體管。 圖10是示出根據比較示例的單柵晶體管的柵電壓(Vg)-漏電流(Id)變化的曲
11線圖。在根據比較示例的單柵晶體管中，移除圖5的驅動晶體管T200的頂柵TG100。參照 圖10，比較示例的單柵晶體管是具有小于大約OV的閾值電壓的耗盡型晶體管。因此，如圖 9和圖10所示，當單柵耗盡型晶體管被修改為雙柵晶體管并且將雙柵晶體管的兩個柵極電 連接時，晶體管可修改為增強型晶體管。 圖11是示出包括在根據示例實施例的反相器中的耗盡型負載晶體管的柵電壓 (Vg)-漏電流(Id)特性的曲線圖。獲得圖11的結果的耗盡型負載晶體管具有圖1的負載 晶體管T1的結構。參照圖ll，當柵電壓Vg為大約OV時，高電平導通電流可流過，并且根據 示例實施例的負載晶體管是耗盡型晶體管。 圖12是示出包括在根據示例實施例的反相器中的增強型驅動晶體管的柵電壓 (Vg)-漏電流(Id)特性的曲線圖。獲得圖12的結果的增強型驅動晶體管具有圖1的驅動 晶體管T2的結構，參照圖12，當柵電壓Vg為大約OV時，低電平截止電流可流過，并且根據 示例實施例的驅動晶體管是增強型晶體管。柵電壓Vg可以是施加到圖1的驅動晶體管T2 的第二頂柵TG2的電壓。當預定或給定的負(_)電壓無變化地施加到圖1的底柵BG1時， 柵電壓Vg可施加到第二頂柵TG2。 圖13是示出根據示例實施例的反相器的輸入電壓(VI)-輸出電壓(VO)特性的曲 線圖。基于大約10V的電源電壓獲得圖13的結果。輸入電壓VI和電源電壓可分別表示施 加到輸入端Vin和電源VDD的電壓，而輸出電壓VO表示在圖1的輸出端Vout檢測的電壓。
參照圖13，當輸入電壓VI為大約OV時，輸出電壓VO處于與電源電壓相似的高電 平，而當輸入電壓VI增大到大約4. 5V或更大時，輸出電壓VO可以減小到接近0V。因此，當 使用根據示例實施例的反相器時，可獲得與Si類CMOS反相器相似的全擺幅特性。
根據示例實施例，在圖1至圖6的反相器中，負載晶體管T1、T1'、T10、T10'、T100 和T100'以及驅動晶體管T2、 T2'、 T20、 T20'、 T200和T200'可具有雙柵結構，其中，圖14 示出了其示例。示例實施例是圖1的反相器的修改示例。 參照圖14，可在第一溝道區C1的下方設置另一底柵BGll。因此，負載晶體管T1" 和驅動晶體管T2都具有雙柵結構。底柵BG11可構造為在不改變負載晶體管Tl"的類型的 情況下調節負載晶體管Tl"的閾值電壓。底柵BG11可與第一頂柵TG1分離，或者電連接到 第一頂柵TG1。除了底柵BG11之外，圖14的反相器的結構可與圖1的反相器的結構相同， 因此不再重復相同元件的描述。此外，圖1至圖6和圖14的多個反相器可布置為形成邏輯 電路，如圖15和圖16所示。 參照圖15，示出在基底SUB1上形成的具有如圖1所示結構的兩個反相器IV1和 IV2，但是反相器的數量也可以是三個或更多。驅動晶體管T2A的底柵BG^和驅動晶體管T2B 的底柵BG1B可連接到公共電源Vcom并且接收相同的信號。在示例實施例中，驅動晶體管 T2A的底柵BG1A和第二頂柵TG2A可分離，并且驅動晶體管T2B的底柵BG1B和第二頂柵TG2B 可分離。 參照圖16，具有如圖14所示結構的兩個反相器IVl'和IV2'可設置在基底SUB1 上，但是反相器的數量也可以是三個或更多。在示例實施例中，驅動晶體管T2A的底柵BGL 和驅動晶體管T2B的底柵BG1B可連接到公共電源Vcom并且接收相同的信號。相似地，負載 晶體管T1 的另一底柵BG11A和負載晶體管Tl'、的另一底柵BG11B可連接到另一公共電 源Vcom'并且可接收相同的信號。
在示例實施例中，驅動晶體管T2A的底柵BG1A和第二頂柵TG2A可分離，驅動晶體 管T2B的底柵BG1B和第二頂柵TG2B可分離，負載晶體管T1"A的另一底柵BG11A和第一頂 柵TG1A可分離，負載晶體管T1"B的另一底柵BG11B和第一頂柵TG1B也可分離。當負載晶 體管T1 的另一底柵BG11A和第一頂柵TGL彼此電連接，并且負載晶體管Tl"e的另一底 柵BG11B和第一頂柵TG1B彼此電連接時，另一底柵BG11A和BG11B不可通過公共電壓Vcom' 連接。雖然圖中沒有示出，但是當布置圖2至圖6的多個反相器時，兩個柵極中的一個可連 接到公共電源。 根據示例實施例的上述反相器可用作各種邏輯電路(例如，NAND電路、NOR電路、 編碼器、解碼器、復用器(MUX)、解復用器(DEMUX)或感測放大器)的基本元件。邏輯電路的 基本結構在本領域為公知，因此將省略其描述。 此外，根據示例實施例的反相器以及包括反相器的邏輯電路可應用于各種領域， 例如，液晶顯示器(LCD)、有機發光裝置或存儲裝置。具體地講，當反相器的負載晶體管和 開關晶體管是氧化物TFT時，可使用低溫工藝來形成氧化物TFT，從而具有改善的遷移率。 例如，根據示例實施例由氧化物TFT形成的E/D反相器可更容易地應用為三維堆疊存儲器 (例如，1D(二極管)-1R(電阻器)多層交叉點存儲裝置)的外圍設備，其可使用低溫工藝
來制造o 以上描述包括操作根據示例實施例的反相器的方法的描述。將給出操作方法的簡 要描述。操作根據示例實施例的反相器的方法涉及包括負載晶體管和驅動晶體管彼此連接 的反相器，其中，兩個晶體管中的一個具有雙柵結構，改變具有雙柵結構的晶體管的閾值電 壓的操作包括在反相器的操作方法中。 改變閾值電壓可包括將電壓施加到具有雙柵結構的晶體管的兩個柵極中的至少 一個。負(_)電壓或正(+)電壓可施加到兩個柵極之一，或者相同的電壓(例如，正(+)電 壓)可施加到兩個柵極。因此，通過改變具有雙柵結構的晶體管的閾值電壓，反相器可成為 E/D型反相器。 例如，當驅動晶體管T2、T20和T200具有如圖1、圖3和圖5所示的雙柵結構，并且 負(_)電壓施加到驅動晶體管T2、T20和T200的兩個柵極中的一個時，驅動晶體管T2、T20 和T200可以是增強型晶體管。驅動晶體管T2、T20和T200的兩個柵極可分離。當驅動晶 體管T2、 T20和T200的兩個柵極彼此電連接時，可通過將正(+)電壓施加到兩個柵極來改 變驅動晶體管T2、 T20和T200的閾值電壓。 當負載晶體管T1'、 T10'和T100'具有如圖2、圖4和圖6所示的雙柵結構，并且 正(+)電壓施加到負載晶體管Tl'、T10'和T100'的兩個柵極中的一個時，負載晶體管Tr、 T10'和T100'可以是耗盡型晶體管。負載晶體管T1'、T10'和T100'的兩個柵極可分離。 如上所述，在調節具有雙柵結構的晶體管的閾值電壓之后，可進行反相器的正常操作，即， 將正常的操作電壓施加到反相器。 盡管已經參照示例實施例具體顯示和描述了示例實施例，但是示例實施例應該僅 理解為描述性目的，而不是限制性目的。例如，本領域普通技術人員將理解，示例實施例可 應用于非氧化物晶體管而不是氧化物晶體管，并且可應用于具有與TFT不同結構的晶體 管。此外，本領域普通技術人員將理解，圖1至圖7以及圖13至圖16的反相器的結構和元 件可以以各種方式修改，根據示例實施例的反相器和邏輯電路不僅可應用于液晶顯示器或有機發光裝置，而且可應用于存儲裝置或其他裝置。因此，示例實施例的范圍不是由示例實 施例的詳細描述限定，而是由權利要求限定。
權利要求
一種反相器，包括負載晶體管；和驅動晶體管，連接到負載晶體管，其中，負載晶體管和驅動晶體管中的至少一個具有雙柵結構。
2. 如權利要求1所述的反相器，其中，負載晶體管是耗盡型晶體管，驅動晶體管是具有 雙柵結構的增強型晶體管。
3. 如權利要求1所述的反相器，其中，負載晶體管是具有雙柵結構的耗盡型晶體管，驅 動晶體管是增強型晶體管。
4. 如權利要求1所述的反相器，其中，負載晶體管和驅動晶體管是氧化物薄膜晶體管。
5. 如權利要求4所述的反相器，其中，負載晶體管和驅動晶體管包括由ZnO類氧化物制 造的溝道層。
6. 如權利要求1所述的反相器，其中，負載晶體管和驅動晶體管是頂柵晶體管， 負載晶體管和驅動晶體管中的一個還包括頂柵晶體管之下的底柵。
7. 如權利要求6所述的反相器，其中，負載晶體管和驅動晶體管包括具有溝道區、源區 和漏區的有源層。
8. 如權利要求6所述的反相器，其中，負載晶體管和驅動晶體管包括溝道層、接觸溝道 層的第一端的源層和接觸溝道層的第二端的漏層。
9. 如權利要求1所述的反相器，其中，負載晶體管和驅動晶體管中的每一個是底柵晶 體管，負載晶體管和驅動晶體管中的一個還包括底柵晶體管之上的頂柵。
10. 如權利要求1所述的反相器，其中，在負載晶體管或驅動晶體管中的雙柵結構的柵 極彼此分離。
11. 如權利要求1所述的反相器，其中，在負載晶體管或驅動晶體管中的雙柵結構的柵 極彼此電連接。
12. 如權利要求1所述的反相器，其中，負載晶體管和驅動晶體管具有雙柵結構。
13. —種邏輯電路，包括 多個如權利要求1所述的反相器。
14. 如權利要求13所述的邏輯電路，其中，所述多個反相器中的每一個反相器的負載 晶體管和驅動晶體管是頂柵晶體管，負載晶體管和驅動晶體管中的一個還包括頂柵晶體管之下的底柵，底柵與相應的頂柵分離，所述多個反相器中的每一個的底柵彼此電連接。
15. 如權利要求13所述的邏輯電路，其中，所述多個反相器中的每一個反相器的負載 晶體管和驅動晶體管是底柵晶體管，負載晶體管和驅動晶體管中的一個還包括底柵晶體管之上的頂柵，頂柵與相應的底柵分離，所述多個反相器中的每一個的頂柵彼此電連接。
16. 如權利要求13所述的邏輯電路，其中，所述邏輯電路包括NAND電路、NOR電路、編 碼器、解碼器、復用器、解復用器和感測放大器中的至少一種。
17. 如權利要求13所述的邏輯電路，其中，負載晶體管和驅動晶體管具有雙柵結構。
18. —種操作如權利要求1所述的反相器的方法，包括以下步驟改變負載晶體管和驅動晶體管中的具有雙柵結構的至少一個的閾值電壓。
19. 如權利要求18所述的方法，其中，改變閾值電壓的步驟包括將電壓提供給具有雙 柵結構的晶體管的兩個柵極中的至少一個。
20. 如權利要求19所述的方法，其中，驅動晶體管具有雙柵結構，改變閾值電壓的步驟包括將負電壓提供給驅動晶體管的兩個柵極中的一個。
21. 如權利要求19所述的方法，其中，驅動晶體管具有雙柵結構，改變閾值電壓的步驟包括將正電壓提供給驅動晶體管的兩個柵極。
22. 如權利要求19所述的方法，其中，負載晶體管具有雙柵結構，改變閾值電壓的步驟包括將正電壓提供給負載晶體管的兩個柵極中的一個。
23. 如權利要求18所述的方法，還包括以下步驟在調節閾值電壓之后將正常的操作電壓提供給反相器。
24. 如權利要求18所述的方法，其中，負載晶體管和驅動晶體管具有雙柵結構。
全文摘要
本發明提供了一種反相器、操作反相器的方法以及包括反相器的邏輯電路。所述反相器可包括負載晶體管和驅動晶體管，負載晶體管和驅動晶體管中的至少一個可具有雙柵結構。負載晶體管或驅動晶體管的閾值電壓可通過雙柵結構來調整，從而反相器可以是增強/耗盡(E/D)型反相器。
文檔編號H03K19/20GK101714870SQ20091017570
公開日2010年5月26日 申請日期2009年9月29日 優先權日2008年10月1日
發明者宋利憲, 樸宰徹, 金善日, 金尚煜, 金昌楨 申請人:三星電子株式會社