專利名稱：基于閾值取消功能的鐘控浮柵mos管的采樣保持電路的制作方法
技術領域：
本發明涉及模擬信號采樣保持電路，尤其是涉及一種基于閾值取消功能的鐘控浮 柵MOS管的采樣保持電路。
背景技術：
采樣保持操作是模擬信號處理的第一步，將幅度連續變化的模擬信號，經由采樣 保持電路，對某一時刻的信號值進行采樣，并保持一段時間，讓后面的電路對信號進行處 理。采樣保持電路的性能，直接關系到整個電路系統的性能。因此，采樣保持電路在電路系 統中具有很重要的作用。在數字電路系統中，作為基本電路單元之一的模數轉換器ADC，它 的主要性能就是由采樣保持電路來決定的。性能越好的ADC，需要性能越好的采樣保持電 路。 傳統的采樣保持電路，是通過運算放大器和電容來實現的，采樣保持電路的精度 越高，就要求越高倍數的運算放大器，這就需要越復雜的電路結構。然而，隨著集成電路的 飛速發展，現在一片芯片上集成的電路越來越復雜，功耗越來越大，功耗密度越來越高。越 來越大的功耗，對手持設備的電池提出了越來越高的要求，而現在電池技術的發展是遠遠 跟不上集成電路集成度的發展的。并且，現在集成電路的體積要求越來越小，這就要求電路 結構要盡可能的簡單。因此，基于低功耗和簡單的電路結構的考慮，應用浮柵器件來對電路 進行設計，符合未來集成電路的發展要求和發展方向，具有巨大的實用價值。對于采樣保持 電路這樣的基本單元，也不例外。本文提出的一種基于閾值取消功能的鐘控浮柵MOS管的 采樣保持電路，就是在這樣的背景下提出來的。 自從1991年，多輸入浮柵M0S管被提出以來，越來越多的人投入到相關的研究中， 浮柵MOS管在很多領域都得到了很大的應用。多輸入浮柵MOS管的結構圖如圖l所示。
與一般MOS管的區別是，多輸入浮柵MOS管具有一個浮置的柵，并且有多個輸入柵 極，多個輸入柵極通過電容耦合效應，將各個輸入電壓Vi耦合到浮柵上面，而浮柵后面的部 分，跟普通的MOS管是一樣的。浮柵上的電壓由浮柵的初始電荷和各個輸入端的電壓來決
定，具體的關系表達式如下
<formula>formula see original document page 3</formula> 其中，Ci是各個輸入電容，Vi是對應的輸入電壓，Q。是浮柵上的初始靜電荷， Cror =力G ， C。是浮柵和襯底之間的電容。
<formula>formula see original document page 3</formula> 當浮柵電壓^大于管子的閾值電壓V^時，管子導通，即
<formula>formula see original document page 4</formula>浮柵上的初始凈電荷，由生產時的工序決定:
以作為零處理，因此，上式可以變形為
(2)
一般情況下，浮柵上的初始凈電荷可
說<formula>formula see original document page 4</formula> 此時管子導通。如果把^看作輸入端，把、、V3......Vn看作控制端的話，相當于
是MOS管的閾值可以由V2、 V3......Vn來調節，因此，多輸入浮柵MOS管具有閾值可控的功
能。因為浮柵是浮置的，浮柵上的電荷不容易改變，因此它還具有電荷保持的功能。
鐘控浮柵MOS管是浮柵MOS管的改進模型，與浮柵MOS管的唯一不同之處，就是普 通浮柵MOS管有一個浮置的柵極，而鐘控浮柵MOS管的浮柵是通過一個開關接到一個參考 電壓，從而可以對浮柵的初始電壓進行設置。鐘控浮柵MOS管的結構圖如圖2。
鐘控浮柵MOS管的工作分為兩個階段預充電階段和評估階段。在預充電階段，各 個輸入電容耦合端接到電容輸入預置電壓Vi，上面，開關小閉合，浮柵輸入電壓Vin與浮 柵連通，將浮柵鉗位。在評估階段，開關小斷開，浮柵浮置，相應地，輸入電容耦合端切換到 各自的輸入信號Vi。此時，浮柵的電壓由小從高跳到低時Vin的瞬間值(記為V^，)、輸 入端預置電壓ViKEF和輸入端電壓Vi共同決定。 根據以上描述，在預充電階段，浮柵接到浮柵輸入電壓Vin，浮柵輸入電壓對浮柵 充電，所以 VFG1 = Vin (4) 在預充電階段切換到評估階段的瞬間，Vin的值記為VINKEF，用作評估階段浮柵電壓 的計算。 在評估階段，因為浮柵浮置，浮柵上的電荷不會改變，可以算得此時電壓為
<formula>formula see original document page 4</formula> 基于鐘控浮柵MOS管的采樣保持電路圖如圖3。 采樣階段，c^為高電平，t為低電平，浮柵接到輸入電壓Vin處，進行采樣。保 持階段，(j^為低電平，小2變為高電平，浮柵管子的源極作為輸出端，跟隨浮柵的電壓進行 輸出。這個采樣保持電路沒有直流功耗，并且結構非常簡單，所以功耗非常低，但是存在一 個問題，就是輸出電壓和輸入電壓之間存在一個NM0S管閾值電壓的損失，因為這個電壓損 失的存在，大大降低了跟隨電路的精度，并且在輸入電壓小于NMOS管閾值電壓的時候，采 樣保持電路的輸出電壓恒為O，不能跟隨輸入電壓的變化。
發明內容
本發明的目的在于提供了一種基于閾值取消功能的鐘控浮柵M0S管的采樣保持
電路，這個采樣保持電路的輸出與輸入之間不存在閾值電壓的損失，具有更高的精度，功耗
低，結構簡單，并且具有軌到軌的功能特點。 本發明解決技術問題所采用的技術方案是 包括基于鐘控浮柵MOS管的采樣保持電路，其特征在于還包括一個閾值取消電 路，該電路包括PMOS管，NMOS管，兩個開關和單刀雙擲開關；PMOS管的漏極與單刀雙擲開 關的第二腳相連，PMOS管的柵極通過第一開關與電源相連，PMOS管的柵極通過第二開關接 地，PMOS管源極與電源相連，PMOS管的襯底與電源相連；NMOS管的漏極與單刀雙擲開關的 第二腳相連，NMOS管的柵極與單刀雙擲開關的第二腳相連，NMOS管的源極接地，NMOS管的 襯底接地，所述單刀雙擲開關的第三腳接地，第一腳接到基于鐘控浮柵MOS管的采樣保持 電路的輸入柵極。 與現有技術相比，本發明的具有的有益效果是 本電路基于鐘控浮柵MOS管的浮柵電荷可以調節并長期保持這個特點，利用PMOS 管和NMOS管加第兩個開關來提取一個NMOS管的閾值電壓，并經鐘控浮柵MOS管的輸入柵 極，耦合到浮柵上，以此將浮柵上的電壓提高一個NMOS管閾值電壓的值，來抵消鐘控浮柵 MOS管采樣跟隨電路從浮柵電壓到輸出電壓所存在的一個NMOS閾值電壓的損失，讓輸出電 壓精確等于輸入電壓的值，構造一個精度高，結構簡單，功耗低的采樣保持電路。此電路的 平均功耗只有0. 147mw，整個電路只需要一個鐘控浮柵NMOS管， 一個普通的NMOS管， 一個普 通的PMOS管，六個輔助開關，結構非常簡單。
圖1是多輸入浮柵MOS管的結構圖。
圖2是鐘控浮柵MOS管的結構圖。 圖3是基于鐘控浮柵MOS管的采樣保持電路的基本結構圖。 圖4是基于閾值取消功能的鐘控浮柵MOS管的采樣保持電路結構圖。 圖5是各開關控制信號的波形，從上往下依次是Sl， S2， S3， S4， S5， S6的控制信號波形。 圖6是仿真波形比較，上面的是輸入波形，中間的是圖4電路輸出波形，下面的是
圖3電路輸出波形。
具體實施例方式
下面結合附圖和實施例對本發明進一步說明。 如圖4所示，是一種基于閾值取消功能的鐘控浮柵M0S管的采樣保持電路，包括一 個鐘控浮柵NMOS管， 一個普通PMOS管， 一個普通NMOS管，第一開關Sl，第二開關S2，第三 開關S3，單刀雙擲開關S4，第五開關S5，第六開關S6，通過所述PMOS管、NMOS管、第五開關 S5和第六開關S6，進行一個NMOS管閾值電壓的提取，由單刀雙擲開關S4接到所述鐘控浮 柵NMOS管的輸入柵極；所述鐘控浮柵NM0S管的浮柵通過第一開關S1和采樣保持電路電壓 輸入端相連，所述鐘控浮柵NMOS管的漏極通過第二開關S2與電源相連，所述鐘控浮柵NMOS 管的源極通過第三開關S3與地相連，所述鐘控浮柵NMOS管的輸入柵極與單刀雙擲開關S4的第一腳相連，所述鐘控浮柵NM0S管的襯底通過第三開關與地相連，所述鐘控浮柵NM0S管 的源極作為信號輸出端Vout ;所述PMOS管的漏極與單刀雙擲開關S4的第二腳相連，所述 NMOS管的漏極與單刀雙擲開關S4的第二腳相連，所述PMOS管的柵極通過第五開關S5與電 源相連，通過第六開關S6與地相連，所述PMOS管的源極與電源相連，所述PMOS管的襯底與 電源相連，所述NMOS管的柵極與單刀雙擲開關S4的第二腳相連，所述NMOS管的源極與地 相連，所述NM0S管的襯底與地相連，所述單刀雙擲開關S4的第三腳接地。
這個采樣保持電路包括采樣階段、保持階段和跟隨階段。在采樣階段，第一開關S1 閉合，第二開關S2斷開，第三開關S3閉合，單刀雙擲開關S4的1 、3腳連通，第五開關S5斷 開，第六開關S6閉合。鐘控浮柵MOS管的浮柵連接到輸入電平Vin，浮柵的電壓被鉗制在 Vin，與此同時，鐘控浮柵M0S管的輸入柵極接地，閉合的第三開關S3將鐘控浮柵NM0S管的 源極下拉為0電平。單刀雙擲開關S4的2腳電壓被導通的PM0S上拉到一個接近電源電壓 的電平。在保持階段，第一開關S1斷開，第二開關S2斷開，第三開關S3閉合，單刀雙擲開 關S4的1、2腳連通，第五開關S5閉合，第六開關S6斷開，因為第一開關Sl斷開，鐘控浮柵 NM0S管的浮柵浮置，浮柵上面的電荷保持不變。此時，PM0S管的漏極被鉗位在一個NM0S管 的閾值電壓值，并且經過單刀雙擲開關S4接到鐘控浮柵M0S管的輸入柵極，耦合到浮柵上。 此時浮柵上的電壓是初始電壓Vin再疊加上一個NMOS管的閾值電壓，即為Vre = Vin+VTH。在 跟隨階段，第二開關S2閉合，第三開關S3斷開，斷開的第三開關S3相當于一個阻值很大的 電阻，讓鐘控浮柵NM0S管的源極電壓跟隨浮柵電壓進行輸出，此時，鐘控浮柵NM0S管的源 極電壓和浮柵電壓相差一個NM0S的閾值電壓，V。UT = Vre-VTH = Vin，剛好與之前浮柵上疊加 的NMOS管閾值電壓相抵消，使輸出電壓V。UT精確等于輸入電壓Vin。 圖5是圖4所示電路各開關控制信號的波形，從上到下依次為Sl、 S2、 S3、 S4、 S5、 S6控制信號的波形，采樣頻率為20MHz，得到的采樣保持輸出信號如圖6所示，并與圖3所 示結構電路的仿真結果做了一個對比。上面的是輸入波形，中間的是圖4電路輸出波形，下 面的是圖3電路輸出波形。可以看到，圖3所示的電路，輸出波形和輸入波形相差了一個 NM0S閾值電壓，并且在輸入電壓信號小于NM0S管的閾值電壓的時候，輸出電壓為零，不能 對輸入信號進行正確的采樣保持操作。而圖4所示電路的仿真波形，輸出信號可以很好地 對輸入信號進行采樣保持操作。 在采樣階段，鐘控浮柵NM0S管的采樣保持部分電路不存在直流功耗，而閾值提取
部分的電路，存在直流功耗，這部分功耗，也是整個電路的主要功耗來源。 在保持階段，鐘控浮柵NM0S管的采樣保持部分電路和閾值提取部分電路都不存
在直流功耗，功耗非常小。 在跟隨階段，同樣不存在直流功耗，功耗非常小。 整個電路，總共用了一個PM0S管， 一個NM0S管， 一個鐘控浮柵NM0S管，六個輔助 開關，結構非常簡單，電路的平均功耗只有0. 147mw，功耗非常低。
權利要求
一種基于閾值取消功能的鐘控浮柵MOS管的采樣保持電路，包括基于鐘控浮柵MOS管的采樣保持電路，其特征在于還包括一個閾值取消電路，該電路包括PMOS管，NMOS管，兩個開關和單刀雙擲開關；PMOS管的漏極與單刀雙擲開關的第二腳相連，PMOS管的柵極通過第一開關與電源相連，PMOS管的柵極通過第二開關接地，PMOS管源極與電源相連，PMOS管的襯底與電源相連；NMOS管的漏極與單刀雙擲開關的第二腳相連，NMOS管的柵極與單刀雙擲開關的第二腳相連，NMOS管的源極接地，NMOS管的襯底接地，所述單刀雙擲開關的第三腳接地，第一腳接到基于鐘控浮柵MOS管的采樣保持電路的輸入柵極。
全文摘要
本發明公開了一種基于閾值取消功能的鐘控浮柵MOS管的采樣保持電路。包括基于鐘控浮柵MOS管的采樣保持電路和閾值取消電路，PMOS管的漏極與單刀雙擲開關的第二腳相連，柵極通過第一開關與電源相連，柵極通過第二開關接地，源極和襯底與電源相連；NMOS管的漏極與單刀雙擲開關的第二腳相連，柵極與單刀雙擲開關的第二腳相連，源極和襯底接地，所述單刀雙擲開關的第三腳接地，第一腳接到基于鐘控浮柵MOS管的采樣保持電路的輸入柵極。通過PMOS管和NMOS管提取出NMOS管的閾值電壓，并加到鐘控浮柵NMOS管的輸入柵極，使整個電路達到取消閾值損失的效果，提高采樣保持電路的精度。本發明的結構簡單，功耗很低。
文檔編號G11C27/02GK101770811SQ20091015584
公開日2010年7月7日 申請日期2009年12月29日 優先權日2009年12月29日
發明者李錦煊, 杭國強 申請人:浙江大學