專利名稱：一種增加鐵電非揮發(fā)觸發(fā)器使用壽命的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種為增加鐵電非揮發(fā)觸發(fā)器使用壽命的技術(shù)，屬于電路設(shè)計(jì) 領(lǐng)域。
背景技術(shù)：
近年來(lái)，集成化芯片系統(tǒng)(SoC: System on Chip)是微電子技術(shù)最重要的 發(fā)展方向之一。非揮發(fā)存儲(chǔ)技術(shù)是未來(lái)微米納米技術(shù)發(fā)展的一個(gè)重要組成部分， 也是未來(lái)SoC應(yīng)用的重要基礎(chǔ)。傳統(tǒng)存儲(chǔ)器存在一些問(wèn)題，比如掉電信息丟失、 讀寫速度慢、可擦寫次數(shù)不夠等等。因此，解決這些問(wèn)題的途徑之一是利用高 速大容量的非揮發(fā)存儲(chǔ)器來(lái)替代片上RAM來(lái)增加電路的可靠性并有效地降低功 耗。
鐵電技術(shù)是目前被研究的非揮發(fā)技術(shù)之一，鐵電材料是一類具有自發(fā)極化 且自發(fā)極化方向可隨外電場(chǎng)方向的改變而改變的介質(zhì)材料。將鐵電薄膜技術(shù)與 常規(guī)邏輯電路結(jié)合起來(lái)以實(shí)現(xiàn)具有非揮發(fā)特性的邏輯電路，可實(shí)現(xiàn)完全的斷電 保護(hù)，從而使信息不會(huì)丟失。
但是，由于鐵電薄膜可擦寫的次數(shù)是有限的，其讀寫次數(shù)大約在1013左右， 對(duì)于一個(gè)頻繁擦寫的電路來(lái)說(shuō)，這樣的次數(shù)是遠(yuǎn)遠(yuǎn)不夠的，因此需要開發(fā)一種 新的方法來(lái)增加鐵電薄膜的使用壽命。
本發(fā)明從鐵電出觸發(fā)器的讀寫次數(shù)考慮，提出了一種新的鐵電非揮發(fā)觸發(fā) 器的電路結(jié)構(gòu)，有效地避免了對(duì)鐵電電容不必要的寫操作，從而增加了鐵電電 容的使用壽命。該方法的主要?jiǎng)?chuàng)新點(diǎn)在于設(shè)計(jì)了一種新的鐵電非揮發(fā)觸發(fā)器 的電路結(jié)構(gòu)；本技術(shù)可以減少對(duì)鐵電電容40%-80%的寫操作次數(shù)。如圖3所示。
發(fā)明內(nèi)容
本發(fā)明的目的是提出一種新的鐵電非揮發(fā)觸發(fā)器的電路結(jié)構(gòu)，該結(jié)構(gòu)可以 增加鐵電電容的使用壽命。該方法是基于這樣的事實(shí) 一般看來(lái)，電路中大部 分的觸發(fā)器中數(shù)據(jù)翻轉(zhuǎn)概率并不是很高。很可能寫操作之前觸發(fā)器并沒有發(fā)生 翻轉(zhuǎn)，即要寫入鐵電電容的狀態(tài)與其本身的狀態(tài)是相同的，在這種情況下重新 寫一次鐵電電容的操作是不需要的。
本發(fā)明的特征在于，含有麗0S管M2、 PM0S管M1、三個(gè)反相器Ol、①2、 ①3、異或邏輯門X0R、兩個(gè)與門AND1、 AND2、以及一個(gè)或門0R，其中
NM0S管M2和PM0S管M1:兩者的柵極相連后接寫信號(hào)Wctrl輸入端，所述 腿0S管的漏極同時(shí)連到鐵電非揮發(fā)觸發(fā)器FC-FF的要寫入的狀態(tài)Q的輸出端和 所述異或邏輯門XOR的第一輸入端，該NMOS管M2的源極同時(shí)與所述PM0S管Ml 的源極、所述第二反相器02的輸入端以及所述異或邏輯門X0R的第二輸入端 相連，成為之前最后存入的狀態(tài)Qs的節(jié)點(diǎn)，所述PM0S管M1的漏極連到所述第 一反相器①1的輸出端，該第一反相器Ol的輸入端和所述第二反相器02的 輸出端相連；
第一與門AND1:三個(gè)輸入端分別輸入所述異或邏輯門X0R的輸出信號(hào)Wen、 整個(gè)觸發(fā)器的讀寫控制脈沖信號(hào)PL以及反相的Rec信號(hào)，所述Rec信號(hào)是表示 在狀態(tài)恢復(fù)階段要對(duì)所述鐵電非揮發(fā)觸發(fā)器的備份部分進(jìn)行讀取的信號(hào)；
第二與門AND2:兩個(gè)輸入分別為所述Rec信號(hào)和PL信號(hào)；
或門OR:兩個(gè)輸入分別是所述第一、第二兩個(gè)與門AND1、 AND2的輸出信號(hào)， 該或門的輸出信號(hào)是對(duì)FC-FF輸入的讀寫控制脈沖信號(hào)PLrc，，其表達(dá)式如下所 示，其中PL是從外部輸入的對(duì)整個(gè)觸發(fā)器的讀寫控制脈沖信號(hào)
ff = ^ (『e".尸丄)+ Re c -尸丄
在要進(jìn)行寫操作時(shí)，時(shí)鐘信號(hào)clk為高電平，寫信號(hào)Wtrl為低電平，該控 制信號(hào)PL為高電平，當(dāng)所述要寫入的狀態(tài)Q和之前最后存入的狀態(tài)相同時(shí)，所述PL為低電平，阻之寫入。
在這種結(jié)構(gòu)中，對(duì)備份電路的寫操作數(shù)量可能很大，鐵電電容的壽命很難 滿足要求，因此在此基礎(chǔ)上做了改進(jìn)，加入了一個(gè)狀態(tài)判斷和控制模塊，新的
電路結(jié)構(gòu)如圖2所示。這個(gè)模塊可以在每次寫操作之前檢驗(yàn)是否需要重新對(duì)非 揮發(fā)備份模塊進(jìn)行寫操作。只有在當(dāng)前狀態(tài)和要寫入的狀態(tài)是不同的，才有必 要對(duì)鐵電電容進(jìn)行寫操作，否則是不必要進(jìn)行重新寫入的，因此這個(gè)模塊可以 有效地減少對(duì)鐵電電容的寫操作的次數(shù)。
圖1是鐵電非揮發(fā)觸發(fā)器(FC-FF)的基本結(jié)構(gòu)； 圖2是改進(jìn)后的鐵電非揮發(fā)觸發(fā)器(IFC-FF)的基本結(jié)構(gòu)； 圖3是鐵電非揮發(fā)觸發(fā)器(FC-FF)與改進(jìn)的鐵電非揮發(fā)觸發(fā)器(IFC-FF)
寫操作數(shù)量的比較結(jié)果其中°代表鐵電非揮發(fā)觸發(fā)器的寫操作數(shù)量，*代
表改進(jìn)的鐵電非揮發(fā)觸發(fā)器的寫操作數(shù)量。
具體實(shí)施例方式
本發(fā)明提出了一種新的觸發(fā)器電路結(jié)構(gòu)，其中加入了一個(gè)狀態(tài)比較模塊， 可將鐵電電容中的當(dāng)前狀態(tài)和需要寫入的狀態(tài)進(jìn)行比較，然后判斷并控制是否 進(jìn)行寫操作。該方案有效地避免了對(duì)鐵電電容不必要的寫操作，從而增加了鐵
電電容的使用壽命。
傳統(tǒng)的基于SRAM觸發(fā)器的主從兩部分都是由時(shí)鐘控制的鎖存器構(gòu)成，在從
部分中加入了以鐵電電容為核心的備份模塊，使得觸發(fā)器可以有非揮發(fā)的特性， 其結(jié)構(gòu)如圖l所示。
當(dāng)RW保持為低電平時(shí)，該觸發(fā)器的工作與一個(gè)普通觸發(fā)器相同。在對(duì)備份 模塊進(jìn)行寫操作時(shí)，RW輸入高電平，Pch保持為"0"，當(dāng)時(shí)鐘Clk打開為"l"時(shí)，輸入信號(hào)Din鎖存進(jìn)Q中。同時(shí)在此期間，PL上產(chǎn)生一個(gè)正脈沖，將一對(duì) 互補(bǔ)值a和b存入一對(duì)鐵電電容中，這樣就保證了在鎖存器正常工作時(shí)狀態(tài)的 保存。
在斷電之后可以立即通過(guò)對(duì)備份模塊進(jìn)行讀操作來(lái)完成數(shù)據(jù)的恢復(fù)。其中 RW輸入高電平，Din和Clk保持為"0"，先由Pch上的一個(gè)正脈沖對(duì)a和b節(jié) 點(diǎn)作預(yù)放電，然后PL上產(chǎn)生一個(gè)正脈沖來(lái)驅(qū)動(dòng)一對(duì)鐵電電容。由于兩個(gè)鐵電電 容的極化狀態(tài)不同，會(huì)在節(jié)點(diǎn)a和b之間形成一個(gè)電壓差，這一電壓差經(jīng)鎖存 器上的反饋回路放大，就得到互補(bǔ)的"0"、 "1"值。
對(duì)于改進(jìn)的鐵電非揮發(fā)觸發(fā)器結(jié)構(gòu)，增加了兩個(gè)輸入控制信號(hào)，分別是 Wctrl和Rec，其中Wctrl用來(lái)控制狀態(tài)比較模塊中的開關(guān)，Rec用來(lái)標(biāo)識(shí)電路
是否處在狀態(tài)恢復(fù)階段，當(dāng)處于恢復(fù)階段即要對(duì)非揮發(fā)備份部分進(jìn)行讀取時(shí)Rec 信號(hào)為高電平，其他狀態(tài)Rec信號(hào)為低電平。
加入狀態(tài)模塊后，對(duì)非揮發(fā)備份電路進(jìn)行寫操作時(shí)分為以下幾個(gè)步驟 步驟一時(shí)鐘信號(hào)為高電平時(shí)信號(hào)Wctrl保持為低電平，狀態(tài)比較模塊 利用其中的異或邏輯對(duì)要寫入的狀態(tài)Q和之前存入的狀態(tài)Qs進(jìn)行比較，并輸出 控制信號(hào)Wen。當(dāng)兩個(gè)狀態(tài)相同時(shí)，Wen輸出為低，反之為高。所以該信號(hào)可以 用來(lái)判斷是否需要對(duì)備份模塊中的鐵電電容進(jìn)行重新寫入，從而控制FC-FF的 PL信號(hào)是否產(chǎn)生一個(gè)正脈沖來(lái)驅(qū)動(dòng)鐵電電容對(duì)。因此，對(duì)FC-FF輸入的讀寫控 制脈沖信號(hào)PU，的表達(dá)式如下，其中PL是從外部輸入的對(duì)整個(gè)觸發(fā)器的讀寫 控制脈沖信號(hào)
尸"r ^ = ^' 尸丄)+ Rec 尸丄 步驟二時(shí)鐘信號(hào)為低電平時(shí)控制信號(hào)Wctrl產(chǎn)生一個(gè)正脈沖控制狀態(tài) 比較模塊中反相器鏈中的開關(guān)，打開反相器鏈的反饋，使得將新的Q值存儲(chǔ)到
節(jié)點(diǎn)Qs中，為下一次的狀態(tài)比較作好準(zhǔn)備。
在正常操作時(shí)，信號(hào)Wctrl保持為低電平，此時(shí)鐵電電容備份模塊和狀態(tài)比較模塊都與觸發(fā)器主電路部分隔離開來(lái)，因此整個(gè)觸發(fā)器電路工作狀態(tài)與一 個(gè)普通觸發(fā)器相同。
改進(jìn)后的鐵電非揮發(fā)觸發(fā)器的寫入周期與原來(lái)相同，可以在一個(gè)時(shí)鐘周期 中完成，其工作不影響主電路的工作，因此不會(huì)帶來(lái)額外的時(shí)間消耗。
從圖3的仿真結(jié)果可以看出，在不同的翻轉(zhuǎn)概率的情況下，經(jīng)過(guò)改進(jìn)的非 揮發(fā)觸發(fā)器相比原來(lái)的觸發(fā)器寫操作的次數(shù)減少了 40-80%，因此不必要的寫操 作被有效地去除了。
權(quán)利要求
1.一種增加鐵電非揮發(fā)觸發(fā)器使用壽命的狀態(tài)比較電路，其特征在于含有NMOS管(M2)、PMOS管(M1)、三個(gè)反相器(Φ1、Φ2、Φ3)、異或邏輯門(XOR)、二個(gè)與門(AND1、AND2)、以及一個(gè)或門(OR)，其中NMOS管(M2)和PMOS管(M1)，兩者的柵極相連后接寫信號(hào)Wctr1輸入端，所述NMOS管的漏極同時(shí)連到鐵電非揮發(fā)觸發(fā)器FC-FF的要寫入的狀態(tài)Q的輸出端和所述異或邏輯門(XOR)的第一輸入端，該NMOS管(M2)的源極同時(shí)與所述PMOS管(M1)的源極、所述第二反相器(Φ2)的輸入端以及所述異或邏輯門(XOR)的第二輸入端相連，成為之前最后存入的狀態(tài)Qs的節(jié)點(diǎn)，所述PMOS管(M1)的漏極連到所述第一反相器(Φ1)的輸出端，該第一反相器(Φ1)的輸入端和所述第二反相器(Φ2)的輸出端相連；第一與門(AND1)，三個(gè)輸入端分別輸入所述異或邏輯門(XOR)的輸出信號(hào)Wen、整個(gè)觸發(fā)器的讀寫控制脈沖信號(hào)PL以及反相的Rec信號(hào)，所述Rec信號(hào)是在狀態(tài)恢復(fù)階段控制對(duì)所述鐵電非揮發(fā)觸發(fā)器的備份部分進(jìn)行讀取的信號(hào)；第二與門(AND2)，兩個(gè)輸入分別為所述Rec信號(hào)和PL信號(hào)；或門(OR)，兩個(gè)輸入分別是所述第一、第二兩個(gè)與門(AND1、AND2)的輸出信號(hào)，該或門的輸出信號(hào)是對(duì)FC-FF輸入的讀寫控制脈沖信號(hào)PLFC_FF，其表達(dá)式如下所示，其中PL是從外部輸入的對(duì)整個(gè)觸發(fā)器的讀寫控制脈沖信號(hào)PLFC_FF＝<overscore>Rec</overscore>·(Wen·PL)+Rec·PL在要進(jìn)行寫操作時(shí)，時(shí)鐘信號(hào)clk為高電平，寫信號(hào)Wtr1為低電平，該控制信號(hào)PL為高電平，當(dāng)所述要寫入的狀態(tài)Q和之前最后存入的狀態(tài)相同時(shí)，所述PL為低電平，阻之寫入。
全文摘要
一種增加鐵電非揮發(fā)觸發(fā)器使用壽命的電路屬于電路設(shè)計(jì)領(lǐng)域，其特征在于，提出了一種新的非揮發(fā)觸發(fā)器電路結(jié)構(gòu)，其中加入了一個(gè)狀態(tài)比較模塊，可將鐵電電容中的當(dāng)前狀態(tài)和需要寫入的狀態(tài)進(jìn)行比較，然后判斷并控制是否進(jìn)行寫操作。該方案有效地避免了對(duì)鐵電電容不必要的寫操作，從而增加了鐵電電容的使用壽命。
文檔編號(hào)G11C11/22GK101635167SQ200910091060
公開日2010年1月27日 申請(qǐng)日期2009年8月24日 優(yōu)先權(quán)日2009年8月24日
發(fā)明者劉勇攀, 楊華中, 玨 王 申請(qǐng)人:清華大學(xué)