專利名稱：內(nèi)存控制器以及多內(nèi)存系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明 一般地涉及嵌入式系統(tǒng)技術(shù)領(lǐng)域，更具體地涉及內(nèi)存控制器。
背景技術(shù)：
目前， 一個(gè)DDR2 (Double Data Rate 2，雙數(shù)據(jù)速率2 )內(nèi)存控制器最 多只能帶兩條DIMM ( Dual Inline Memory Module,雙列直插內(nèi)存模塊)內(nèi) 存條。如果想多帶內(nèi)存條，可以采取增加控制器(或稱多控制器方式)或 使用RDIMM ( Registered Dual In-line Memory Module )內(nèi)存條代替DIMM 內(nèi)存條的方式。但是，對于嵌入式系統(tǒng)，pin腳資源有限，如果增加控制器 則會(huì)導(dǎo)致出線過多，增加了 PCB (Printed Circuit Board,印刷電路板)布 線難度，從而增加了系統(tǒng)開發(fā)風(fēng)險(xiǎn)；并且目前RDIMM內(nèi)存條的價(jià)才各遠(yuǎn)高 于DIMM內(nèi)存條，不利于節(jié)約成本。
因此，目前需要一種使得一個(gè)內(nèi)存控制器能驅(qū)動(dòng)多個(gè)內(nèi)存條且成本較 低的內(nèi)存控制方式。
發(fā)明內(nèi)容
為了解決上述問題之一，本發(fā)明提出了一種內(nèi)存控制器，用于通過信 號線與內(nèi)存連接并控制所述內(nèi)存，所述內(nèi)存控制器包括多于 一組第 一信號 線組，其中每一組所述第一信號線組中的信號線適于與相對應(yīng)的所述內(nèi)存 中的每個(gè)內(nèi)存顆粒連接。
根據(jù)本發(fā)明的實(shí)施例，所述內(nèi)存控制器包括2N組所述第 一信號線組， 其中N為正整數(shù)。
根據(jù)本發(fā)明的實(shí)施例，所述第一信號線組包括片選信號線、內(nèi)存顆粒 中地址區(qū)域選擇線、地址線、行地址選擇信號、列地址選擇信號、寫允許 信號、時(shí)鐘信號、時(shí)鐘允許信號、片內(nèi)終結(jié)器設(shè)計(jì)信號。根據(jù)本發(fā)明的實(shí)施例，所述內(nèi)存控制器包括N組第二信號線組，所述 第二信號線組適于與所述內(nèi)存中的兩個(gè)內(nèi)存顆粒連接。
根據(jù)本發(fā)明的實(shí)施例，所述第二信號線組包括數(shù)據(jù)輸入/輸出線、數(shù)據(jù) 掩碼控制線和數(shù)據(jù)選通信號線。
本發(fā)明還提出了一種多內(nèi)存系統(tǒng)，包括內(nèi)存控制器和內(nèi)存，所述內(nèi)存 控制器與每個(gè)所述內(nèi)存連接并控制所述內(nèi)存，其中，所述內(nèi)存控制器包括 多于一組第一信號線組，其中每一組所述第一信號線組中的信號線與相對 應(yīng)的所述內(nèi)存中的每個(gè)內(nèi)存顆粒連接。
根據(jù)本發(fā)明的實(shí)施例，所述內(nèi)存控制器包括2N組所述第 一信號線組， 其中N為正整數(shù)。
根據(jù)本發(fā)明的實(shí)施例，所述第一信號線組包括片選信號線、內(nèi)存顆粒 中地址區(qū)域選擇線、地址線、行地址選擇信號、列地址選擇信號、寫允許 信號、時(shí)鐘信號、時(shí)鐘允許信號、片內(nèi)終結(jié)器設(shè)計(jì)信號。
根據(jù)本發(fā)明的實(shí)施例，所述內(nèi)存控制器包括N組第二信號線組，所述 第二信號線組與所述內(nèi)存中的兩個(gè)內(nèi)存顆粒連接。
根據(jù)本發(fā)明的實(shí)施例，所述第二信號線組包括數(shù)據(jù)輸入/輸出線、數(shù)據(jù) 掩碼控制線和數(shù)據(jù)選通信號線。
本發(fā)明所提出的內(nèi)存控制器以及多內(nèi)存系統(tǒng)實(shí)現(xiàn)了 一個(gè)內(nèi)存控制器能 夠驅(qū)動(dòng)多于兩個(gè)內(nèi)存條，且節(jié)約管腳資源，降低了制造成本。
本發(fā)明上述的和/或附加的方面和優(yōu)點(diǎn)從下面結(jié)合附圖對實(shí)施例的描 述中將變得明顯和容易理解，其中
圖1為根據(jù)本發(fā)明的一個(gè)實(shí)施例的內(nèi)存條功能模塊圖2為根據(jù)本發(fā)明的一個(gè)實(shí)施例的多內(nèi)存系統(tǒng)結(jié)構(gòu)示意圖。
具體實(shí)施例方式
下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出。下 面通過參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。
如圖1所示為根據(jù)本發(fā)明的一個(gè)實(shí)施例的內(nèi)存條功能模塊圖，該內(nèi)存
條可以為SODIMM內(nèi)存條，其中CS (chip select,片選信號)0、 CS1、 BA0 BA2 ( bank address,內(nèi)存顆粒中地址區(qū)域地址信號)、A0~A13/A14 (address,地址線)、RAS ( Row Address Strobe,行地址選擇信號)、CAS (Column Address Strobe,列地址選擇信號)、WE ( Write Enable,寫允許 信號)、CK ( Clock,時(shí)鐘信號)、CKE ( Clock Enable,時(shí)鐘允許信號)0、 CKE1、 ODT ( On Die Terminator,片內(nèi)終結(jié)器設(shè)計(jì)信號)O、 ODTl的信號 需要連接到整個(gè)Rank (內(nèi)存區(qū)塊)。而每根DQ (數(shù)據(jù)輸入/輸出)、DQS (Data Strobe,數(shù)據(jù)選通)、DM ( DQ Mask,數(shù)據(jù)掩碼控制信號)僅連接 至2個(gè)Monolithic (內(nèi)存顆粒)。
本發(fā)明的一個(gè)實(shí)施例提出了一種內(nèi)存控制器，該內(nèi)存控制器對第一信 號線組進(jìn)行復(fù)制，即同一個(gè)信號由多個(gè)pin腳引出，換言之，該內(nèi)存控制 器包括多于一組第一信號線組，第一信號線組中的信號線適于與內(nèi)存中的 每個(gè)內(nèi)存顆粒連接。作為本發(fā)明的一個(gè)實(shí)施例，第一信號線組包括CS0、 CS1、 BA0 BA2、 A0~A13/A14、 RAS、 CAS、 WE、 CK、 CKE0、 CKEl、 ODTO、 ODTl信號線。
作為本發(fā)明的一個(gè)實(shí)施例，內(nèi)存控制器包括2N組第一信號線組，其中 N為正整凄欠。
作為本發(fā)明的一個(gè)實(shí)施例，該內(nèi)存控制器包括N組第二信號線組，其 中每一組第二信號線組適于與一個(gè)內(nèi)存中的兩個(gè)內(nèi)存顆粒連接。在該實(shí)施 例中，第二信號線組包括DQ、 DQS、 DM信號線。
本發(fā)明的一個(gè)實(shí)施例提出了一種多內(nèi)存系統(tǒng)，如圖2所示為該多內(nèi)存 系統(tǒng)的結(jié)構(gòu)示意圖。如圖2所示，該系統(tǒng)包括內(nèi)存控制器和多個(gè)內(nèi)存。作 為本發(fā)明的一個(gè)實(shí)施例，該內(nèi)存控制器在FPGA中實(shí)現(xiàn)。FGPA內(nèi)部對第 一信號線組進(jìn)行復(fù)制，即同 一個(gè)信號由2個(gè)pin腳引出。其中 DIMM 1-DIMM4為該內(nèi)存控制器帶動(dòng)的四個(gè)DIMM內(nèi)存。
作為本發(fā)明的一個(gè)實(shí)施例，按照附圖2方式連接信號線。圖中灰色連 接線代表第二信號線組，黑色連接線代表第一信號線組。這樣， 一個(gè)內(nèi)存控制器即可以驅(qū)動(dòng)四個(gè)DIMM內(nèi)存條。作為本發(fā)明的一個(gè)實(shí)施例，其中第 一信號線組包括CSO、 CS1、 BA0 BA2、 A0~A13/A14、 RAS、 CAS、 WE、 CK、 CKEO、 CKE1、 ODTO、 ODT1信號線。作為本發(fā)明的一個(gè)實(shí)施例，其 中第二信號線組包括DQ、 DQS、 DM信號線。
需要注意的是，采用兩組第一信號線組和一組第二信號線組僅是本發(fā)
明的一種具體的實(shí)施方式，在不脫離本發(fā)明的原理的情況下，第一信號線 組和第二信號線組可以采用其他適合的數(shù)目。
本發(fā)明所提出的內(nèi)存控制器以及多內(nèi)存系統(tǒng)的有益效果包括解決了 每個(gè)內(nèi)存控制器驅(qū)動(dòng)多條內(nèi)存限制于pin腳的驅(qū)動(dòng)能力的問題；相對于多 控制器實(shí)現(xiàn)，本發(fā)明節(jié)約了管腳資源，減小了 PCB芯片出線難度；相對于 RDIMM內(nèi)存條實(shí)現(xiàn)，本發(fā)明節(jié)約了開發(fā)成本。
盡管已經(jīng)示出和描述了本發(fā)明的實(shí)施例，對于本領(lǐng)域的普通技術(shù)人員 而言，可以理解在不脫離本發(fā)明的原理和精神的情況下可以對這些實(shí)施例 進(jìn)行多種變化、修改、替換和變型，本發(fā)明的范圍由所附權(quán)利要求及其等 同限定。
權(quán)利要求
1、一種內(nèi)存控制器，用于通過信號線與內(nèi)存連接并控制所述內(nèi)存，其特征在于，所述內(nèi)存控制器包括多于一組第一信號線組，其中每一組所述第一信號線組中的信號線適于與相對應(yīng)的所述內(nèi)存中的每個(gè)內(nèi)存顆粒連接。
2、 根據(jù)權(quán)利要求1所述的內(nèi)存控制器，其特征在于，所述內(nèi)存控制器 包括2N組所述第一信號線組，其中N為正整數(shù)。
3、 根據(jù)權(quán)利要求1所述的內(nèi)存控制器，其特征在于，所述第一信號線 組包括片選信號線、內(nèi)存顆粒中地址區(qū)域選擇線、地址線、行地址選擇信 號、列地址選擇信號、寫允許信號、時(shí)鐘信號、時(shí)鐘允許信號、片內(nèi)終結(jié) 器設(shè)計(jì)信號。
4、 根據(jù)權(quán)利要求2所述的內(nèi)存控制器，其特征在于，所述內(nèi)存控制器 包括N組第二信號線組，其中每一組所述第二信號線組適于與相對應(yīng)的所 述內(nèi)存中的兩個(gè)內(nèi)存顆粒連接。
5、 根據(jù)權(quán)利要求4所述的內(nèi)存控制器，其特征在于，所述第二信號線 組包括數(shù)據(jù)輸入/輸出線、數(shù)據(jù)掩碼控制線和數(shù)據(jù)選通信號線。
6、 一種多內(nèi)存系統(tǒng)，其特征在于，包括內(nèi)存控制器和內(nèi)存，所述內(nèi)存 控制器與每個(gè)所述內(nèi)存連接并控制所述內(nèi)存，其中，所述內(nèi)存控制器包括多于一組第一信號線組，其中每一組所述第一信 號線組中的信號線與相對應(yīng)的所述內(nèi)存中的每個(gè)內(nèi)存顆粒連接。
7、 根據(jù)權(quán)利要求6所述的多內(nèi)存系統(tǒng)，其特征在于，所述內(nèi)存控制器 包括2N組所述第一信號線組，其中N為正整數(shù)。
8、 根據(jù)權(quán)利要求6所述的多內(nèi)存系統(tǒng)，其特征在于，所述第一信號線 組包括片選信號線、內(nèi)存顆粒中地址區(qū)域選擇線、地址線、行地址選擇信 號、列地址選擇信號、寫允許信號、時(shí)鐘信號、時(shí)鐘允許信號、片內(nèi)終結(jié) 器設(shè)計(jì)信號。
9、 根據(jù)權(quán)利要求7所述的多內(nèi)存系統(tǒng)，其特征在于，所述內(nèi)存控制器 包括N組第二信號線組，所述第二信號線組與所述內(nèi)存中的兩個(gè)內(nèi)存顆粒連接。
10、根據(jù)權(quán)利要求9所述的多內(nèi)存系統(tǒng)，其特征在于，所述第二信號 線組包括數(shù)據(jù)輸入/輸出線、數(shù)據(jù)掩碼控制線和數(shù)據(jù)選通信號線。
全文摘要
本發(fā)明提出了一種內(nèi)存控制器以及多內(nèi)存系統(tǒng)。該內(nèi)存控制器用于通過信號線與內(nèi)存連接并控制所述內(nèi)存，所述內(nèi)存控制器包括多于一組第一信號線組，其中每一組所述第一信號線組中的信號線適于與相對應(yīng)的所述內(nèi)存中的每個(gè)內(nèi)存顆粒連接。本發(fā)明所提出的內(nèi)存控制器以及多內(nèi)存系統(tǒng)實(shí)現(xiàn)了一個(gè)內(nèi)存控制器能夠驅(qū)動(dòng)多個(gè)內(nèi)存條，且節(jié)約管腳資源，降低了制造成本。
文檔編號G11C11/4063GK101640066SQ200910090619
公開日2010年2月3日 申請日期2009年8月31日 優(yōu)先權(quán)日2009年8月31日
發(fā)明者劉新春, 軍 歷, 靜 李, 王棟梁, 華 聶, 許建衛(wèi), 邵宗有 申請人:曙光信息產(chǎn)業(yè)(北京)有限公司