多級單元nand中的非相等閾值電壓范圍的制作方法

專利名稱：多級單元nand中的非相等閾值電壓范圍的制作方法
技術領域：
本發(fā)明通常涉及半導體存儲器，且明確地說，本發(fā)明涉及利用模擬信號來遞送兩 個或兩個以上信息位的數(shù)據(jù)值的固態(tài)非易失性存儲器裝置及系統(tǒng)。
背景技術：
電子裝置通常具有可供其使用的某種類型的大容量存儲裝置。一種常見實例為硬 磁盤驅(qū)動器(HDD)。HDD能夠以相對低成本進行大量存儲，且當前消費HDD具有超過一個太 字節(jié)的容量。HDD通常將數(shù)據(jù)存儲于旋轉(zhuǎn)磁性媒體或盤片上。數(shù)據(jù)通常是作為磁通翻轉(zhuǎn)的模式 存儲于盤片上。當向典型HDD寫入數(shù)據(jù)時，盤片以高速度旋轉(zhuǎn)，同時浮動于盤片上方的寫入 頭產(chǎn)生一連串磁性脈沖以對準盤片上的磁性粒子 來表示所述數(shù)據(jù)。當從典型HDD中讀取數(shù) 據(jù)時，當磁阻讀取頭浮動于高速旋轉(zhuǎn)的盤片上方時，所述磁阻讀取頭中會因感應而發(fā)生電 阻改變。在實踐中，所得數(shù)據(jù)信號為模擬信號，所述信號的波峰及波谷為所述數(shù)據(jù)模式的磁 通翻轉(zhuǎn)的結(jié)果。接著，使用稱作部分響應最大似然(PRML)的數(shù)字信號處理技術對所述模擬 數(shù)據(jù)信號進行取樣以確定負責產(chǎn)生所述數(shù)據(jù)信號的可能數(shù)據(jù)模式。HDD因其機械性質(zhì)而具有某些缺陷。HDD常因沖擊、振動或強磁場而易發(fā)生損壞或 過度的讀取/寫入錯誤。另外，HDD是便攜式電子裝置中的電力的相對大的用戶。大容量存儲裝置的另一實例為固態(tài)驅(qū)動器(SSD)。替代將數(shù)據(jù)存儲于旋轉(zhuǎn)媒體上， SSD利用半導體存儲器裝置來存儲其數(shù)據(jù)，但SSD包括使其在其主機系統(tǒng)看來為典型HDD的 接口及形式因子。SSD的存儲器裝置通常為非易失性快閃存儲器裝置?？扉W存儲器裝置已發(fā)展成用于各種電子應用的非易失性存儲器的普遍來源?？扉W 存儲器裝置通常使用允許高存儲器密度、高可靠性及低功率消耗的單晶體管存儲器單元。 所述單元的閾值電壓的改變通過電荷存儲或陷獲層的編程或其它物理現(xiàn)象來確定每一單 元的數(shù)據(jù)值。快閃存儲器及其它非易失性存儲器的常見使用包括個人計算機、個人數(shù)字助 理(PDA)、數(shù)碼相機、數(shù)字媒體播放器、數(shù)字記錄器、游戲、器具、車輛、無線裝置、移動電話及 可拆卸存儲器模塊，且非易失性存儲器的使用正繼續(xù)擴大。不同于HDD，SDD因其固態(tài)性質(zhì)而使得其操作一般不易受到振動、沖擊或磁場等因 素的影響。類似地，由于不具有移動部件，因此SDD具有比HDD低的功率要求。然而，與具 有相同形式因子的HDD相比，SSD當前具有低許多的存儲容量及明顯較高的每位成本。出于上述原因，且出于所屬領域的技術人員在閱讀及了解本說明書之后將明了的 其它原因，此項技術中需要替代的大容量存儲器選項。


圖1是根據(jù)本發(fā)明的實施例的存儲器裝置的簡化框圖；圖2是可在圖1的存儲器裝置中找到的實例性NAND存儲器陣列的一部分的示意 圖。
圖3是根據(jù)本發(fā)明的實施例的固態(tài)大容量存儲裝置的示意性框圖。圖4是波形的描繪，其概念性地顯示根據(jù)本發(fā)明的實施例可通過讀取/寫入通道 從存儲器裝置接收的數(shù)據(jù)信號。圖5是根據(jù)本發(fā)明的實施例的電子系統(tǒng)的示意性框圖。圖6是根據(jù)本發(fā)明的實施例的多級存儲器單元的一組范圍的描繪。圖7是根據(jù)本發(fā)明的實施例的一組范圍的描繪。圖8是根據(jù)本發(fā)明的方法的流程圖。
具體實施例方式在以下對本發(fā)明實施例的詳細描述中，參照形成本發(fā)明的一部分且其中以圖解說明方式顯示可在其中實踐本發(fā)明的特定實施例的附圖。充分詳細地描述此等實施例以使所 屬領域的技術人員能夠?qū)嵺`本發(fā)明，但應了解，還可利用其它實施例，且在不背離本發(fā)明的 范圍的情況下可做出過程、電或機械改變。因此，不可將以下詳細描述視為限定意義。傳統(tǒng)固態(tài)存儲器裝置以二進制信號形式傳遞數(shù)據(jù)。通常，接地電位表示數(shù)據(jù)位的 第一邏輯電平(例如，數(shù)據(jù)值‘0’)，而電源電位表示數(shù)據(jù)位的第二邏輯電平(例如，數(shù)據(jù) 值‘1’)?？山o多級單元(MLC)指派，舉例來說，四個不同閾值電壓(Vt)范圍，每一范圍為 200mV，其中每一范圍對應于不同的數(shù)據(jù)狀態(tài)，借此表示四個數(shù)據(jù)值或位模式。通常，每一范 圍之間具有0. 2伏到0. 4伏的靜區(qū)或容限以使Vt分布保持不重疊。如果所述單元的Vt處 于第一范圍內(nèi)，那么可認為所述單元存儲邏輯11狀態(tài)且通常將此視為所述單元的經(jīng)擦除 狀態(tài)。如果Vt處于第二范圍內(nèi)，那么可認為所述單元存儲邏輯10狀態(tài)。如果Vt處于第三 范圍內(nèi)，那么可認為所述單元存儲邏輯00狀態(tài)。且如果Vt處于第四范圍內(nèi)，那么可認為所 述單元存儲邏輯01狀態(tài)。當如上文所描述編程傳統(tǒng)MLC裝置時，通常首先將若干單元作為一塊擦除以對 應于經(jīng)擦除狀態(tài)。在擦除一單元塊之后，如果需要的話，首先編程每一單元的最低有效位 (LSB) 0舉例來說，如果LSB為1，那么不必進行編程，但如果LSB為0，那么將目標存儲器單 元的Vt從對應于11邏輯狀態(tài)的Vt范圍移動到對應于10邏輯狀態(tài)的Vt范圍。在編程LSB 之后，以類似方式編程每一單元的最高有效位(MSB)，從而在必要時移位Vt。當讀取傳統(tǒng)存 儲器裝置的MLC時，一個或一個以上讀取操作大體確定單元電壓的Vt落入所述范圍中的哪 一者中。舉例來說，第一讀取操作可確定目標存儲器單元的Vt為MSB是1還是0的指示， 而第二讀取操作可確定目標存儲器單元的Vt為LSB是1還是0的指示。然而，在每一情形 中，從目標存儲器單元的讀取操作返回單個位，而不管每一單元上存儲有多少個位。當在每 一 MLC上存儲更多位時，此多編程及讀取操作問題變得愈加棘手。由于每一此編程或讀取 操作為二進制操作，即，每一操作每單元編程或返回單個信息位，因此在每一 MLC上存儲更 多位可導致較長的操作時間。說明性實施例的存儲器裝置將數(shù)據(jù)作為Vt范圍存儲在存儲器單元上。然而，與 傳統(tǒng)存儲器裝置相反，編程及讀取操作能夠利用數(shù)據(jù)信號，并非作為MLC數(shù)據(jù)值的離散位， 而是作為MLC數(shù)據(jù)值的完全表示，例如其完整位模式。舉例來說，在兩位MLC裝置中，替代 編程單元的LSB且隨后編程所述單元的MSB，可編程目標閾值電壓來表示那兩個位的位模 式。即，可向存儲器單元施加一連串編程與檢驗操作直到所述存儲器單元獲得其目標閾值電壓，而非編程到第一位的第一閾值電壓、移位到第二位的第二閾值電壓等。類似地，替代 利用多讀取操作來確定單元上所存儲的每一位，可將所述單元的閾值電壓確定為表示所述 單元的完整數(shù)據(jù)值或位模式的單個信號并傳遞所述信號。各個實施例的存儲器裝置不像傳 統(tǒng)存儲器裝置那樣僅僅注意存儲器單元的閾值電壓處于某一標稱閾值電壓以上還是以下。 而是，產(chǎn)生表示存儲器單元跨越可能閾值電壓的連續(xù)范圍的實際閾值電壓的電壓信號。此 方法的優(yōu)點隨著每單元位計數(shù)的增加而變得更顯著。舉例來說，如果所述存儲器單元存儲 八個信息位，那么單個讀取操作將返回表示八個信息位的單個模擬數(shù)據(jù)信號。圖1是根據(jù)本發(fā)明的實施例的存儲器裝置101的簡化框圖。存儲器裝置101包括布置成行及列的存儲器單元陣列104。盡管將主要參照NAND存儲器陣列來描述各個實施 例，但各個實施例并不限于存儲器陣列104的特定架構(gòu)。適合于本實施例的其它陣列架構(gòu) 的一些實例包括NOR陣列、AND陣列及虛擬接地陣列。然而，一般來說，本文所描述的實施 例可適于準許產(chǎn)生指示每一存儲器單元的閾值電壓的數(shù)據(jù)信號的任何陣列架構(gòu)。提供行解碼電路108及列解碼電路110以解碼被提供到存儲器裝置101的地址信 號。地址信號經(jīng)接收及解碼以存取存儲器陣列104。存儲器裝置101還包括輸入/輸出(I/ 0)控制電路112，以管理命令、地址及數(shù)據(jù)向存儲器裝置101的輸入以及數(shù)據(jù)及狀況信息從 存儲器裝置101的輸出。地址寄存器114耦合在I/O控制電路112與行解碼電路108及列 解碼電路110之間，以在進行解碼之前鎖存地址信號。命令暫存器124耦合在I/O控制電 路112與控制邏輯116之間以鎖存?zhèn)魅朊?。控制邏?16響應于所述命令來控制對存儲 器陣列104的存取，并產(chǎn)生用于外部處理器130的狀況信息。控制邏輯116耦合到行解碼 電路108及列解碼電路110以響應于所述地址來控制行解碼電路108及列解碼電路110?？刂七壿?16還耦合到取樣與保持電路118。取樣與保持電路118鎖存呈模擬電 壓電平形式的傳入或傳出數(shù)據(jù)。舉例來說，取樣與保持電路可含有用于對表示待寫入到存 儲器單元的數(shù)據(jù)的傳入電壓信號或指示從存儲器單元中感測的閾值電壓的傳出電壓信號 進行取樣的電容器或其它模擬存儲裝置。取樣與保持電路118可進一步提供對所取樣電壓 的放大及/或緩沖以向外部裝置提供更強的數(shù)據(jù)信號。模擬電壓信號的處置可采取類似于CMOS成像器技術領域中眾所周知方法的方 法，其中將在成像器的像素處響應于入射光照而產(chǎn)生的電荷電平存儲于電容器上。接著，使 用具有參考電容器的差分放大器將這些電荷電平轉(zhuǎn)換為電壓信號，所述參考電容器作為所 述差分放大器的第二輸入。接著，將所述差分放大器的輸出傳遞到模/數(shù)轉(zhuǎn)換器(ADC)裝 置以獲得表示光照強度的數(shù)字值。在本發(fā)明實施例中，可響應于使電荷經(jīng)受指示存儲器單 元的實際或目標閾值電壓(分別用于讀取或編程所述存儲器單元)的電壓電平而將所述電 荷存儲在電容器上。接著，可使用具有接地輸入或其它參考信號(作為第二輸入)的差分 放大器將此電荷轉(zhuǎn)換為模擬電壓。接著，可將所述差分放大器的輸出傳遞到I/O控制電路 112以用于在讀取操作的情況下從存儲器裝置輸出或用于在編程所述存儲器裝置中的一個 或一個以上檢驗操作期間進行比較。應注意，I/O控制電路112可任選地包括模/數(shù)轉(zhuǎn)換 功能及數(shù)/模轉(zhuǎn)換功能以將讀取數(shù)據(jù)從模擬信號轉(zhuǎn)換為數(shù)字位模式且將寫入數(shù)據(jù)從數(shù)字 位模式轉(zhuǎn)換為模擬信號，使得存儲器裝置101適于與模擬或數(shù)字數(shù)據(jù)接口進行通信。在寫入操作期間，編程存儲器陣列104的目標存儲器單元直到指示其Vt電平的 電壓匹配保持于取樣與保持電路118中的電平。作為一個實例，此可使用差分感測裝置來實現(xiàn)以將所保持的電壓電平和目標存儲器單元的閾值電壓進行比較。與傳統(tǒng)存儲器編程 極為類似的是，可向目標存儲器單元施加編程脈沖以增加其閾值電壓直到達到或超過所要 值。在讀取操作中，將目標存儲器單元的Vt電平傳遞到取樣與保持電路118以直接作為模 擬信號或作為所述模擬信號的經(jīng)數(shù)字化表示傳送到外部處理器(圖1中未顯示)，此取決于 ADC/DAC功能是在存儲器裝置的外部還是內(nèi)部提供?？梢愿鞣N方式確定單元的閾值電壓。舉例來說，可在目標存儲器單元變?yōu)閱訒r 的時刻對字線電壓進行取樣。另一選擇是，可向目標存儲器單元的第一源極/漏極側(cè)施加 經(jīng)增壓電壓，且可將閾值電壓視為其控制柵極電壓與其另一源極/漏極側(cè)處的電壓之間的 差。通過將所述電壓耦合到電容器，可與所述電容器共享電荷以存儲所取樣電壓。注意，所 述所取樣電壓無需等于閾值電壓， 而僅僅指示所述電壓。舉例來說，在向所述存儲器單元的 第一源極/漏極側(cè)施加經(jīng)增壓電壓并向其控制柵極施加已知電壓的情形下，可將所述存儲 器單元的第二源極/漏極側(cè)處產(chǎn)生的電壓視為數(shù)據(jù)信號，因為所產(chǎn)生的電壓指示所述存儲 器單元的閾值電壓。取樣與保持電路118可包括高速緩存，即每一數(shù)據(jù)值的多個存儲位置，使得存儲 器裝置101在將第一數(shù)據(jù)值傳送到外部處理器的同時可讀取下一數(shù)據(jù)值，或在將第一數(shù)據(jù) 值寫入到存儲器陣列104的同時接收下一數(shù)據(jù)值。狀況寄存器122耦合在I/O控制電路 112與控制邏輯116之間以鎖存用于輸出到外部處理器的狀況信息。存儲器裝置101經(jīng)由控制鏈路132在控制邏輯116處接收控制信號。所述控制信 號可包括芯片啟用CE#、命令鎖存啟用CLE、地址鎖存啟用ALE及寫入啟用TO#。存儲器裝 置101可經(jīng)由多路復用輸入/輸出(I/O)總線134從外部處理器接收命令(呈命令信號形 式)、地址(呈地址信號形式)及數(shù)據(jù)(呈數(shù)據(jù)信號形式)并經(jīng)由I/O總線134將數(shù)據(jù)輸出 到所述外部處理器。在特定實例中，命令是經(jīng)由輸入/輸出(I/O)總線134的輸入/輸出(I/O)接腳 [7:0]在I/O控制電路112處接收，并被寫入到命令寄存器124中。地址是經(jīng)由總線134的 輸入/輸出(I/O)接腳[7:0]在I/O控制電路112處接收并被寫入到地址寄存器114中。 數(shù)據(jù)可以是經(jīng)由用于能夠接收8個并行信號的裝置的輸入/輸出(I/O)接腳[7:0]或經(jīng)由 能夠接收16個并行信號的裝置的輸入/輸出(I/O)接腳[15:0]在I/O控制電路112處 接收并被傳送到取樣與保持電路118。數(shù)據(jù)還可經(jīng)由能夠傳輸8個并行信號的裝置的輸入 /輸出(I/O)接腳[7:0]或經(jīng)由能夠傳輸16個并行信號的裝置的輸入/輸出(I/O)接腳 [15:0]輸出。所屬領域的技術人員將了解，可提供額外的電路及信號，且已簡化圖1的存儲 器裝置以有助于將焦點集中于本發(fā)明的實施例上。另外，盡管已根據(jù)各種信號的接收及輸 出的普遍慣例描述了圖1的存儲器裝置，但應注意，除非本文中明確說明，否則各個實施例 不受所描述的特定信號及I/O配置的限制。舉例來說，命令及地址信號可在與接收數(shù)據(jù)信 號的輸入分離的輸入處接收，或數(shù)據(jù)信號可經(jīng)由I/O總線134的單個I/O線以串行方式傳 輸。由于所述數(shù)據(jù)信號表示位模式而不是個別位，因此8位數(shù)據(jù)信號的串行通信可與表示 個別位的8個信號的并行通信具有相同效率。圖2是可在圖1的存儲器陣列104中找到的實例性NAND存儲器陣列200的一部分 的示意圖。如圖2中所示，存儲器陣列200包括字線202i到202N及交叉位線20+到204M。 為便于在數(shù)字環(huán)境中進行尋址，字線202的數(shù)目及位線204的數(shù)目各自通常為2的某一冪。
存儲器陣列200包括NAND串206:到206M。每一 NAND串包括晶體管208:到208N， 其各自位于字線202與位線204的交叉點處。在圖2中描繪為浮動柵極晶體管的晶體管 208表示用于數(shù)據(jù)存儲的非易失性存儲器單元。每一 NAND串206的浮動柵極晶體管208從 源極至漏極串聯(lián)地連接在一個或一個以上源極選擇柵極210 (例如，場效晶體管(FET))與 一個或一個以上漏極選擇柵極212 (例如，F(xiàn)ET)之間。每一源極選擇柵極210位于本地位 線204與源極選擇線214的交叉點處，而每一漏極選擇柵極212位于本地位線204與漏極 選擇線215的交叉點處。每一源極選擇柵極210的源極連接到共用源極線216。每一源極選擇柵極210的漏極連接到對應NAND串206的第一浮動柵極晶體管208的源極。舉例來說，源極選擇柵極 210!的漏極連接到對應NAND串206i的浮動柵極晶體管208i的源極。每一源極選擇柵極 210的控制柵極連接到源極選擇線214。如果針對給定NAND串206利用多個源極選擇柵極 210，那么其將串聯(lián)耦合在共用源極線216與所述NAND串206的第一浮動柵極晶體管208 之間。每一漏極選擇柵極212的漏極在漏極觸點處連接到對應NAND串的本地位線204。 舉例來說，漏極選擇柵極212i的漏極在漏極觸點處連接到對應NAND串ZOei的本地位線 20^0每一漏極選擇柵極212的源極連接到對應NAND串206的最后浮動柵極晶體管208 的漏極。舉例來說，漏極選擇柵極212i的源極連接到對應NAND串206i的浮動柵極晶體管 208n的漏極。如果針對給定NAND串206利用多個漏極選擇柵極212，那么其將串聯(lián)耦合在 對應位線204與所述NAND串206的最后浮動柵極晶體管208N之間。浮動柵極晶體管208的典型構(gòu)造包括源極230及漏極232、浮動柵極234及控制柵 極236，如圖2中所示。浮動柵極晶體管208使其控制柵極236耦合到字線202。一列浮動 柵極晶體管208為耦合到給定本地位線204的那些NAND串206。一行浮動柵極晶體管208 為共同耦合到給定字線202的那些晶體管。本發(fā)明的實施例還可利用其它形式的晶體管 208，例如NR0M、磁性或鐵電晶體管及能夠經(jīng)編程以采用兩個或兩個以上閾值電壓范圍中的 一者的其它晶體管。各個實施例的存儲器裝置可有利地用于大容量存儲裝置中。對于各個實施例來 說，這些大容量存儲裝置可采取相同形式因子及傳統(tǒng)HDD的通信總線接口，借此允許其在 各種應用中取代此類驅(qū)動器。HDD的一些常見形式因子包括通常與當前個人計算機及較大 數(shù)字媒體記錄器一起使用的3. 5" ,2.5"及PCMCIA(個人計算機存儲器卡國際協(xié)會)形式 因子，以及通常用于例如移動電話、個人數(shù)字助理(PDA)及數(shù)字媒體播放器等較小個人器 具的1.8"及1"形式因子。一些常見總線接口包括通用串行總線(USB)、AT附接接口(ATA) [還稱作集成驅(qū)動電子裝置或IDE]、串行ATA(SATA)、小型計算機系統(tǒng)接口(SCSI)及電氣與 電子工程師協(xié)會(IEEE) 1394標準。盡管已列出各種形式因子及通信接口，但所述實施例不 限于特定形式因子或通信標準。此外，所述實施例無需符合HDD形式因子或通信接口。圖 3是根據(jù)本發(fā)明的實施例的固態(tài)大容量存儲裝置300的示意性框圖。大容量存儲裝置300包括根據(jù)本發(fā)明的實施例的存儲器裝置301、讀取/寫入通 道305及控制器310。讀取/寫入通道305提供從存儲器裝置301接收的數(shù)據(jù)信號的模/ 數(shù)轉(zhuǎn)換以及從控制器310接收的數(shù)據(jù)信號的數(shù)/模轉(zhuǎn)換?？刂破?10通過總線接口 315提 供大容量存儲裝置300與外部處理器(圖3中未顯示)之間的通信。應注意，讀取/寫入通道305可為一個或一個以上額外存儲器裝置服務，如以虛線表示的存儲器裝置301’所描 繪?？赏ㄟ^多位芯片啟用信號或其它多路復用方案來處置對用于通信的單個存儲器裝置 301的選擇。存儲器裝置301通過模擬接口 320及數(shù)字接口 325耦合到讀取/寫入通道305。 模擬接口 320提供模擬數(shù)據(jù)信號在存儲器裝置301與讀取/寫入通道305之間的通路，而 數(shù)字接口 325提供控制信號、命令信號及地址信號從讀取/寫入通道305到存儲器裝置301 的通路。數(shù)字接口 325可進一步提供狀況信號從存儲器裝置301到讀取/寫入通道305的 通路。模擬接口 320與數(shù)字接口 325可共享信號線，如針對圖1的存儲器裝置101所注釋。 雖然圖3的實施例描繪去往存儲器裝置的雙模/數(shù)接口，但讀取/寫入通道305的功能可 任選地并入到存儲器裝置301中，如針對圖1所論述，使得存儲器裝置301僅將數(shù)字接口用 于控制信號、命令信號、狀態(tài)信號、地址信號及數(shù)據(jù)信號的通路而直接與控制器310通信。讀取/寫入通道305通過一個或一個以上接口(例如，數(shù)據(jù)接口 330及控制接口 335)耦合到控制器310。數(shù)據(jù)接口 330提供數(shù)字數(shù)據(jù)信號在讀取/寫入通道305與控制器 310之間的通路。控制接口 335提供控制信號、命令信號及地址信號從控制器310到讀取/ 寫入通道305的通路?？刂平涌?335可進一步提供狀況信號從讀取/寫入通道305到控制器310的通路。 還可在控制器310與存儲器裝置301之間直接傳遞狀況及命令/控制信號，如通過將控制 接口 335連接到數(shù)字接口 325的虛線所描繪。雖然讀取/寫入通道305與控制器310在圖3中描繪為兩個不同裝置，但所述兩 者的功能可替代地由單個集成電路裝置來執(zhí)行。而且，盡管將存儲器裝置301維持為單獨 裝置將在使所述實施例適于不同形式因子及通信接口中提供更多靈活性，但由于其也是集 成電路裝置，因此可將整個大容量存儲裝置300制造為單個集成電路裝置。讀取/寫入通道305為適于至少提供數(shù)字數(shù)據(jù)串流到模擬數(shù)據(jù)串流的轉(zhuǎn)換且反之 亦然的信號處理器。數(shù)字數(shù)據(jù)串流提供呈二進制電壓電平形式的數(shù)據(jù)信號，即指示具有第 一二進制數(shù)據(jù)值(例如，0)的位的第一電壓電平，以及指示具有第二二進制數(shù)據(jù)值(例如， 1)的位的第二電壓電平。模擬數(shù)據(jù)串流提供呈具有多于兩個電平的模擬電壓形式的數(shù)據(jù)信 號，其中不同電壓電平或范圍對應于兩個或兩個以上位的不同位模式。舉例來說，在適于每 存儲器單元存儲兩個位的系統(tǒng)中，模擬數(shù)據(jù)串流的第一電壓電平或電壓電平范圍可對應于 位模式11，模擬數(shù)據(jù)串流的第二電壓電平或電壓電平范圍可對應于位模式10，模擬數(shù)據(jù)串 流的第三電壓電平或電壓電平范圍可對應于位模式00，且模擬數(shù)據(jù)串流的第四電壓電平或 電壓電平范圍可對應于位模式01。因此，根據(jù)各個實施例的一個模擬數(shù)據(jù)信號將被轉(zhuǎn)換為 兩個或兩個以上數(shù)字數(shù)據(jù)信號且反之亦然。在實踐中，在總線接口 315處接收控制及命令信號以用于通過控制器310存取存儲器裝置301。還可在總線接口 315處接收地址及數(shù)據(jù)值，此取決于所要的存取類型，例如， 寫入、讀取、格式化等。在共享總線系統(tǒng)中，總線接口 315將與各種其它裝置一起耦合到總 線。為將通信引導到特定裝置，可在所述總線上放置指示所述總線上哪一裝置將要按后續(xù) 命令行動的識別值。如果所述識別值匹配由大容量存儲裝置300采用的值，那么控制器310 將接著在總線接口 315處接受所述后續(xù)命令。如果所述識別值不匹配，那么控制器310將忽 略后續(xù)通信。類似地，為避免總線上的沖突，共享總線上的各個裝置可指令其它裝置停止出站通信而其則個別地控制總線。用于共享總線及避免沖突的協(xié)議已眾所周知且本文中將不 再加以詳述?？刂破?10接著將命令、地址及數(shù)據(jù)信號繼續(xù)傳遞到讀取/寫入通道305以 用于進行處理。注意，從控制器310傳遞到讀取/寫入通道305的命令、地址及數(shù)據(jù)信號無 需為在總線接口 315處接收的相同信號。舉例來說，用于總線接口 315的通信標準可不同 于讀取/寫入通道305或存儲器裝置301的通信標準。在此情形中，控制器310可在存取 存儲器裝置301之前翻譯所述命令及/或?qū)ぶ贩桨?。另外，控制?10可在一個或一個以 上存儲器裝置301內(nèi)提供負載均衡，使得存儲器裝置301的物理地址可針對給定邏輯地址 而隨時間改變。因此，控制器310可將邏輯地址從外部裝置映射到目標存儲器裝置301的 物理地址。對于寫入請求，除命令及地址信號外，控制器310還將把數(shù)字數(shù)據(jù)信號傳遞到讀 取/寫入通道305。舉例來說，針對16位數(shù)據(jù)字，控制器310將傳遞具有第一或第二二進 制邏輯電平的16個個別信號。讀取/寫入通道305將接著把數(shù)字數(shù)據(jù)信號轉(zhuǎn)換為表示所 述數(shù)字數(shù)據(jù)信號的位模式的模擬數(shù)據(jù)信號。繼續(xù)進行前述實例，讀取/寫入通道305將使 用數(shù)/模轉(zhuǎn)換來將所述16個個別數(shù)字數(shù)據(jù)信號轉(zhuǎn)換為具有指示所要16位數(shù)據(jù)模式的電位 電平的單個模擬信號。對于一個實施例，表示所述數(shù)字數(shù)據(jù)信號的位模式的模擬數(shù)據(jù)信號 指示目標存儲器單元的所要閾值電壓。然而，在編程單晶體管存儲器單元中，情形通常是編 程鄰近存儲器單元將增加先前所編程的存儲器單元的閾值電壓。因此，對于另一實施例，讀 取/寫入通道305可考慮預期閾值電壓改變的這些類型，并將模擬數(shù)據(jù)信號調(diào)整為指示低 于最終所要閾值電壓的閾值電壓。在轉(zhuǎn)換來自控制器310的數(shù)字數(shù)據(jù)信號之后，讀取/寫 入通道305將接著將寫入命令及地址信號連同模擬數(shù)據(jù)信號傳遞到存儲器裝置301以供在 編程個別存儲器單元中使用。編程可在逐單元基礎上發(fā)生，但通常針對每操作一數(shù)據(jù)頁來 執(zhí)行。對于典型存儲器陣列架構(gòu)來說，一數(shù)據(jù)頁包括耦合到一字線的每一個其它存儲器單兀。對于讀取請求，控制器將把命令及地址信號傳遞到讀取/寫入通道305。讀取/寫 入通道305將把讀取命令及地址信號傳遞到存儲器裝置301。作為響應，在執(zhí)行讀取操作之 后，存儲器裝置301將返回指示存儲器單元的由所述地址信號及讀取命令界定的閾值電壓 的模擬數(shù)據(jù)信號。存儲器裝置301可以并行或串行方式傳送其模擬數(shù)據(jù)信號。所述模擬數(shù)據(jù)信號還可不作為離散電壓脈沖來傳送，而是作為大致連續(xù)的模擬信 號串流來傳送。在此情形中，讀取/寫入通道305可采用類似于HDD存取中使用的信號處 理，稱為PRML或部分響應最大似然。在傳統(tǒng)HDD的PRML處理中，HDD的讀取頭輸出模擬信號 串流，所述模擬信號串流表示在HDD盤片的讀取操作期間遇到的磁通翻轉(zhuǎn)。周期性地對響 應于讀取頭所遇到的磁通翻轉(zhuǎn)而產(chǎn)生的此模擬信號進行取樣以形成信號模式的數(shù)字表示， 而非試圖捕獲所述信號的真實波峰及波谷。接著可分析此數(shù)字表示以確定負責產(chǎn)生所述模 擬信號模式的磁通翻轉(zhuǎn)的可能模式。此相同類型的處理可與本發(fā)明的實施例一起使用。通 過對來自存儲器裝置301的模擬信號進行取樣，可采用PRML處理來確定負責產(chǎn)生所述模擬 信號的閾值電壓的可能模式。圖4是波形的描繪，其概念性地顯示根據(jù)本發(fā)明的實施例可通過讀取/寫入通道 305從存儲器裝置301接收的數(shù)據(jù)信號450。可周期性地對數(shù)據(jù)信號450進行取樣，且可依 據(jù)所取樣的電壓電平的振幅形成數(shù)據(jù)信號450的數(shù)字表示。對于一個實施例，可使所述取樣與數(shù)據(jù)輸出同步，使得所述取樣在數(shù)據(jù)信號450的穩(wěn)態(tài)部分期間發(fā)生。此實施例通過由 時間tl、t2、t3及t4處的虛線所指示的取樣來描繪。然而，如果經(jīng)同步取樣變得未對準，那 么數(shù)據(jù)樣本的值可與穩(wěn)態(tài)值明顯不同。在替代實施例中，可增加取樣速率以允許確定穩(wěn)態(tài) 值可能發(fā)生之處，例如通過觀察數(shù)據(jù)樣本所指示的斜率改變來確定。此實施例通過由時間 t5、t6、t7及t8處的虛線指示的取樣來描繪，其中時間t6與t7處的數(shù)據(jù)樣本之間的斜率 可指示穩(wěn)態(tài)條件。在此實施例中，在取樣速率與表示準確度之間作出折衷。較高的取樣速 率導致較準確的表示，但也增加處理時間。無論是使取樣與數(shù)據(jù)輸出同步還是使用更頻繁 的取樣，可接著使用數(shù)字表示來預測何種傳入電壓電平可能會負責產(chǎn)生模擬信號模式。又 可依據(jù)傳入電壓電平的此所預期模式預測正被讀取的個別存儲器單元的可能數(shù)據(jù)值。由于認識到在從存儲器裝置301中讀取數(shù)據(jù)值時將發(fā)生錯誤，因此讀取/寫入通 道305可包括錯誤校正。錯誤校正通常在存儲器裝置以及HDD中使用以從所預期的錯誤中 恢復。通常，存儲器裝置將用戶數(shù)據(jù)存儲在第一組位置中且將錯誤校正碼(ECC)存儲在第 二組位置中。在讀取操作期間，響應于用戶數(shù)據(jù)的讀取請求來讀取用戶數(shù)據(jù)及ECC兩者。使 用已知算法，可將從讀取操作返回的用戶數(shù)據(jù)和ECC進行比較。如果錯誤在所述ECC的限 度內(nèi)，那么所述錯誤將被校正。圖5是根據(jù)本發(fā)明的實施例的電子系統(tǒng)的示意性框圖。電子系統(tǒng)的實例可包括 個人計算機、PDA、數(shù)碼相機、數(shù)字媒體播放器、數(shù)字記錄器、電子游戲、器具、車輛、無線裝 置、移動電話等等。電子系統(tǒng)包括主機處理器500，主機處理器500可包括高速緩沖存儲器502以增加 處理器500的效率。處理器500耦合到通信總線504。各種其它裝置可在處理器500的控 制下耦合到通信總線504。舉例來說，所述電子系統(tǒng)可包括隨機存取存儲器(RAM)506; — 個或一個以上輸入裝置508，例如鍵盤、觸摸墊、指向裝置等；音頻控制器510 ；視頻控制器 512 ；以及一個或一個以上大容量存儲裝置514。至少一個大容量存儲裝置514包括數(shù)字 總線接口 515，其用于與總線504通信；一個或一個以上存儲器裝置，根據(jù)本發(fā)明的實施例 其具有用于傳送數(shù)據(jù)信號(其表示兩個或兩個以上數(shù)據(jù)位的數(shù)據(jù)模式)的模擬接口 ；以及 信號處理器，其適于執(zhí)行從總線接口 515接收的數(shù)字數(shù)據(jù)信號的數(shù)/模轉(zhuǎn)換及從其存儲器 裝置接收的模擬數(shù)據(jù)信號的模/數(shù)轉(zhuǎn)換。MLC NAND中的非相等閾倌電壓范圍例如，上文所描述的用于編程多級單元及系統(tǒng)中的存儲器單元的目標閾值電壓處 于若干范圍(有時稱為域)內(nèi)。例如，如圖6中所示，顯示具有2個位(4級)的MLC中的 范圍(有時還稱為窗口)602、604、606及608的一個實施例在不同范圍中編程到不同位模 式。在圖6的實施例中，位模式10具有在范圍608(2. 5伏到3. 5伏)中的閾值電壓值，其 通常處于或接近所述范圍的中間。相反，經(jīng)擦除單元(位模式11)處于_3伏與-2伏之間 的范圍602中。在編程多級單元存儲器中的單元的方法的一個實施例中，以逐漸增高的電壓施加 一連串編程脈沖直到所述單元的目標閾值電壓得到滿足。在此編程方法中，具有較低范圍 中的目標閾值電壓(Vt)的單元通常將早于具有較高范圍中的目標Vt的那些單元到達其相 應目標vt。一旦將單元編程到其目標vt，接著便禁止向所述單元進一步施加編程脈沖。被 禁止的單元將在相同行中的剩余單元仍需要進一步編程時經(jīng)受編程干擾。因此，較低目標Vt范圍中的單元將比較高目標Vt范圍中的單元具有更多編程干擾。與快閃存儲器相關聯(lián)的另一常見問題是數(shù)據(jù)保存。數(shù)據(jù)保存是持續(xù)時間的測量， 在此期間仍可正確地辨識一狀態(tài)。單元Vt將因各種因素(包括浮動柵極丟失/得到電荷) 而隨時間改變。當編程或擦除存儲器單元時，所述存儲器單元受到物理磨損。隨著單元已 經(jīng)受的編程/擦除循環(huán)的數(shù)目的增加，所述單元將在時間上更快地得到/丟失電荷。每一 狀態(tài)經(jīng)歷不同量的Vt改變，此取決于特定狀態(tài)與其本征狀態(tài)的關系，其中更接近于其本征 狀態(tài)的狀態(tài)經(jīng)歷較少Vt移位，且遠離其本征狀態(tài)的狀態(tài)經(jīng)歷較多Vt移位。單元的本征狀 態(tài)的任一側(cè)上的狀態(tài)將具有朝向本征值移動的趨勢。隨著編程/擦除循環(huán)的數(shù)目的增加， 此過程加速。假定此情形成立，那么可特性化Vt移位且接著可施加非相等閾值電壓窗口。在一個實施例中，每一單元可經(jīng)編程以具有在多個范圍中的一者內(nèi)的閾值電壓， 其中所述范圍具有非相等的大小。對應于不同位模式的范圍設定為針對較低電壓的較大范 圍(有時還稱為較寬范圍)及針對較高電壓的較小范圍(有時還稱為較窄范圍)。圖7中 顯示此實施例700的一個實例，其包含四個電壓范圍702、704、706及708。最低電壓電平窗 口 702為四個范圍702、704、706及708中的最大者(有時還稱為最寬者)，且最高電壓電平 范圍708為所述四個范圍中的最小者(有時還稱為最窄者)。在一個實施例中，所述范圍的 大小按次序從作為最大(最寬)范圍的702降低到作為最小(最窄)范圍的708。
在實施例(例如，圖7中所示的實施例)中應存在用以確定每一范圍的大小的若 干種方法。僅以實例方式而非以限制方式，所述方法包括使用模式校準來確定預期過沖、使 用預定的預期響應等。因為針對多級單元存儲器中的閾值電壓的不同電平具有非相等電壓 范圍，因此確定預期或?qū)嶋H過沖的任何方法均適合于本發(fā)明的一個或一個以上實施例。上文中已較詳細地描述了多級存儲器單元的編程。當在具有多個級的存儲器單元 中編程所要閾值電壓(能夠表示多個數(shù)據(jù)值)時，且實際上當編程任何多級存儲器單元時， 可在編程循環(huán)結(jié)束時發(fā)生編程干擾，從而導致閾值電壓值大于所要閾值電壓電平。當此情 形發(fā)生時，可以非相等閾值電壓窗口來修正閾值電壓。在適合于與上述實施例一起使用的另一實施例中，圖8中顯示用于在多級單元中 編程所要閾值電壓的方法800。方法800在框802中為每一單元指派多個閾值電壓范圍，且 在框804中依據(jù)待由范圍表示的位模式將所述多個閾值電壓范圍確定為不同的大小。存儲 器單元的每一電平具有一范圍，閾值電壓設定在所述范圍內(nèi)。在一個實施例中，由于較低閾 值電壓電平下的編程干擾較高，因此所述范圍的大小被確定為從最低閾值電壓下的最大范 圍到最高閾值電壓下的最小范圍。即，閾值電壓范圍隨著所要閾值電壓增加而在大小上降 低。在另一實施例中，例如上文關于圖1到5所描述的那些實施例中的多級單元存儲 器裝置具有若干存儲器單元，每一存儲器單元具有多個所要閾值電壓電平，所述電平的每 一者處在對應閾值電壓范圍內(nèi)，所述閾值電壓范圍在寬度上從針對最小閾值電壓的最寬范 圍降低到針對最高閾值電壓的最窄范圍。應理解，盡管已使用能夠表示兩個信息位的多級單元(四個級)圖解說明本文中 所描述的各個實施例，但在不背離所述實施例的范圍的情況下，所述方法適合于與更少或 更多位數(shù)目(及對應的更少或更多級數(shù)目)一起使用。各個實施例包括提供及使用非相等閾值電壓范圍(其具有較低閾值電壓下的較大范圍大小及較高閾值電壓下的較小范圍大小)以及采用各種方法的存儲器裝置及系統(tǒng)。例如，通過根據(jù)針對不同電平觀察到的編程干擾來確定各個電平的單元范圍的大小、通過 使用模式校準或通過確定對編程的預期響應來對此加以促進。 雖然本文已圖解說明及描述了特定實施例，但所屬領域的技術人員將易于了解， 任何經(jīng)計算以實現(xiàn)相同目的的布置均可替代所示的特定實施例。所屬領域的技術人員將明 了本發(fā)明的許多修改。因此，此申請案打算涵蓋本發(fā)明的任何修改或變化。
權(quán)利要求
一種對多級單元存儲器進行編程的方法，其包含在每一單元內(nèi)指派多個閾值電壓范圍，為所述存儲器單元的每一級指派一范圍；以及將所述多個閾值電壓范圍確定為不同的大小，每一閾值電壓范圍表示一數(shù)據(jù)位模式。
2.根據(jù)權(quán)利要求1所述的方法，其中確定大小進一步包含隨著所述級的所述閾值電壓 增加而通過電平降低所述閾值電壓范圍的大小。
3.根據(jù)權(quán)利要求1所述的方法，其中所述閾值電壓范圍中的最大者是在最低閾值電壓 電平處，且所述閾值電壓范圍的最小者是在最高閾值電壓電平處。
4.根據(jù)權(quán)利要求1所述的方法，且其進一步包含根據(jù)每一范圍內(nèi)的預期編程干擾而調(diào) 整所述多個閾值范圍。
5.根據(jù)權(quán)利要求4所述的方法，其中調(diào)整包含隨著閾值電壓值的增加而指派逐漸變窄 的閾值電壓范圍。
6.根據(jù)權(quán)利要求1所述的方法，且其進一步包含根據(jù)每一范圍內(nèi)的預期電荷丟失或得 到而調(diào)整所述多個閾值范圍。
7.根據(jù)權(quán)利要求1所述的方法，其中所述多級單元存儲器為存儲器裝置的一部分，且 所述方法進一步包含通過向目標存儲器單元施加編程脈沖以增加所述目標存儲器單元的 閾值電壓來編程所述目標存儲器單元，所述閾值電壓在依據(jù)其相應閾值電壓而大小不同的 多個閾值電壓范圍中的一者中；以及在所述目標存儲器單元的閾值電壓小于所要閾值電壓 的情況下向所述目標存儲器單元重新施加編程脈沖。
8.根據(jù)權(quán)利要求7所述的方法，其中施加進一步包含施加脈沖以將所述目標存儲器單 元的所述閾值電壓置于大小被確定為從針對最低所要閾值電壓的最大閾值電壓范圍到針 對最高所要閾值電壓的最小閾值電壓范圍的范圍中。
9.一種存儲器裝置，其包含存儲器單元陣列，每一存儲器單元能夠每單元存儲多個電平；以及用于控制及/或存取所述存儲器單元陣列的電路；所述控制電路適于將存儲器單元編程到多個閾值電壓范圍中的一者內(nèi)的閾值電壓，所 述多個閾值電壓范圍中的每一者對應于不同的數(shù)據(jù)值且所述閾值電壓范圍中的至少兩者 具有不相等的大小。
10.根據(jù)權(quán)利要求9所述的裝置，其中所述多個范圍的大小被確定為從針對最低閾值 電壓的最大閾值電壓范圍到針對最高閾值電壓的最小閾值電壓范圍。
11.根據(jù)權(quán)利要求9所述的存儲器裝置，其中所述存儲器裝置為固態(tài)存儲器裝置。
12.根據(jù)權(quán)利要求11所述的存儲器裝置，其中所述固態(tài)存儲器裝置為NAND固態(tài)存儲器裝置。
全文摘要
適于處理及產(chǎn)生表示兩個或兩個以上信息位的數(shù)據(jù)值的模擬數(shù)據(jù)信號的存儲器裝置相對于僅處理及產(chǎn)生指示個別位的二進制數(shù)據(jù)信號的裝置促進數(shù)據(jù)傳送速率的增加。所述存儲器裝置的編程包括編程到表示所要位模式的目標閾值電壓范圍。讀取所述存儲器裝置包括產(chǎn)生指示目標存儲器單元的閾值電壓的模擬數(shù)據(jù)信號。由于編程干擾在較高閾值電壓下較低，因此所述存儲器單元的閾值電壓范圍針對包括較低閾值電壓的范圍具有較大范圍大小且針對包括較高閾值電壓的范圍具有較小范圍大小。
文檔編號G11C16/10GK101821811SQ200880111056
公開日2010年9月1日 申請日期2008年10月8日 優(yōu)先權(quán)日2007年10月10日
發(fā)明者俊·S·輝, 弗朗姬·魯帕爾瓦爾, 維沙爾·薩林 申請人:美光科技公司