存儲器的制作方法

專利名稱：存儲器的制作方法
技術領域：
本發明涉及一種存儲器，特別是涉及具備含有二極管的存儲單元的存 儲器。
背景技術：
以前，作為存儲器的一個例子，大家都知道，各自包含二極管的多個
存儲單元被配置成矩陣狀的交叉點式掩模ROM (下面，稱為二極管RO M)。
在現有的二極管ROM中，在存儲單元陣列的內部互相交叉地配置有 多條字線和多條位線。該字線和位線分別連接著行譯碼器(rowdecoder) 和列譯碼器(column decoder)。而且，在存儲單元陣列的外部設有地址 輸入電路、行譯碼器、列譯碼器、讀出放大器(sense amplifier)以及輸出 電路。并且，在存儲單元陣列的內部設有各自包含一個二極管的多個存儲 單元。該多個存儲單元沿多條字線和多條位線的每一條呈矩陣狀進行排 列，并且通過選擇晶體管，以規定數量與各字線連接。還有，與各字線連 接的規定數量的存儲單元各自包含的二極管的陰極與共用的導電層連接 在一起。并且，二極管的陽極與位線連接在一起。
在現有讀出數據的動作中，首先，用行譯碼器，根據地址輸入電路輸 出的地址數據改變多條字線的電位。根據地址輸入電路輸出的地址數據， 用列譯碼器將與選定的存儲單元相對應的位線與讀出放大器進行電連接。 從而，在讀出放大器判別并放大選擇的位線的電位以后，輸出電路向外部 輸出信號。
并且，和通過位線讀出上述存儲單元的信號的結構不同，考慮具有與 多條字線交叉設置并通過選擇晶體管與二極管的陰極電連接的源(source)
線，從源線讀出包含二極管的存儲單元的信號的結構。這時，讀出放大器 與源線連接，在讀出放大器判別并放大源線的電位之后，輸出電路向外部輸出信號。

發明內容
本發明的第一方面的存儲器的結構為，具備多條字線、與多條字線交 叉配置的多條位線、相對字線平行延伸而設置的導電層、以及在導電層與 位線交叉的位置配置的存儲單元，在分別配置規定數量的位線的第一區段 (block)和第二區段，同時選擇的第一區段的位線的以第一區段的端部為 基準的位置與第二區段的位線的以第二區段的端部為基準的位置不同。
本發明的第二方面的存儲器的結構為，具備多條字線；與多條字線 交叉配置的多條位線；相對字線平行延伸而設置的導電層；在導電層與位 線交叉的位置配置的存儲單元；以及多個晶體管，按每規定數量的存,單 元來設置，柵極連接在字線，而且源極和漏極之一連接在導電層、源d和 漏極的另一個連接在源線；在分別配置規定數量的位線的第一區段和第二 區段，同時選擇的第一區段的位線的以第一區段的端部為基準的位置與第 二區段的位線的以第二區段的端部為基準的位置不同。
本發明的第三方面的存儲器的結構為，具備多條字線、與多條字線交 叉配置的多條位線、相對字線平行延伸而設置的導電層、在導電層與位線 交叉的位置配置的存儲單元、以及按每規定數量的存儲單元而設置并且連 接字線和導電層的多條襯里布線，在分別配置規定數量的位線的第一區段 和第二區段，讀出數據時，同時選擇的第一區段的位線的以第一區段的端 部為基準的位置與第二區段的位線的以第二區段的端部為基準的位置不 同。


圖1是表示本發明第一實施方式的交叉點式掩模ROM結構的電路圖。
圖2是表示本發明第二實施方式的交叉點式掩模R 0 M結構的電路圖。
圖3是表示本發明第三實施方式的交叉點式掩模R0M結構的電路圖。圖4是表示本發明第四實施方式的交叉點式掩模R 0 M結構的平面 布局圖。
圖5是本發明第四實施方式的交叉點式掩模R 0 M結構的放大圖。
具體實施例方式
下面，按照

本發明的實施方式。 (第一實施方式)
如圖1所示，第一實施方式的交叉點式掩模ROM(二極管ROM)， 具備地址前置編碼(address predecode)電路1 、行譯碼器2 、列譯碼器 3、讀出放大器(SA) 4、 NAND電路5、輸出電路6、以及存儲單 元陣列區域7 。地址前置編碼電路1構成為根據外部輸入規定的地址， 向行譯碼器2和列譯碼器3輸出地址數據。此外，行譯碼器2連接著字線 (WL) 8。此外，相對字線8平行延伸而設置有導電層9。行譯碼器2
從地址前置編碼電路l輸入地址數據。因此，具有選擇與輸入的地址數據 相對應的字線8，使該字線8的電位上升到H電平(Vcc)，而且使除選 定的字線8外的字線8的電位變為L電平(G N D 二 0 V)的功能。
并且，在字線8與導電層9之間，設有柵極連接字線8而且源極連接 導電層9的晶體管1 0 。晶體管1 0為本發明的"第一晶體管"的一個例 子。按每后述的3 2條位線11(32個存儲單元1 2)設有晶體管1 0 。 并且，列譯碼器3上連接著與字線8垂直配置的多條位線(BL) 1 1。另外，如圖1所示，存儲單元陣列區域7上設有分別包含3 2條位線 11的第一區段和第二區段。
并且，在存儲單元陣列區域7上，多個存儲單元l 2配置為矩陣狀。 這些多個存儲單元1 2分別配置在互相垂直配置的多個導電層9與位線 1 l的交點處。存儲單元陣列區域7上，設有包含陽極與位線l l連接的 二極管1 3的存儲單元1 2 ，和包含陽極不與位線1 1連接的二極管1 3 的存儲單元1 2 。
并且，源線l 4與晶體管1 0的漏極連接。還有，夾著3 2條位線1 1而配置的2條源線1 4通過布線1 4 1連接起來。在存儲單元陣列區域 7上配置多條(例如l 0 2 4條)字線8，字線8被分成各自包含固定數 量的字線8的多個組。在第一實施方式中，例如，被分成由2 5 6條字線
98構成一個組的4個組G 0 G 3。并且，在第一實施方式中，設置4條 (S 0 S 3)源線1 4 ，分別連接組G 0 G 3所包含的字線8 。
列譯碼器3的結構為，根據從地址前置編碼電路l輸入地址數據，選 擇與輸入的地址數據相對應的位線1 1。在此，在第一實施方式中，反相 器(inverter) 1 5的輸出端子與位線1 1的端部連接，而且NAND電路
16的輸出端子與反相器15的輸入端子連接。反相器l5和NAND電 路l 6是本發明的"邏輯電路"的一個例子。布線l 7和布線1 8與NA N D電路1 6的輸入端子連接。布線1 7和布線1 8分別是本發明的"第 二布線"和"第一布線"的一個例子。
并且，在第一區段和第二區段上分別被配置了 3 2條的位線1 1被分 成4個組，每相鄰的8條為一組，8條位線通過反相器1 5和NAND電 路l 6分別與8條布線1 7連接。在此，在第一實施方式中，相鄰的8條 位線1 1按照相鄰的8條位線之中從配置行譯碼器2的一側的相反側朝 著配置行譯碼器2的一側來順序選擇的方式連接在布線1 7上。
并且，在第一實施方式中，分成了每相鄰的8條為一組的4個組的位 線1 1 ，每組分別連接4條布線1 8 。第一區段的8條位線1 1的組之中 配置于第一區段端部的8條位線11和第二區段的8條位線1l的組之 中配置于第二區段中央部側的8條位線11通過NAND電路16和反 相器l 5，用同一布線l 8連接起來。并且，在第一實施方式中，與配置 于第一區段端部的位線l1連接的NAND電路16的輸入端子和與配 置于第二區段中央部附近的位線11連接的NAND電路16的輸入端 子，用同一布線l 8連接起來。并且，與配置于第一區段中央部附近的位 線l1連接的NAND電路16的輸入端子和與配置于第二區段端部的 位線l 1連接的NAND電路1 6的輸入端子，用同一布線l 8連接起 來。
并且，連接第一區段和第二區段的導電層9的4條源線1 4 (S 0 S 3)分別連接著讀出放大器4的一個輸入端子。讀出放大器4的另一個 輸入端子連接布線l 9。讀出放大器4的結構為，檢測流入源線l 4的電 流，在連接源線1 4的選定的位線1 1中流過規定電流以上的電流時輸出 H電平的信號，并且在選定的位線l 1中流過不足規定電流的電流時輸出 L電平的信號。這4個讀出放大器4的輸出端子連接N A N D電路5的輸入端子。其結構是，NAND電路5的輸出端子連接著輸出電路6，通過 N A N D電路5輸入讀出放大器4的輸出，由此向外部輸出信號。
接著，參照圖l說明第一實施方式的二極管ROM的動作。
首先，給地址前置編碼電路l輸入規定的地址。由此，與該輸入地址 相應的地址數據從地址前置編碼電路1分別輸出給行譯碼器2和列譯碼 器3。而且，通過用行譯碼器2對地址數據進行譯碼，選擇對應于地址數 據的規定字線8。而且，該選定后的字線8的電位上升到H電平(Vcc)， 同時使未被選擇的字線8的電位為L電平(GND)。由此，柵極連接到 選定字線8的晶體管1 0就變為接通狀態，同時使連接到選定字線8的導 電層9和源線1 4連接。還有，在第一區段和第二區段的兩者同時實行連 接到選定字線8的導電層9與源線1 4的連接。
另一方面，在從地址前置編碼電路1輸入地址數據的列譯碼器3，選 擇規定的布線l7和布線18以便選擇與輸入的地址數據相對應的規定 位線l 1。由此，規定的布線l 7和布線1 8通過連接輸入端子的NAN D電路1 6和反相器1 5來選擇規定的位線1 1 。
這里，在第一實施方式中，當選定了位于第一區段端部側的組時，位 于第二區段中央部側的組被同時選擇。并且，當選定了配置于第一區段端 部的位線l l時，則第二區段的位線l l之中配置于中央部附近的位線l 1被選擇。具體地說，在第一區段，從配置于端部的位線1 1朝著配置于 中央部附近的位線l l順次選擇位線l 1，在第二區段，則從配置于中央 部附近的位線l l朝著配置于端部的位線l l順次選擇位線l 1。同樣， 在第一區段，從配置于中央部附近的位線l l朝著配置于端部的位線l 1 順次選擇位線l l時，在第二區段，則從配置于端部的位線l l朝著配置 于中央部附近的位線11順次選擇位線11。
因而，已選定的第一區段和第二區段的位線1 1通過晶體管1 0和源 線l4連接到讀出放大器4。按照讀出放大器4與來自選定位線1l的電 流流入的源線l 4連接的方式從布線1 9輸入信號。從讀出放大器4產生 接近Vss的電位，并且向由列譯碼器3選定的位線1 l提供Vcc。在位于 相對于選定字線8延伸而設置的導電層9與選定位線1 1的交點的選定 存儲單元l 2的二極管1 3陽極與位線1 l連接時，電流就通過字線8和 二極管l 3從位線1 l流向讀出放大器4。這時，讀出放大器4檢測出規
ii定電流以上的電流在位線l l上流動，輸出L電平的信號。于是，輸出電
路6通過N A N D電路5接收讀出放大器4的輸出信號并向外部輸出H 電平的信號。
并且，位于選定字線8與選定位線1 1的交點的選定存儲單元1 2的 二極管l3的陽極不與位線1l連接時，沒有電流從位線ll流向字線 8。這時，讀出放大器4檢測出沒有電流流動，輸出H電平的信號。于是， 輸出電路6通過N A N D電路5接收讀出放大器4的輸出信號并向外部 輸出L電平的信號。
如上述那樣，第一實施方式的結構為，在第一區段，用源線l 4讀出 位于第一區段端部的位線l l的數據，并且在第二區段，用源線l 4讀出 位于第二區段中央部附近的位線1 1的數據。由此，位于端部的位線1 1 ， 由于與位線ll連接的存儲單元l2與晶體管10之間的導電層9的距 離小，所以流動大的電流，并且位于中央部附近的位線l 1，由于存儲單 元l 2與晶體管1 0之間的導電層9的距離大，所以流動小的電流。因而， 在第一區段和第二區段的兩者中，與用源線l 4從位于端部的位線1 l讀 出數據時不同，大電流和小電流從同時讀出的位線l l流到源線l 4。所 以與大電流彼此從同時讀出的位線l 1向源線l 4流動的場合相比，能減 少在源線l 4中流動的電流量的大小。其結果，能夠抑制消耗電流(消耗 功率)增加。
在第一實施方式中，如上述那樣，用同一布線l 8連接第一區段的3 2條位線1l之中的通過反相器l5與配置于端部側的位線1l連接的 NAND電路1 6的一個輸入端子，和第二區段的3 2條位線1 1之中的 通過反相器l5與配置于第二區段中央部附近側的位線11連接的NA ND電路1 6的一個輸入端子。因此，能夠容易地構成為用源線l 4讀出 位于第一區段端部的位線l l的數據，并且用源線l 4讀出位于第二區段 中央部近旁的位線l1的數據。
在第一實施方式中，如上述那樣，第一區段和第二區段的3 2條位線 11分別分成每相鄰的8條位線1l為一組的4個組。用同一布線l8連 接第一區段的4個組之中的位于端部側的組，和第二區段的4個組之中的 位于中央部側的組。因此，能夠容易地同時選擇第一區段的位線l l之中 的位于端部側的組、和第二區段的位線l l之中的位于中央部側的組。在第一實施方式中，按照從配置行譯碼器2的一側的相反側朝著配置
行譯碼器2的一側而選擇的方式，將NAND電路1 6的輸入端子與布線 1 7和布線1 8連接。因此，可同時選擇第一區段的位線1 l的組之中的
位于端部側的組、和第二區段的位線l 1的組之中的位于中央部側的組。
這時能如下面那樣構成，即，在第一區段中從端部向中央部附近順次選擇
位線l 1，而在第二區段中則從中央部附近向端部順次選擇位線l 1。 在第一實施方式中，如上述那樣，釆用輸出端子連接在位線l l上的
反相器l5和輸出端子連接在反相器15的輸入端子上的NAND電路 1 6構成邏輯電路。因此，通過采用從布線l 7和布線1 8分別把H電平
的信號輸入給NAND電路1 6的辦法，能夠容易地通過反相器l 5選擇
與該NAND電路16連接的位線11。 (第二實施方式)
在第二實施方式的二極管ROM中，與上述第一實施方式不同，來自 6 4條位線11的信號由一個輸出電路6輸出。
如圖2所示，第二實施方式的二極管ROM，在字線8與導電層9之 間設置有柵極與字線8連接并且源極連接導電層9的晶體管1 0 。按每3 2條位線11(32個存儲單元1 2 )設置晶體管10。在存儲單元陣列區 域7 a上設有2個包含3 2條位線1 1的第一區段和2個包含3 2條位線 1 l的第二區段。2個第一區段(第二區段)通過晶體管l 0連接起來。 并且，2個第一區段(第二區段)的端部通過晶體管l 0連接源線1 4a。 在2個第一區段(第二區段)之間，源線l 4b連接到晶體管l 0的漏極。 還有，源線l 4a和源線l 4b連接一起。并且，構成為將讀出放大器4 的一個輸入端子與源線l 4a連接在一起，從2個第一區段(第二區段) 所包含的6 4條位線1 l輸出一個輸出信號。
這里，在第二實施方式中，第一區段和第二區段的3 2條位線1 l分 別被分成每相鄰的1 6條位線1 1為一組的2個組。通過反相器1 5和N A N D電路1 6 ，用布線1 8連接2個第一區段的位線1 1的組中從第一 區段端部側向中央部側選擇位線l l的組的位線l 1，和從第二區段中央 部側向端部側選擇位線11的組的位線11。
布線l 7a與NAND電路l 6的一個輸入端子連接。還有，布線1 7a通過反相器l 5和NAND電路1 6與位線1 1的每一個連接。分組后的位線l 1，按照從位線l 1的組的一端起向另一端被選擇的方式與布
線1 7a進行連接。
另外，第二實施方式的其它結構與上述第一實施方式相同。 并且，第二實施方式的動作與上述第一實施方式相同。
在第二實施方式中，如上述那樣，第一區段和第二區段的3 2條位線 1 1分別被分成每相鄰的1 6條位線1 1為一組的2個組。用布線1 8連 接2個第一區段的位線1 1的組之中從第一區段端部側向中央部側選擇 位線1 1的組，和從第二區段中央部側向端部側選擇位線1 1的組。因此， 能夠同時選擇位于第一區段端部并流過大電流的位線11和位于第二區 段中央部附近并流過電流小的位線l 1 。所以與大電流彼此從同時讀出的 位線1 1向源線1 4流動的場合相比，能夠減少在源線1 4中流動的電流 量的大小。其結果，能夠抑制消耗電流(消耗功率)增加。
還有，第二實施方式的其它效果與上述第一實施方式同樣。
(第三實施方式)
第三實施方式的二極管ROM，如圖3所示，備有地址輸入電路2 0 1 、行譯碼器2 0 2 、列譯碼器2 0 3 、讀出放大器2 0 4 、輸出電路2 0 5、以及存儲單元陣列區域2 0 6 。地址輸入電路2 0 l構成為，根據 從外部輸入規定地址，向行譯碼器2 Q 2和列譯碼器2 Q 3輸出地址數 據。并且，字線(WL) 2 0 7與行譯碼器2 0 2連接。按照相對字線2
0 7平行延伸的方式設置導電層2 0 S。字線2 0 7和導電層2 0 8，用 按每后述的8個存儲單元2 1 l而設置的襯里布線2 0 9進行連接。并且， 行譯碼器2 0 2具有，根據從地址輸入電路2 0 l輸入地址數據，選擇與 輸入的地址數據相對應的字線2 0 7，使該字線2 0 7的電位下降到L電 平(GND=0V)，并使除選定的字線2 0 7外的字線2 0 7的電位為H 電平(Vcc)的功能。
并且，列譯碼器2 0 3上連接著與字線2 0 7垂直配置的多條位線 (B L ) 2 1 0 。在相鄰的襯里布線2 0 9之間，夾著8條位線2 10(2
1 0a 2 1 0h、 2 1 0i 2 1 0p)。設配置被襯里布線2 0 9夾著的 多條位線2 1 0a 2 1 0h的區域為第一區段，設配置多條位線2 1 0i 位線21Op的區域為第二區段。
并且，在存儲單元陣列區域2 0 6上，多個存儲單元2 1 l被配置為矩陣狀。這些多個存儲單元2 1 l分別被配置在互相垂直配置的多個導電
層2 0 8與位線2 1 0的交點處。在存儲單元陣列區域2 0 6上，設置有 包含陽極與位線210連接的二極管212的存儲單元21l和包含陽 極不與位線2 1 0連接的二極管2 1 2的存儲單元2 11。
并且，列譯碼器2 0 3構成為，通過p型晶體管2 1 3連接其選定的 位線2 1 0和讀出放大器2 0 4 。布線2 1 4分別與各晶體管2 1 3的柵 極連接起來。還有，晶體管2 1 3是本發明的"第二晶體管"的一個例子。 布線2 1 4是本發明的"第3布線"的一個例子。列譯碼器2 0 3根據從 地址輸入電路2 0 l輸入地址數據，選擇對應于輸入的地址數據的位線2 1 0。在此，第三實施方式中，用同一布線2 1 4連接與第一區段所包含 的位線210a連接的晶體管213的柵極和與第二區段所包含的位線2
1 Om連接的晶體管2 1 3的柵極。還有，位線2 1 Oa在第一區段配置 于端部，位線2 1 Om在第二區段配置于中央部附近。
并且，讀出放大器2 0 4檢測用列譯碼器2 0 3選定的位線2 1 0中 流動的電流，當選定的位線2 1 0中流動規定電流以上的電流時輸出H電 平的信號，而選定的位線2 1 O中流動不足規定電流的電流時則輸出L電 平的信號。輸出電路2 0 5構成為，根據輸入讀出放大器2 0 4的輸出而
向外部輸出信號。
接著，參照圖3，說明第三實施方式的二極管ROM的動作。 首先，將規定的地址輸入給地址輸入電路2 0 1。由此，對應于該輸 入地址的地址數據從地址輸入電路2 0 l分別輸入給行譯碼器2 0 2和 列譯碼器2 0 3 。而且，通過用行譯碼器2 0 2對地址數據進行譯碼，選 擇對應于地址數據的規定字線2 0 7 。而且，使該選定的字線2 0 7的電 位下降到L電平(GND)，并且使未選擇的字線2 0 7的電位則為H電 平(Vcc)。
另一方面，在從地址輸入電路2 0 l輸入了地址數據的列譯碼器2 0 3中，選擇對應于輸入的地址數據的規定位線2 1 0，并且該選定的位線
2 1 0連接讀出放大器2 0 4 。而且，由讀出放大器2 0 4給選定的位線 2 1 0提供接近Vcc的電位。位于相對于選定的字線2 0 7延伸而設置的 導電層2 0 8與選定的位線2 1 0的交點處的選定的存儲單元2 1 l的 二極管2 1 2的陽極與位線2 1 O連接時，電流就從讀出放大器2 0 4通過位線2 1 0和二極管2 1 2向字線2 0 7流動。這個時候，讀出放大器 2 0 4檢測出位線2 1 O中流動規定以上的電流，輸出H電平的信號。而 且，輸出電路2 0 5接收讀出放大器2 0 4的輸出信號并向外部輸出H電 平的信號。
并且，位于選定的字線2 0 7與選定的位線2 1 O的交點處的選定的 存儲單元2 1 l的二極管2 1 2的陽極不與位線2 1 O連接時，從位線2
1 0向字線2 0 7沒有電流流動。這時，讀出放大器2 0 4檢測出沒有電 流流動，從而輸出L電平的信號。而且，輸出電路2 0 5接收讀出放大器
2 0 4的輸出信號并向外部輸出L電平的信號。
在此，通過給布線2 1 4輸入信號，使晶體管2 1 3成為接通狀態， 按每次一條的方式分別選擇第一區段和第二區段包含的位線2 1 0 。從位 于第一區段一端的位線2 1 Oa到位于另一端的位線2 1 0h順次選擇第 一區段所包含的位線2 1 0。在第三實施方式中，在第二區段，當選擇第 一區段一端的位線2 1 Oa時，則選擇位于第二區段中央部附近的位線2
1 0m。而后，順次選擇位線2 1 0n 位線2 1 0p。當選擇第一區段中 央部附近的位線2 1 Oe時，則選擇位于第二區段的一端的位線2 1 0i。 而后，朝第二區段中央部順次選擇位線2 1 0j 位線2 1 0 1。這樣，在 第三實施方式中，當選定位于第一區段端部側的位線2 1 0時，在第二區 段，則選擇位于中央部的位線2 1 0。并且，當選定位于第一區段中央部 側的位線2 1 0時，在第二區段，則選擇位于端部側的位線2 1 0。
在第三實施方式中，通過如上述那樣同時讀出位于第一區段端部側位 線210的數據和位于第二區段中央部側位線210的數據那樣地構成， 就能夠同時調用流動的電流量多的端部側位線210和流動的電流量少 的中央部側位線2 1 0。因此，對于第一區段和第二區段的兩者，和從位 于端部的位線2 1 0讀出數據的場合不同，同時讀出的位線2 1 0中流動 大的電流和小的電流，所以與大電流彼此流動的場合相比，能夠減少流動 電流量的大小。其結果，能夠抑制消耗電流(消耗功率)增加。
并且，在第三實施方式中，如上述那樣同時讀出位于第一區段端部的 位線2 1 0a的數據和位于第二區段中央部附近的位線2 1 Om的數據那 樣地構成。因此，對于第一區段和第二區段的兩者，和從位于端部的位線
2 1 O讀出數據的場合不同，與大電流彼此在同時讀出的位線2 1 0中流
16動的場合相比，能夠容易減少流動的電流量大小。
并且，如上述那樣，第三實施方式的結構是，布線2 1 4在讀出數據 時，同時選擇第一區段和第二區段的位線2 1 0之際，分別連接被襯里布
線2 0 9夾著的第一區段的多條位線2 1 0的晶體管2 1 3之中配置于 端部側的晶體管2 1 3為接通狀態，同時分別連接被襯里布線2 0 9夾著 的第二區段的多條位線210的晶體管213之中配置于中央部附近的 晶體管2 1 3為接通狀態。因此，能夠同時調用流動的電流量多的位線2 1 Oa和流動的電流量少的位線2 1 Om，所以對于第一區段和第二區段 的兩者，和從位于端部的位線2 1 O讀出數據的場合不同，與大電流彼此 在同時讀出的位線2 1 O中流動的場合相比，能夠容易地減少流動的電流 量大小。
(第四實施方式)
本第四實施方式的二極管ROM與上述第三實施方式不同，3 2條位 線2 3 l被襯里布線2 3 O夾著。
如圖4所示，第四實施方式的二極管ROM，備有地址輸入電路2 2
1 、行譯碼器2 2 2 、列譯碼器2 2 3 、讀出放大器(S A ) 2 2 4 a
2 2 4h、NAND電路2 2 5a禾f1 2 2 5b、輸出電路226a禾卩226 b、 以及存儲單元陣列區域2 2 7 。讀出放大器2 2 4 a、 2 2 4 c、 2 2 4e 禾口 2 2 4 g是本發明的"第一讀出放大器"的一個例子，而且讀出放大器2 2 4b、 2 2 4d、 2 2 4 f和2 2 4h是本發明的"第二讀出放大器"的一 個例子。地址輸入電路2 2 l構成為，根據從外部輸入規定的地址，給行 譯碼器2 2 2和列譯碼器2 2 3輸出地址數據。并且，字線2 2 8與行譯 碼器2 2 2連接在一起。相對字線2 2 8平行延伸地設置導電層2 2 9 。 字線2 2 8和導電層2 2 9通過按每后述的1 6條存儲單元2 3 2而設 置的襯里布線2 3 O進行連接。并且，行譯碼器2 2 2具有根據從地址輸 入電路2 2 l輸入的地址數據，選擇與輸入的地址數據相對應的字線2 2 8 ，使該字線2 2 8的電位下降到L電平(GND二 0V)，同時使除選 定的字線2 2 8外的字線2 2 8為H電平(Vcc)的功能。
并且，列譯碼器2 2 3連接與字線2 2 8垂直配置的多條位線2 3 1 。位線2 3 1的3 2條位線2 3 1被相鄰的襯里布線2 3 0夾著。
并且，在存儲單元陣列區域2 2 7上呈矩陣狀配置有多個存儲單元23 2。這些多個存儲單元2 3 2分別配置在互相垂直配置的相對多條字線
2 2 8平行延伸而配置的導電層2 2 9與多條位線2 3 1的交點處。而 且，在存儲單元陣列區域2 2 7上設有包含陽極與位線2 3 l連接的二極 管2 3 3的存儲單元2 3 2，和陽極不與位線2 3 1連接的二極管2 3 3 的存儲單元2 3 2 。
如圖5所示，列譯碼器2 2 3根據從地址輸入電路2 2 1 (參照圖4) 輸入的地址數據，選擇對應于輸入的地址數據的位線2 3 1，并且通過p 型晶體管2 3 4連接該選定的位線2 3 1和讀出放大器2 2 4 a 2 2 4 h之中的一個。還有，各晶體管2 3 4的柵極分別連接著布線2 3 5 。多 條位線2 3 l構成為，從相鄰的l 6條位線2 3 l之中位于一端的位線2
3 1到位于另一端的位線2 3 1順次選擇。
并且，如圖4所示，被襯里布線2 3 0夾著的3 2條位線2 3 l每l 6條與讀出放大器2 2 4a 2 2 4h連接。并且讀出放大器2 2 4 a 2 2 4d與NAND電路2 2 5 a連接，而且NAND電路2 2 5 a與輸出電 路2 2 6 a連接。并且，讀出放大器2 2 4 e 2 2 4h與NAND電路2 2 5b連接，而且NAND電路2 2 5b與輸出電路2 2 6b連接。這樣構 成為，從與讀出放大器2 2 4 a 2 2 4d(讀出放大器2 2 4e 2 2 4h) 連接的6 4條位線2 3 l獲得一個輸出。還有，將配置與讀出放大器2 2
4 a ( 2 2 4 c)禾B 2 2 4 b ( 2 2 4 d)連接的位線2 3 1的區域設為第一 區段，將配置與讀出放大器224e(224 g)禾卩224f(224h)連 接的位線2 3 1的區域設為第二區段。
并且，讀出放大器2 2 4 a ( 2 2 4 c)與第一區段的位線2 3 1之中 從第一區段端部向中央部附近讀出數據的多條位線2 3 l連接，讀出放大 器2 2 4b ( 2 2 4d)與從第一區段中央部附近向端部讀出數據的多條位 線2 3 1連接。并且，讀出放大器2 2 4 e ( 2 2 4 g)與第二區段的位線 2 3 l之中從第二區段端部向中央部附近讀出數據的多條位線2 3 l連 接，讀出放大器2 2 4 f ( 2 2 4h)與從第二區段中央部附近向端部讀出 數據的多條位線2 3 l連接。
并且，讀出放大器2 2 4 a 2 2 4 h的一端與位線2 3 1連接，并且 與布線2 3 6連接。還有，布線2 3 6是本發明的"第4布線"的一個例 子。通過用同一布線2 3 6連接讀出放大器2 2 4a ( 2 2 4b)和讀出放大器224f(224e)，可同時選擇讀出放大器224a(224b)和 讀出放大器2 2 4 f ( 2 2 4e)。通過用同一布線2 3 6連接讀出放大器 2 2 4c ( 2 2 4d)和讀出放大器2 2 4h ( 2 2 4g)，可同時選擇讀出 放大器224c(224d)和讀出放大器224h(224g)。
這樣，第四實施方式，其結構是，同時選擇與輸出電路2 2 6 a連接 的讀出放大器2 2 4 a 2 2 4 d之中位線2 3 1從第一區段端部向其中 央部讀出數據的讀出放大器2 2 4 a ( 2 2 4 c)，和與輸出電路2 2 6 b 連接的讀出放大器2 2 4 e 2 2 4h之中連續的位線2 3 1從第二區段 中央部附近向其端部讀出數據的讀出放大器2 2 4f ( 2 2 4h)。并且， 第四實施方式，其結構是，同時選擇與輸出電路2 2 6 a連接的讀出放大 器2 2 4 a 2 2 4d之中位線2 3 1從第一區段中央部附近向其端部讀 出數據的讀出放大器2 2 4b ( 2 2 4d)，和與輸出電路2 2 6 b連接的 讀出放大器2 2 4 e 2 2 4h之中連續的位線2 3 1從第二區段端部向 其中央部附近讀出數據的讀出放大器2 2 4 e ( 2 2 4g)。
接著，參照圖4和圖5，說明第四實施方式的二極管ROM的動作。 首先，將規定的地址輸入給地址輸入電路2 2 1 。由此，對應于該輸 入地址的地址數據就從地址輸入電路2 2 l分別被輸入給行譯碼器2 2 2和列譯碼器2 2 3 。而且，通過用行譯碼器2 2 2對地址數據進行譯碼， 選擇對應于該地址數據的規定字線2 2 8 。使該選定的字線2 2 8的電位 下降到L電平(GND)，同時使未被選擇的字線2 2 8的電位為H電平 (Vcc)。
另一方面，在從地址輸入電路2 2 l輸入了地址數據的列譯碼器2 2 3中，由于柵極與布線2 3 5連接的晶體管2 3 4處于接通狀態，因而選 擇對應于己輸入地址數據的規定位線2 3 1 ，并連接到該選定的位線2 3 l所連接的讀出放大器2 2 4 a 2 2 4h之中的一個讀出放大器。這里， 假定選定了與讀出放大器2 2 4 a連接的第一區段的位線2 3 1 a。其次， 由讀出放大器2 2 4 a向選定的位線2 3 1 a提供接近Vcc的電位。而且， 由于從與讀出放大器2 2 4 a連接的布線2 3 6輸入信號，位于選定字線 2 2 8與選定位線2 3 1a交點的選定存儲單元2 3 2的二極管2 3 3的 陽極，在與位線2 3 la連接的情況下，電流從讀出放大器2 2 4通過位 線2 3 la和二極管2 3 3向字線2 2 8流動。此時，讀出放大器2 2 4a檢測出規定以上的電流在位線2 3 la中流動，輸出H電平的信號。而且， 輸出電路2 2 6 a通過NAND電路2 2 5a接收讀出放大器2 2 4a的輸 出信號并向外部輸出H電平的信號。
并且，與位線2 3 la同時選擇與連接位線2 3 la的布線2 3 5相 同的布線2 3 5所連接的位線2 3 lb，并且與讀出放大器2 2 4a同時選 擇與連接讀出放大器2 2 4a的布線2 3 6相同的布線2 3 6所連接的讀 出放大器2 2 4f。其結果，位于選定字線2 2 8與選定位線2 3 1 b交點 的選定存儲單元2 3 2的二極管2 3 3的陽極與位線2 3 1b連接的情況 下，電流通過位線2 3 1b和二極管2 3 3從讀出放大器2 2 4向字線2 2 8流動。此時，讀出放大器2 2 4f，檢測出規定以上的電流在位線2 3 lb中流動，就輸出H電平的信號。而且，輸出電路2 2 6 b通過NAN D電路2 2 5 b接收讀出放大器2 2 4 f的輸出信號并向外部輸出H電平 的信號。
并且，位于選定字線2 2 8與選定位線2 3 1 a ( 2 3 1 b)交點的選 定的存儲單元2 3 2的二極管2 3 3的陽極不與位線2 3 1 a ( 2 3 1 b) 連接的情況下，沒有電流從位線2 3 la (2 3 lb)向字線2 2 8流動。 此時，讀出放大器2 2 4 a ( 2 2 4 f)檢測出沒有電流流動，就輸出L電 平的信號。而且，輸出電路2 2 6 a ( 2 2 6 b)通過N AND電路2 2 5 a ( 2 2 5b)接收讀出放大器2 2 4a ( 2 2 4f)的輸出信號并向外部輸 出L電平的信號。
在第四實施方式中，如上述那樣，二極管ROM包含與第一區段的位 線2 3 l之中從端部向中央部附近讀出數據的多條位線2 3 l連接的讀 出放大器2 2 4 a ( 2 2 4 c)、和與第二區段的位線2 3 1之中從中央部 附近向端部讀出數據的多條位線2 3 l連接的讀出放大器2 2 4 f(2 2 4 h)而構成。因此，由于同時選擇讀出放大器2 2 4 a ( 2 2 4 c)和讀出 放大器2 2 4 f ( 2 2 4h)，所以能夠同時調用流動電流量多的第一區段 端部的位線2 3 l和流動電流量少的第二區段中央部附近的位線2 3 1 。 因而，對于第一區段和第二區段的兩者，和從位于端部的位線2 3 l讀出 數據的場合不同，與大電流彼此在同時調用的多條位線2 3 1中流動的場 合相比，能減少流動電流量的大小。因此，能夠抑制消耗電流(消耗功率) 增加。同樣，二極管ROM包含與第一區段的位線2 3 l之中從中央部附
20近向端部讀出數據的多條位線2 3 l連接的讀出放大器2 2 4b (2 2 4 d)、和與第二區段的位線2 3 l之中從端部向中央部附近讀出數據的多 條位線2 3 l連接的讀出放大器2 2 4e ( 2 2 4 g)而構成。因此，由于 同時選擇讀出放大器224b(224d)和讀出放大器224e(224g) 來構成，能夠同時調用流動電流量少的第一區段中央部附近的位線2 3 1 和流動電流量多的第二區段端部的位線2 3 1 。所以，對于第一區段和第 二區段的兩者，和從位于端部的位線2 3 l讀出數據場合不同，與大電流 彼此在同時調用的多條位線2 3 l中流動的場合相比，能夠減少流動電流 量的大小。還有，讀出放大器2 2 4a 2 2 4 h之中未被選中的讀出放大 器，在讀出放大器2 2 4a 2 2 4h內受控制，處于相對位線2 3 1分離 的狀態。
并且，第四實施方式，如上述那樣，備有設于讀出放大器2 2 4 a 2 2 4h與位線2 3 l之間的布線2 3 6 。布線2 3 6分別把讀出放大器 224 a、 224b、 224c和1224d與讀出放大器2 2 4 f、 2 2 4 e、 2 2 4h和2 2 4g連接起來。因此，很容易同時選擇分別與第一區段和 第二區段的、 一方的端部的位線2 3 l和另一方的中央部附近的位線2 3 1連接的讀出放大器。
再者，此次公開的實施方式在所有方面都是舉例，應該認為不是限制 性的。本發明的范圍不是上述實施方式的說明，而由權利要求范圍表示， 進而包含和權利要求范圍均等的意義和范圍內的所有變更。
例如，在上述第一 第四實施方式中，雖然把本發明應用于交叉點式 掩模ROM，但是本發明并非僅限于此，也能廣泛應用于具有交叉點式掩 模R 0 M以外的含有二極管的存儲單元的存儲器。
并且，在上述第一和第二實施方式中，雖然表示了按每3 2條位線配 置一個晶體管的例子，但本發明不限于此，也可以按每3 2條以外的位線 配置一個晶體管。
并且，在上述第一和第二實施方式中，雖然表示了通過反相器電路和 NAND電路構成與位線連接的邏輯電路的例子，但本發明不限于此，也 可以使用反相器電路和/或N A N D電路以外的電路構成邏輯電路。
并且，在上述第一和第二實施方式中，雖然表示了晶體管的源極與導 電層連接，并且晶體管的漏極與源線連接的例子，但本發明不限于此，也可以將晶體管的漏極與導電層連接，并且晶體管的源極與源線連接。
并且，在上述第一和第二實施方式中，雖然表示了從端部側向中央部 側順序地選擇第一區段的位線，同時從中央部側向端部側順序選擇第二區 段的位線的例子，但本發明不限于此，也可以從端部側向中央部側，按第
2條、第1條、第3條、第4條、第6條、第5條、第7條、第8條…的 順序選擇第一區段的位線，同時從中央部側向端部側，按第2條、第1條、 第3條、第4條、第6條、第5條、第7條、第8條…的順序選擇第二區 段的位線。即，也可以實質上從端部側向中央部側選擇第一區段的位線， 同時實質上從中央部側向端部側選擇第二區段的位線。
并且，在上述第三和第四實施方式中，雖然表示了分別按每8條和按 每3 2條的位線配置襯里布線的例子，但本發明不限于此，也可以按每8 條和3 2條以外的位線配置襯里布線。
并且，在上述第三和第四實施方式中，雖然表示了從端部側向中央部 側順序選擇第一區段的位線，同時從中央部側向端部側順序選擇第二區段 的位線的例子，但本發明不限于此，也可以按位線2 1 0b、 2 1 0a、 2 10 c、 210 d、 210 f、 210 e、 210g和210h的順序選擇圖3 所示的第一區段的位線2 1 0，同時按位線2 1 0n、 2 1 0m、 2 1 0 o、 2 1 0p、 2 1 0j、 2 1 0i、 2 1 0k和2 1 0 1的順序選擇第二區段的位 線2 1 0。 g口，也可以實質上從端部側向中央部側選擇第一區段的位線2 10，同時實質上從中央部側向端部側選擇第二區段的位線210。
權利要求
1、一種存儲器，具備多條字線；多條位線，與上述多條字線交叉配置；導電層，相對上述字線平行延伸而設置；存儲單元，配置在上述導電層與上述位線交叉的位置，在分別配置規定數量的上述位線的第一區段和第二區段中，同時選擇的上述第一區段的位線的以上述第一區段的端部為基準的位置和上述第二區段的位線的以上述第二區段的端部為基準的位置不同。
2 、根據權利要求1所述的存儲器，其特征是，還具備多個第一晶體管，按每規定數量的上述存儲單元而設置，柵極 與上述字線連接，而且源極和漏極之一與上述導電層連接，上述源極和漏 極的另一個與源線連接。
3、 根據權利要求2所述的存儲器，其特征是，在選定了上述第一區段的多條位線之中配置于端部側的位線時，選擇 上述第二區段的多條位線之中配置于中央部側的位線。
4、 根據權利要求3所述的存儲器，其特征是，在選定了上述第一區段的端部側的位線之中配置于端部的位線時，選 擇上述第二區段的位線之中配置于中央部附近的位線。
5、 根據權利要求3所述的存儲器，其特征是，還具備邏輯電路，輸出端子與上述多條位線的每一條連接；和 第一布線，與上述邏輯電路的輸入端子連接，與上述第一區段的多條位線之中配置于端部的位線連接的上述邏輯 電路的輸入端子之一和與上述第二區段的多條位線之中配置于上述第二 區段的中央部附近的位線連接的上述邏輯電路的輸入端子之一，用上述第 一布線進行連接。
6、 根據權利要求5所述的存儲器，其特征是，上述第一區段和上述第二區段的多條位線分別按相鄰的一定數量的 位線為一組分成多個組，上述多個第一區段的位線的組之中位于端部側的組和上述多個第二 區段的位線的組之中位于中央部側的組，用上述第一布線進行連接。
7、 根據權利要求6所述的存儲器，其特征是， 還具備與上述邏輯電路的輸入端子的另一個連接的第二布線， 分為了上述組的位線按照分為上述組后的相鄰的位線之中從配置于一個端部的位線向配置于另一個端部的位線順次選擇的方式，與上述第二 布線連接。
8、 根據權利要求5所述的存儲器，其特征是，上述第一區段和上述第二區段的多條位線分別按相鄰的一定數量的 位線為一組分成多個組，上述多個第一區段的位線的組之中，實質上從第一區段端部側向中央 部側選擇上述位線的組和實質上從第二區段中央部側向端部側選擇上述 位線的組，用上述第一布線進行連接。
9、 根據權利要求5所述的存儲器，其特征是，上述邏輯電路由反相器和N A N D電路構成，上述反相器的輸出端子 與上述位線連接，上述N AND電路的輸出端子與上述反相器的輸入端子 連接。
10、根據權利要求1所述的存儲器，其特征是， 還具備多條襯里布線，按每規定數量的上述存儲單元而設置，并且連接上述字線和上述導電層。
11、根據權利要求l 0所述的存儲器，其特征是， 在選定了上述第一區段的多條位線之中配置于端部側的位線時，選擇上述第二區段的多條位線之中配置于中央部側的位線。
12、根據權利要求1 1所述的存儲器，其特征是， 在選定了上述第一區段的上述端部側的位線之中配置于端部的位線時，選擇上述第二區段的上述中央部側的位線之中配置于中央部附近的位線。
13、根據權利要求1 1所述的存儲器，其特征是， 還具備讀出放大器，連接規定數量的上述位線；第二晶體管，配置在上述位線與上述讀出放大器之間，并且連接上述 位線的每一條；和第三布線，連接上述晶體管的柵極，上述第三布線在讀出數據時，同時選擇上述第一區段和上述第二區段 的位線之際，使與上述第一區段包含的上述位線的每一條連接的上述第二 晶體管之中配置于端部側的上述第二晶體管為接通狀態，同時使與上述第 二區段包含的上述位線的每一條連接的上述第二晶體管之中配置于中央 部側的上述第二晶體管為接通狀態。
14 、根據權利要求1 0所述的存儲器，其特征是， 上述第一區段和上述第二區段分別設置多個，在分別配置規定數量的上述位線的上述多個第一區段和上述多個第 二區段中，讀出數據時同時選擇的上述多個第一區段之中的一個上述第一 區段的位線的以上述第一區段的端部為基準的位置，和上述多個第二區段 之中的一個上述第二區段的位線的以上述第二區段的端部為基準的位置 不同。
15 、根據權利要求1 4所述的存儲器，其特征是， 在選定了上述第一區段的多條位線之中配置于端部側的位線時，選擇 上述第二區段的多條位線之中配置于中央部側的位線。
16、根據權利要求l 5所述的存儲器，其特征是， 還具備第一讀出放大器，與上述第一區段所包含的上述多條位線連 接；和第二讀出放大器，與上述第二區段所包含的上述多條位線連接，上述第一讀出放大器與實質上從端部側向中央部附近讀出數據的多 條上述位線連接，上述第二讀出放大器與實質上從中央部側向端部側讀出 數據的多條上述位線連接，上述第一讀出放大器和上述第二讀出放大器同時被選擇。
17、根據權利要求l 6所述的存儲器，其特征是， 還具備第四布線，設置在上述第一讀出放大器及上述第二讀出放大器 與上述位線之間，上述第四布線連接上述第一讀出放大器和上述第二讀出放大器。
18、根據權利要求l 4所述的存儲器，其特征是，還具備第一輸出電路和第二輸出電路，輸出從上述位線所輸出的數據；和多個讀出放大器， 一端與上述多條位線之中一定數量的位線連接，另 一端與上述第一輸出電路或上述第二輸出電路連接，與上述第一輸出電路連接的上述多個讀出放大器連接上述多個第一 區段上所配置的位線，并且與上述第二輸出電路連接的上述多個讀出放大 器連接上述多個第二區段上所配置的位線，上述讀出放大器構成為，與上述第一輸出電路連接的上述多個讀出放大器之中與第一讀出放大器連接的上述一定數量的位線從上述第一區段端部向中央部讀出數據，與上述第二輸出電路連接的上述多個讀出放大器 之中與第二讀出放大器連接的上述一定數量的位線從上述第二區段中央部附近向端部讀出數據，上述第一讀出放大器和上述第二讀出放大器同時被選擇。
19、 一種存儲器，具備 多條字線；多條位線，與上述多條字線交叉配置；導電層，相對上述字線平行延伸而設置；存儲單元，配置在上述導電層與上述位線交叉的位置；和多個晶體管，按每規定數量的上述存儲單元而設置，柵極連接上述字線，并且源極和漏極之一連接上述導電層，上述源極和漏極的另一個連接源線，在分別配置規定數量的上述位線的第一區段和第二區段，同時選擇的 上述第一區段的位線的以上述第一區段的端部為基準的位置和上述第二 區段的位線的以上述第二區段的端部為基準的位置不同。
20 、 一種存儲器，具備 多條字線；多條位線，與上述多條字線交叉配置；導電層，相對上述字線平行延伸而設置；存儲單元，配置在上述導電層與上述位線交叉的位置；和多條襯里布線，按每規定數量的上述存儲單元而設置，并連接上述字線和上述導電層，在分別配置規定數量的上述位線的第一區段和第二區段，讀出數據 時，同時選擇的上述第一區段的位線的以上述第一區段的端部為基準的位 置和上述第二區段的位線的以上述第二區段的端部為基準的位置不同。
全文摘要
本發明提供一種存儲器，其構成為，在分別配置規定數量的位線的第一區段和第二區段，同時選擇的第一區段的位線的以第一區段的端部為基準的位置和第二區段的位線的以第二區段的端部為基準的位置不同。
文檔編號G11C17/06GK101488368SQ20081024639
公開日2009年7月22日 申請日期2008年11月5日 優先權日2007年11月7日
發明者山田光一 申請人:三洋電機株式會社