專利名稱：數(shù)據(jù)讀取電路的制作方法
技術領域：
本發(fā)明有關于一種數(shù)據(jù)讀取電路，更具體地，有關于根據(jù)存儲器的數(shù)據(jù) 讀取頻率信號的延遲狀況而實時修正的數(shù)據(jù)讀取電路。
背景技術：
在現(xiàn)今的電子裝置中，存儲器經(jīng)常被使用以儲存各種數(shù)據(jù)，而此類電子 裝置通常會使用一數(shù)據(jù)讀取頻率信號以讀取存儲器中的數(shù)據(jù)。然而，隨著科 技的進步，電子裝置內的線路及各項組件之配置漸趨復雜，數(shù)據(jù)讀取頻率信 號可能會因為這些配線和組件而出現(xiàn)延遲的情況。例如，數(shù)據(jù)讀取頻率信號
因為接合墊(pad)而造成的延遲，而使數(shù)據(jù)讀取出現(xiàn)錯誤。若此存儲器使用 在量產訂制芯片(Application-Specific Integrated Circuit; ASIC)上， 則此種現(xiàn)象會造成相當大的困擾，因為每一個量產訂制芯片的特性都不盡相 同，如無法改善數(shù)據(jù)讀取頻率信號延遲的問題，可能會造成系統(tǒng)的不穩(wěn)定且 會造成設計上的困擾。
因此有許多發(fā)明被發(fā)展出來以解決此問題。圖1圖示了現(xiàn)有技術的數(shù)據(jù) 讀:f又電路，其揭露于美國專利US6529424中。如圖1所示，存儲器101用以 儲存數(shù)據(jù)，而量產訂制芯片103提供一數(shù)據(jù)讀取頻率信號給存儲器101以作 為數(shù)據(jù)讀取的依據(jù)。除此之外，量產訂制芯片103更具有一測試端口 105以 送出測試信號TS至存儲器101,以及一回饋端口 107以從存儲器101接收測 試信號TS，藉此模擬信號從量產訂制芯片103傳遞至存儲器101時延遲的狀 況，而使系統(tǒng)作出適當?shù)恼{整。然而此類電路的缺點在于其需要額外的測試 端口 105、回饋端口 107以及相關的配線，造成成本的增加，并增加了模擬 延遲的步驟。亦使得系統(tǒng)之負擔增加。而且，需要針對輸入數(shù)據(jù)執(zhí)行同步動 作。
因此，需要一種新穎的發(fā)明以解決上述問題。 發(fā)明內容因此，本發(fā)明的目的之一為提供一種數(shù)據(jù)讀取電路，其利用多個具有特 定對應關系的信號以實時修正所讀取的數(shù)據(jù)，以減少因為信號延遲所造成的 數(shù)據(jù)讀取的誤差。
本發(fā)明的目的之一為提供一種使用于存儲器上的數(shù)據(jù)讀取電路，其利用 讀取存儲器數(shù)據(jù)的數(shù)據(jù)讀取頻率信號及與數(shù)據(jù)讀取頻率信號相關的特定信號 以實時修正，以減少因為信號延遲所造成的數(shù)據(jù)讀取的誤差。
本發(fā)明之較佳實施例揭露了 一種數(shù)據(jù)讀取電路，其包含一第 一緩存器、 一第二緩存器、 一第一選擇器、 一第二選擇器以及一第三緩存器。第一緩存 器用以接收一第 一數(shù)據(jù)信號并根據(jù)第 一預定信號的第 一邊緣對第 一數(shù)據(jù)信號 進行采樣以產生一第二數(shù)據(jù)信號。第二緩存器耦接至第一緩存器，用以根據(jù) 一第二預定信號的第二邊緣對第二數(shù)據(jù)信號進行采樣以產生 一 第三數(shù)據(jù)信 號。第一選擇器耦接至第二緩存器，用來根據(jù)第一、第二預定信號的相位選 擇第二數(shù)據(jù)信號及第三數(shù)據(jù)信號其中之一輸出以形成一第四數(shù)據(jù)信號。第二
選擇器耦接至第 一選擇器，用來根據(jù)一選擇信號選擇第四數(shù)據(jù)信號以及第五 數(shù)據(jù)信號其中之一輸出以形成一第六數(shù)據(jù)信號。第三緩存器耦接至第二選擇 器，用以根據(jù)第二預定信號的第一邊緣對第六數(shù)據(jù)信號進行采樣以形成第五 數(shù)據(jù)信號。
若此數(shù)據(jù)讀取電路使用于存儲器上，則第二預定信號為讀取存儲器的數(shù) 據(jù)的數(shù)據(jù)讀取頻率信號。
藉由上述電路，無論是數(shù)據(jù)讀取信號是何種頻率或有著怎樣的延遲，皆 可藉由本發(fā)明而得到適當修正，有此可見本案不奮為新穎的發(fā)明。
圖1圖示了現(xiàn)有技術的數(shù)據(jù)讀取電路。
圖2圖示了根據(jù)本發(fā)明的較佳實施例的數(shù)據(jù)讀取電路。
圖3圖示了使用于圖2所示的數(shù)據(jù)讀取電路的延遲頻率信號產生電路。
圖4圖示了使用于圖2所示的數(shù)據(jù)讀取電路的使能信號產生器。
圖5圖示了圖2所示的數(shù)據(jù)讀取電路的動作示意圖。
圖6圖示了圖2所示的數(shù)據(jù)讀取電路的動作示意圖。
圖7圖示了利用本發(fā)明所提供的數(shù)據(jù)讀取電路的系統(tǒng)的操作概念。
圖8圖示了根據(jù)本發(fā)明的較佳實施例的數(shù)據(jù)讀取方法的流程圖。主要組件符號說明
101存儲器 103量產訂制芯片 201第一緩存器 203第二緩存器 205第一選擇器 207第二選擇器 209第三緩存器
301、 303、 401、 403、 405、 407緩存器
305選擇器
400使能信號產生器
具體實施例方式
在說明書及所附的權利要求書當中使用了某些詞匯來指代特定的組件。 所屬領域中具有通常知識者應可理解，硬件制造商可能會用不同的名詞來稱 呼同一個組件。本說明書及所附的權利要求書并不以名稱的差異來作為區(qū)分 組件的方式，而是以組件在功能上的差異來作為區(qū)分的準則。在通篇說明書 及所附的權利要求書當中所提及的"包含"為一開放式的用語，故應解釋成 r包含但不限定于」。以外，"耦接" 一詞在此包含任何直接及間接的電氣連 接手段。因此，若文中描述一第一裝置耦接于一第二裝置，則代表該第一裝 置可直接電氣連接于該第二裝置，或透過其它裝置或連接手段間接地電氣連 接至該第二裝置。
圖2圖示了根據(jù)本發(fā)明的較佳實施例的數(shù)據(jù)讀取電路200。如圖2所示， 數(shù)據(jù)讀取電路200具有 一第一緩存器201、 一第二緩存器203、 一第一選擇 器205、 一第二選擇器207以及一第三緩存器209。第一緩存器201用以接收 一第一數(shù)據(jù)信號DS1并根據(jù)一第一預定信號PS1的第一邊緣對該第一數(shù)據(jù)信 號DS1進行采樣以產生一第二數(shù)據(jù)信號DS2。第二緩存器203耦接至第一緩 存器201,用以根據(jù)一第二預定信號PS2的第二邊緣對第二數(shù)據(jù)信號DS2進 行采樣以產生一第三數(shù)據(jù)信號DS3。第一選擇器205耦接至第二緩存器203， 用以根據(jù)一選擇信號SS選擇第二數(shù)據(jù)信號DS2及第三數(shù)據(jù)信號DS3其中之一 輸出以形成一第四數(shù)據(jù)信號DS4，而此選擇信號SS根據(jù)第一、第二預定信號PS1以及PS2的相位作選擇。第二選擇器207耦接至第一選擇器205,用以根 據(jù)一使能信號ES選擇第四數(shù)據(jù)信號DS4以及一第五數(shù)據(jù)信號DS5其中之一輸 出以形成一第六數(shù)據(jù)信號DS6。第三緩存器209耦接至第二選擇器207，用以 根據(jù)第二預定信號PS2的第一邊緣對第六數(shù)據(jù)信號DS6進行采樣以形成第五 數(shù)據(jù)信號DS5。
數(shù)據(jù)讀取電路200可應用在讀取存儲器的數(shù)據(jù)上，亦可以使用在其它數(shù) 據(jù)的讀取上。當數(shù)據(jù)讀取電路200使用在存儲器上時，第二預定信號PS2為 讀取存儲器數(shù)據(jù)的數(shù)據(jù)讀取頻率信號(一般而言，可為系統(tǒng)頻率，system clock)。此數(shù)據(jù)讀取電路200可使用在量產訂制芯片(Application-Specific Integrated Circuit; ASIC)。在此實施例中，第一預定信號PSl的第一邊緣 為正緣，而第二預定信號PS2的第一邊緣為正緣、第二邊緣為負緣。但亦可 視需求不同而使用不同的邊緣進行采樣。
而且，可利用如圖3所示的延遲頻率信號產生電路300以將第二預定信 號的兩倍頻信號PS2x2延遲一特定相位來產生第一預定信號PSl,此處的兩 倍頻僅用以舉例，并非用以限定本發(fā)明，當可視設計需求而以不同倍頻的第 二預定信號PS2產生第一預定信號PS1。如圖3所示，此延遲頻率信號產生 電路300包含緩存器301、 303以及選擇器305。其根據(jù)第二預定信號的兩倍 頻信號PS2x2產生出具有不同延遲相位的延遲頻率信號PSla、 PSlb、 PSlc以 及PSld,然后選擇器305從延遲頻率信號PSla、 PSlb、 PSlc以及PSld中選 擇其一作為第一預定信號PS1。當數(shù)據(jù)讀取電路200使用在存儲器上時，第 二預定信號PS2為讀取存儲器數(shù)據(jù)的數(shù)據(jù)讀取頻率信號，第一預定信號PS1 用以模擬數(shù)據(jù)讀取頻率信號延遲后的情況，因此可利用其它已知方法先將所 有候選延遲頻率信號分析過一次并選擇出最接近真實延遲情況的候選延遲頻 率信號以進行后續(xù)的動作。上述實施例以產生四個相位為例，而在實踐上可 以依需要，利用延遲頻率信號產生電路300的各種變形推廣至更多的相位， 除此之外，延遲頻率信號產生電路亦可使用模擬的鎖相或鎖定電路實現(xiàn)。由 于不論以數(shù)字或模擬來實現(xiàn)延遲頻率信號產生電路的方式為熟知此項技藝者 所知悉，故在此不再贅述。
使能信號ES可利用圖4所示的使能信號產生器400所產生。如圖4所示， 使能信號產生器400具有多個緩存器401、 403、 405以及407，每一緩存器 根據(jù)第二預定信號PS2而進行采樣且作為一延遲級使用。易言之，使能信號產生器400延遲一參考選擇信號RFS以產生復數(shù)個候選使能信號ES1、 ES2、 ES3以及ES4，并輸出復數(shù)個候選使能信號之一來作為使能信號ES。同樣的， 當數(shù)據(jù)讀取電路200使用在存儲器上時，第二預定信號PS2為讀取存儲器數(shù) 據(jù)的數(shù)據(jù)讀取頻率信號，使能信號產生器400的詳細結構及操作方式為熟知 此項技藝者所知悉，故在此不再贅述。
綜上所述，當數(shù)據(jù)信號進入數(shù)據(jù)讀取電路200時，數(shù)據(jù)讀取電路200使 用第一預定信號PS1來決定應使用數(shù)據(jù)讀取頻率信號的哪一相位來讀取數(shù) 據(jù)，并使用使能信號ES來決定應從第一預定信號PS1的哪一個頻率開始讀取 數(shù)據(jù)。易而言之，可藉由此電路得出正確的數(shù)據(jù)讀取時間點，而補償如上所 述的信號延遲問題而得到正確的數(shù)據(jù)。而且，可視數(shù)據(jù)信號跟第一預定信號 PS1的關系，而利用第二預定信號PS2的負緣對輸入數(shù)據(jù)進行采樣以增進數(shù) 據(jù)的正確度，此部^f分將在下面作詳細說明。
圖5和圖6圖示了圖2所示的數(shù)據(jù)讀取電路200的動作，請結合參見圖 2以更了解本發(fā)明。圖5所示為數(shù)據(jù)信號DS1被延遲90。相位的第二預定信號 PS2所采樣時，數(shù)據(jù)讀取電路200的動作方式。在此圖中，第一預定信號PS1 比第二預定數(shù)據(jù)PS2延遲90°相位。如圖5所示，數(shù)據(jù)信號DS1被第一預定信 號PS1的正緣等采樣后形成第二lt據(jù)信號DS2,而在此例中，利用使能信號 ES選擇第二數(shù)據(jù)信號DS2作為第四數(shù)據(jù)信號DS4，并將第四數(shù)據(jù)信號DS4作 為第六信號數(shù)據(jù)DS6。如上所述，使能信號ES用以決定從第一預定信號PS1 的哪一個頻率開始讀取數(shù)據(jù)，在此例中，從第5個頻率T5開始讀取數(shù)據(jù)。然 后利用第二預定信號PS2對第六數(shù)據(jù)信號DS6進行采樣以形成第五數(shù)據(jù)信號 DS5，然后輸出。
當數(shù)據(jù)正確，不需要更改讀取數(shù)據(jù)的時間點時，使能信號ES便選擇第五 數(shù)據(jù)信號DS5作為第六數(shù)據(jù)信號DS6,使其形成一個循環(huán)而不斷的輸出。而 當讀取的數(shù)據(jù)有誤，須更改讀取數(shù)據(jù)的時間點時，使能信號ES便選擇第四數(shù) 據(jù)信號DS4作為第六數(shù)據(jù)信號DS6以輸出。 一般而言，當數(shù)據(jù)信號DS1被延 遲180。以內相位的第二預定信號PS2所讀取時，皆可采用此動作方式。但可 視設計或系統(tǒng)需求，而使數(shù)據(jù)信號DS1被延遲一預定值的第二預定信號PS2 所讀取時，皆可采用此動作方式。
圖6所示為數(shù)據(jù)信號DS1被延遲27(T相位的第二預定信號PS2所讀取時， 數(shù)據(jù)讀取電路200的動作方式。在此圖中，第一預定信號PS1比第二預定數(shù)
8據(jù)PS2延遲270°相位。如圖6所示，數(shù)據(jù)信號DS1被第一預定信號'PS1采樣 后形成第二數(shù)據(jù)信號DS2,然后再利用第二預定信號PS2的負緣進行采樣而 形成第三數(shù)據(jù)信號DS3。而在此例中，利用選擇信號SS選擇第三數(shù)據(jù)信號DS3 作為第四數(shù)據(jù)信號DS4 。采用此動作的原因在于，由于數(shù)據(jù)信號被延遲了 27 0。， 因此延遲過的當前數(shù)據(jù)區(qū)段與下一數(shù)據(jù)區(qū)段的距離過短，若直接使用第二數(shù) 據(jù)信號DS2作為第三數(shù)據(jù)緩存器209的第二預定信號PS2的采樣目標，則容 易采樣到錯誤的數(shù)據(jù)區(qū)段，因此須用第二預定信號PS2的負緣再采樣一次， 如此可避免此類的問題。
此外，如上所述，使能信號ES用以決定從第二預定信號PS2的哪一個 頻率開始讀取數(shù)據(jù)，在此例中，從第5個頻率T5開始讀取數(shù)據(jù)。然后利用第 二預定信號PS2對第六數(shù)據(jù)信號DS6進行采樣以形成第五數(shù)據(jù)信號DS5,然 后輸出。當數(shù)據(jù)正確，不需要更改讀取數(shù)據(jù)的時間點時，使能信號ES便選擇 第五數(shù)據(jù)信號DS5作為第六數(shù)據(jù)信號DS6,使其形成一個循環(huán)而不斷的輸出。 而當讀取的數(shù)據(jù)有誤，須更改讀取數(shù)據(jù)的時間點時，使能信號ES便選擇第四 數(shù)據(jù)信號DS4作為第六數(shù)據(jù)信號DS6，而形成第六數(shù)據(jù)信號DS6以輸出。一 般而言，當數(shù)據(jù)信號DS1被延遲180°以上相位的第二預定信號PS2所讀取時， 皆可采用此動作方式。
須注意的是，上述實施例中雖以第一預定信號PS1的正緣進行采樣，并 以第二預定信號PS2的負緣進行修正，并不表示限定本發(fā)明。舉例而言，可 以第一預定信號PS1的負緣進行采樣，并以第二預定信號PS2的正緣進行修 正，其亦在本發(fā)明的范圍之內。
圖7圖示了利用本發(fā)明所提供的數(shù)據(jù)讀取電路的系統(tǒng)的操作概念。如圖 7所示，先進入步驟701,設定讀取時間。步驟703，自存儲器讀取數(shù)據(jù)。步 驟705，比較數(shù)據(jù)。步驟707,判斷數(shù)據(jù)是否正確，若是則進入步驟709記錄 此讀取時間為可使用的，若否則進入步驟711調整讀取時間。
圖8圖示了根據(jù)本發(fā)明的較佳實施例的數(shù)據(jù)讀取方法的流程圖。如圖8 所示，此方法包含步驟801,使用一第一預定信號對一第一數(shù)據(jù)信號進行 采樣以形成一第二數(shù)據(jù)信號。步驟803，使用一第二預定信號的負緣對第二 數(shù)據(jù)信號進行采樣以形成第三數(shù)據(jù)信號。步驟805,判斷該第一預定信號與 該第二預定信號的相位差是否大于一預定值，若是則進入步驟807以第三數(shù) 據(jù)信號作為第四數(shù)據(jù)信號，若否則進入步驟809以第三數(shù)據(jù)信號作為第四數(shù)據(jù)信號。步驟811,使用第二預定信號對第四數(shù)據(jù)信號進行采樣以得到正確 數(shù)據(jù)信號。
熟知此項技藝者當可藉由上述電路的描述而得知此方法的其它細節(jié)特 征，故在此不再贅述。
根據(jù)上述的電路，可省略同步電路，并在任何延遲或操作頻率的情況下 讀取正確的數(shù)l居，若葉吏用在FPGA (Field-Programmable Gate Array J見場可 編程門陣列)或ASIC上，可使用同一套讀取電路而增加電路的完整性，由此 可見本案不會為一種新穎的發(fā)明。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權利要求所做的等效變 化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權利要求
1.一種數(shù)據(jù)讀取電路，包含一第一緩存器，用以接收一第一數(shù)據(jù)信號并根據(jù)一第一預定信號的第一邊緣對該第一數(shù)據(jù)信號進行采樣以產生一第二數(shù)據(jù)信號；一第二緩存器，耦接至該第一緩存器，用以根據(jù)一第二預定信號的第二邊緣對該第二數(shù)據(jù)信號進行采樣以產生一第三數(shù)據(jù)信號；一第一選擇器，耦接至該第二緩存器，用以根據(jù)該第一、第二預定信號的相位選擇該第二數(shù)據(jù)信號及該第三數(shù)據(jù)信號其中之一輸出以形成一第四數(shù)據(jù)信號；一第二選擇器，耦接至該第一選擇器，用以根據(jù)一使能信號選擇該第四數(shù)據(jù)信號以及一第五數(shù)據(jù)信號其中之一輸出以形成一第六數(shù)據(jù)信號；以及一第三緩存器，耦接至該第二選擇器，用以根據(jù)該第二預定信號的第一邊緣對該第六數(shù)據(jù)信號進行采樣以形成該第五數(shù)據(jù)信號。
2. 如權利要求1所述的數(shù)據(jù)讀取電路，其另包含有 一延遲頻率信號產生電路，用來將該第二預定信號的N倍頻信號延遲一特定相位來產生該第一預定信號，其中N大于等于2。
3. 如權利要求2所述的數(shù)據(jù)讀取電路，其使用于一存儲器，且該第二預 定信號為讀取該存儲器的數(shù)據(jù)的數(shù)據(jù)讀取頻率信號。
4. 如權利要求1所述的數(shù)據(jù)讀取電路，其另包含有 一使能信號產生器，用來延遲一參考選擇信號以產生復數(shù)個候選使能信號，并輸出該復數(shù)個候選使能信號之一來作為該使能信號。
5. 如權利要求4所述的數(shù)據(jù)讀取電路，其使用于一存儲器，且該第二預 定信號為讀取該存儲器的數(shù)據(jù)的數(shù)據(jù)讀取頻率信號。
6. 如權利要求1所述的數(shù)據(jù)讀取電路，其中第一邊緣為正緣以及第二邊 緣為負緣。
7. 如權利要求6所述的數(shù)據(jù)讀取電路，其中該第一預定信號的相位落后 該第二預定信號的相位，當該第一、第二預定信號的相位差小于一預定值時， 該選擇信號選擇該第二數(shù)據(jù)信號來作為該第四數(shù)據(jù)信號，以及當該第一、第 二預定信號的相位差不小于該預定值時，該選擇信號選擇該第三數(shù)據(jù)信號來 作為該第四數(shù)據(jù)信號。
8. —種數(shù)據(jù)讀取方法，包含 接收一第一數(shù)據(jù)信號；使用 一第 一預定信號的第 一邊緣對該第 一數(shù)據(jù)信號進行采樣以形成一第 二數(shù)據(jù)信號；使用一第二預定信號之第二邊緣對該第二數(shù)據(jù)信號進行采樣以形成一第 三數(shù)據(jù)信號；判斷該第一預定信號與該第二預定信號的相位差是否大于一預定值，若 是則以該第二數(shù)據(jù)信號作為該第四數(shù)據(jù)信號，若否則以該第三數(shù)據(jù)信號作為 第四數(shù)據(jù)信號；以及用該第二預定信號對第四數(shù)據(jù)信號進行采樣以得到正確數(shù)據(jù)信號。
9. 如權利要求8所述的數(shù)據(jù)讀取方法，其中第一邊緣為正緣以及第二邊 緣為負緣。
10. 如權利要求9所述的數(shù)據(jù)讀取電路，其中該第一預定信號的相位落 后該第二預定信號的相位，當該第一、第二預定信號的相位差小于一預定值時，該選擇信號選擇該第二數(shù)據(jù)信號來作為該第四數(shù)據(jù)信號，以及當該第一、 第二預定信號的相位差不小于該預定值時，該選擇信號選擇該第三數(shù)據(jù)信號 來作為該第四數(shù)據(jù)信號。
全文摘要
一種數(shù)據(jù)讀取電路，包含第一緩存器，用以接收一第一數(shù)據(jù)信號并根據(jù)一第一預定信號的第一邊緣對第一數(shù)據(jù)信號進行采樣以產生一第二數(shù)據(jù)信號；第二緩存器，用以根據(jù)一第二預定信號的第二邊緣對第二數(shù)據(jù)信號進行采樣以產生一第三數(shù)據(jù)信號；第一選擇器，用以根據(jù)第一、第二預定信號的相位差選擇第二數(shù)據(jù)信號及第三數(shù)據(jù)信號其中之一輸出以形成一第四數(shù)據(jù)信號；第二選擇器，用以根據(jù)一選擇信號選擇第四數(shù)據(jù)信號以及第五數(shù)據(jù)信號其中之一輸出以形成一第六數(shù)據(jù)信號；第三緩存器，用以根據(jù)第二預定信號的第一邊緣對第六數(shù)據(jù)信號進行采樣以形成第五數(shù)據(jù)信號。
文檔編號G11C7/10GK101527164SQ20081008314
公開日2009年9月9日 申請日期2008年3月7日 優(yōu)先權日2008年3月7日
發(fā)明者郭東政 申請人:瑞昱半導體股份有限公司