專利名稱：半導體器件主位線失效的檢測方法和檢測系統的制作方法
技術領域：
本發明涉及半導體測試，具體地說，涉及一種用于檢測半導體器件主位線
(MainBit Line, MBL )失效的方法以及檢測系統。
背景技術：
氮化物只讀存儲器(nitride read only memory, NROM)是一種非揮發性存 儲器，因其具有高密度結構為業界所熟知。與其他類型的存儲器相同，NROM 的存儲陣列也包括若干個重復的物理扇區以及由多個塊共用的位線。存儲陣列 的位線是分等級結構的，包括位于較低制造層上并連接到存儲單元的局部位線 (Low Bit Line, LBL )，以及位于較高層上控制6-12條局部位線的主位線(具 體條數根據不同器件的具體功能而定)。主位線從存儲陣列的頂部貫穿至底部， 控制存儲陣列的多個塊；局部位線貫穿一個物理扇區，直接對存儲單元進行數 據讀寫的操作。由于主位線控制多個塊，因此， 一旦主位線失效，共用這條主 位線的所有塊均不能正常工作，最糟糕的情況可能導致損失六分之一的存儲空 間。
與靜態隨機存儲器(SRAM)和動態隨機存儲器(DRAM)不同，NROM 器件在芯片(chip)能正常運行，實現數據輸入輸出之前，需要進行操作系統 (PFROM)編程以及參考單元(Reference Cell)編程，以定義邏輯"0"和"1"。 因此，傳統主位線失效的分析方法-位圖(bitmap)分析只能在芯片進行電聘4冢 測(circuit probing, CP)之后進行，延誤了工程師的分析。另一方面，如果在 CP過程中因其他原因導致芯片失效，就不能在其上進4亍位圖分析，從而限制了 工程師的分析。上述兩種情況限制了位圖分析在主位線失效測試中的應用。
發明內容
有鑒于此，本發明解決的技術問題在于提供一種應用廣泛的半導體器件主 位線失效的^r測方法和4全測系統。
為解決上述技術問題，本發明提供了一種新的檢測方法。所述檢測方法包
3括如下步驟a.選取至少2條字線，分別位于存儲陣列不同的物理扇區；b.逐 一測量所選字線與每一局部位線交叉位置處存儲單元的工作電流；若測量工作 電流大于基準工作電流，則判定該存儲單元為異常存儲單元；反之，則判定該 存儲單元為正常存儲單元；c.對應每一局部位線，如果在所選字線上的存儲單 元均為異常存儲單元，則判定控制該局部位線的主位線失效；對應每一局部位 線，如果在所選字線上的存儲單元存在正常存儲單元，則說明控制該局部位線 的主位線沒有失效。
為解決上述技術問題，本發明還提供了一種新的檢測系統。所述檢測系統 包括選^^莫塊、檢測模塊以及輸出模塊；選取模塊選取晶圓上需要檢測的芯片， 檢測模塊執行上述檢測方法所述的步驟，對選擇的芯片進行主位線失效測試； 輸出模塊輸出是否有主位線失效以及失效條數。
與現有技術相比，本發明所述的檢測方法和4企測系統通過對工作電流的測 試實現對主位線失效的監控。無論檢測的芯片是否可以進行正常工作，都可以 檢測到主位線失效的信息，因此本發明應用廣泛，既可單獨應用于CP之前、之 后，也可以插入CP過程中。在CP過程中得出主位線失效信息，還可減少CP 時間，提高CP測試的可靠性。
圖1為NROM存儲陣列的平面圖。
圖2為采用本發明檢測系統后晶圓主位線失效狀況圖。
圖3為主位線失效比率與器件閾值電壓的關系圖。
具體實施例方式
以下結合附圖對本發明提供的半導體器件主位線失效檢測方法的其中一實 施方式作詳細描述，以期進一步理解發明的技術方案、目的以及有益效果等。 所述半導體器件可以是NROM，也可以是類似架構的其他器件。
圖1為NROM存儲陣列1的平面圖。存儲陣列1包括若干條字線和位線， 所述位線包括位于較低制造層上的局部位線和位于較高制造層上的若干條主位 線。存儲陣列1的存儲單元位于局部位線與字線交叉位置處。每條主位線控制6 條局部位線。圖1中只標出主位線30，其控制局部位線31。本發明提供的檢測方法是首先分別在存儲陣列1的最頂端、中間、最低 端選取3條字線21、 22、 23,所選字線分別位于不同的物理扇區；然后，逐一 測量所選字線21、 22、 23與存儲陣列每一局部位線交叉位置處存儲單元的工作 電流，若測量工作電流超過基準工作電流，則說明該位置的存儲單元為異常存 儲單元；反之，為正常存儲單元；以局部位線31為例，對應局部位線31,如果 所選位線21、 22、 23上的存儲單元A、 B、 C的測量工作電流均超過基準工作 電流(存儲單元A、 B、 C均為異常存儲單元)，則說明控制局部位線31的主位 線30失效；如果所選字線上至少存在一個正常存儲單元(存儲單元A或B或C 為正常存儲單元)，則說明控制局部位線31的主位線30沒有失效。
需要說明的是上述選擇屬于不同物理扇區的字線時，也可以選擇2條，雖 然比選取3條的準確性低一些，但是仍就可以實現本發明的目的。
由于電流測量屬于直流(directcurrent, DC)觀'H式，無論芯片是否可以正常 工作，均可以進行。也就是說，本發明提供的檢測方法可以應用在任何形式的 器件上，如可能存在壞片的天然晶圓(native wafer)。本發明提供的檢測方法可 以單獨在CP之前、之后進行，也可以插入CP之中。如果插入CP之中，將主 位線失效的信息并入存儲器修復運算，后續的CP過程中，跳過失效主位線的地 址，不僅可以減少測試的時間，提高測試效率，也可以避免失效主位線漏電流 的影響，提高CP的準確性。
為了更高效地進行主位線失效的測試，本發明還提供了采用上述檢測方法 的檢測系統，其包括選取模塊、檢測模塊以及輸出模塊。所述選取模塊用于在 晶圓上選取需要檢測的芯片。所述輸出模塊輸出是否有主位線失效及失效條數， 如圖2所示，然后根據這些信息計算晶圓的失效率。將上述檢測方法得到的信 息輸入檢測系統形成檢測模塊，采用Perl腳本，由檢測模塊判斷主位線是否失 效。圖2所示主位線失效比較嚴重(3條或以上)的芯片，如果位于晶圓上的位 置比較集中，根據區域推測制程中某一步或者某一設備出了問題，及時反饋給 制造部門，以解決問題，優化制程或者改善設備性能等等。
另外，實驗發現，主位線失效比率與器件的闊值電壓有關，如圖3所示。 采用本發明的檢測方法和檢測系統很容易獲得主位線的失效比率，根據失效比 率和閾值電壓的對應關系，選擇合適的閾值電壓，可以有效提高晶圓的良率。
權利要求
1.一種半導體器件主位線失效的檢測方法，所述半導體器件的存儲陣列包括若干條字線和位線，所述位線包括位于較低制造層上的局部位線以及位于較高制造層控制數條局部位線的主位線；其特征在于，所述檢測方法包括如下步驟a.選取至少2條字線，分別位于存儲陣列不同的物理扇區；b.逐一測量所選字線與每一局部位線交叉位置處存儲單元的工作電流；若測量工作電流大于基準工作電流，則判定該存儲單元為異常存儲單元；反之，則判定該存儲單元為正常存儲單元；c.對應每一局部位線，如果在所選字線上的存儲單元均為異常存儲單元，則判定控制該局部位線的主位線失效；對應每一局部位線，如果在所選字線上的存儲單元存在正常存儲單元，則說明控制該局部位線的主位線沒有失效。
2. 如權利要求1所述的半導體器件主位線失效的才企測方法，其特征在于，步驟 a中，選取位于不同物理扇區的3條字線；步驟c中，對應每一局部位線地址， 如果所述3條字線上的存儲單元均為異常存儲單元，則判定控制該局部位線的 主位線為失效。
3. 如權利要求2所述的半導體器件主位線失效的檢測方法，其特征在于，步驟 a中，選取的3條字線分別為存儲陣列最頂端、中間、最低端的字線。
4. 如權利要求1所述的半導體器件主位線失效的^r測方法，其特征在于，所述 半導體器件是指氮化物只讀存儲器。
5. —種采用如權利要求1所述的半導體器件主位線失效的檢測方法的檢測系 統，其特征在于所述檢測系統包括選取模塊、檢測模塊以及輸出模塊；選取 模塊選取晶圓上需要檢測的芯片，檢測模塊執行權利要求1所述的檢測步驟； 輸出模塊輸出是否有主位線失效或者/以及失效條數。
全文摘要
本發明公開了一種半導體器件主位線失效的檢測方法和檢測系統。該檢測方法包括選取至少2條字線，分別位于存儲陣列不同的物理扇區；逐一測量所選字線與每一局部位線交叉位置處存儲單元的工作電流；若測量工作電流大于基準工作電流，則判定該存儲單元為異常存儲單元；反之，則判定該存儲單元為正常存儲單元；對應每一局部位線，如果在所選字線上的存儲單元均為異常存儲單元，則判定控制該局部位線的主位線失效；如果在所選字線上的存儲單元存在正常存儲單元，則說明控制該局部位線的主位線沒有失效。本發明提供的檢測方法和檢測系統通過對工作電流的測試實現對主位線失效的監控，既可應用于CP之前、之后，又可插入CP中，減少CP時間。
文檔編號G11C29/04GK101494089SQ20081003305
公開日2009年7月29日 申請日期2008年1月24日 優先權日2008年1月24日
發明者易晶晶, 游 肖, 陳澎松, 黃仁德 申請人:中芯國際集成電路制造(上海)有限公司