靜態隨機存取存儲器電路和用于切換其性能的方法

專利名稱：靜態隨機存取存儲器電路和用于切換其性能的方法
技術領域：
本發明總體上涉及靜態隨機存取存儲器(SRAM)單元領域。特 別地是，本發明針對可配置的SRAM系統和方法。
背景技術：
靜態隨機存取存儲器(SRAM)單元對進程和環境變化很敏感。 隨著單元尺寸變得更小，這種變化已經變為較大的問題。 一個示例性 變化包括單元中的不對稱性，這可能會影響適當地寫入或讀取SRAM 單元的能力。當向單元所提供的電壓較低時，設備不對稱性甚至可能 是較大的問題。發明內容在一個實施例中，提供了一種靜態隨機存取存儲器(SRAM)電 路。所述電路包括具有第一存儲器節點和第二存儲器節點的第一 SRAM單元；具有第三存儲器節點和第四存儲器節點的第二 SRAM 單元；在所述第 一存儲器節點和第三存儲器節點之間連接的第一單元 控制模塊；和在所述第二存儲器節點和第四存儲器節點之間連接的第 二單元控制模塊，所述第一和第二單元控制模塊被配置為在其中第一 SRAM和第二 SRAM的存儲器節點被隔離的第一操作模式和其中所 述第一和第三存儲器節點被共享并且所述第二和第四存儲器節點被 共享的第二操作模式之間切換。在另一實施例中，提供了一種靜態隨機存取存儲器(SRAM)電 路。所述電路包括具有第一組多個存儲器節點的第一SRAM單元， 所述第一 SRAM單元被耦合到第一位線、第二位線和第一字線；具
有第二組多個存儲器節點的第二 SRAM單元，所述第二 SRAM單元 被耦合到所述第一和第二位線以及第二字線；和在所述第一組和第二 組多個存儲器節點之間連接的一對單元隔離設備，用于在其中所述第 一和第二 SRAM單元被組合以形成共享的SRAM單元的第一操作模 式和其中所述第一和第二 SRAM單元被彼此隔離的第二操作模式之 間切換。在又一實施例中，提供了一種用于切換靜態隨機存取存儲器 (SRAM)電路的性能模式的方法。所述方法包括在SRAM電路的 第一操作模式期間使第一 SRAM單元的第一存儲器節點與第二 SRAM單元的第二存儲器節點共享；在所述第一操作模式期間使所述 第一 SRAM單元的第三存儲器節點與所述第二 SRAM單元的笫四存 儲器節點共享；在所述SRAM電路的第二操作模式期間使所述第一 存儲器節點與所述第二存儲器節點隔離；并且在所述第二操作模式期 間使所述第三存儲器節點與所述第四存儲器節點隔離。


為了圖示說明本發明，附圖示出了本發明的一個或多個實施例的 各方面。然而，應當理解，本發明不局限于在附圖中所示出的精確布 置和手段，其中圖1示出了 SRAM系統的一個實施例；圖2示出了 SRAM單元的網格布置的一個例子；圖3示出了 SRAM單元的一個例子；圖4示出了單元控制模塊的一個例子；和圖5示出了 SRAM系統的另一實施例。
具體實施方式
圖1圖示了 SRAM系統100的一個實施例。SRAM系統100包 括SRAM單元105和SRAM單元110。 SRAM單元105包括第一存 儲器節點115 (即，存儲器存儲節點)和第二存儲器節點120。 SRAM 單元110包括第一存儲器節點125和第二存儲器節點130。SRAM系統100可以被包括在依照許多公知布置之一布置的多 個SRAM單元的存儲器陣列中。在一個例子中，可以依照具有多列 和多行的網格圖形布置SRAM單元(例如，SRAM單元105、 110)。 這種網格圖形的例子對那些普通技術人員來說是公知的。圖2圖示了 SRAM單元的網格圖形布置200的一個例子。網格圖形布置200包括 列205和行210。每個列205包括彼此借助位線220互連的多個SRAM 單元215,每個行210包括與在相應行中的多個SRAM單元215中每 一個的至少一部分連接的至少一條字線225。在一個例子中，為了向 給定行中的SRAM單元寫入數據和/或從中讀取數據，會利用對應于 特定行的字線225以便允許在具有相應位線220的行中的每個SRAM 單元215的存儲器單元之間進行電通信。用于諸如字線225之類的字 線的各個激活序列對普通技術人員來說是公知的。可以利用數據收集 部件240 (例如，多路復用器)來處理去往和/或來自位線220的信息。 在典型情況下，利用相同的位線一次只可以讀取和/或寫入來自每一列 的僅僅一個現有技術的SRAM單元。還應當注意，盡管網格圖形布 置200描繪了四個列和六個行，然而普通技術人員應當認識到，在 SRAM單元的網格圖形布置中可以利用行和/或列的許多配置。圖1的每個SRAM單元105、 110可以包括任何公知的SRAM 單元。SRAM單元的一個例子是交叉耦合的六晶體管SRAM單元。 圖3圖示了 SRAM單元300的另一例子。SRAM單元300包括被反 饋回路315 (例如，交叉耦合的反相器對)分隔開來的存儲器節點305 和存儲器節點310。反饋回路315可以包括普通技術人員所知的任何 數目的電路元件和/或電路元件的任意組合。在一個例子中，反饋回路 315可以包括并聯的反相器320和325。存儲器節點305借助存取晶體管335與位線330分離。存儲器節 點310借助存取晶體管345與位線340分離。在一個例子中，存取晶 體管(例如，存取晶體管335、存取晶體管345)可以包括任何數目 的晶體管和/或其任意組合。示例性的存取晶體管可以包括但不局限于 p型場效應晶體管(FET )、 n型FET、兩個或多個FET的通路柵(pass gate)布置及其任何組合。字線350被連接到存取晶體管335、 345。在一個例子中，字線 350上的信號(例如，電壓降、電壓增)可操作用來允許電流流經存 取晶體管335、 345，以便使存儲器節點305與位線330電通信并且使 存儲器節點310與位線340電通信。在另一例子中，可以在SRAM單 元300的讀取和/或寫入操作期間激活字線350。再次參照圖1，在一列中圖示了 SRAM單元105和110。 SRAM 單元105和110與位線160和位線165電通信。在一個例子中，可以 利用位線160和165來向一個或多個SRAM單元105、 115的存儲器 節點(例如，存儲器節點115、 120、 125、 130)寫入和/或從中讀取 信息。在另一例子中，位線160可以是"真實，，位線，而位線165可以 是"饋贈(compliment)，，位線。第一存儲器節點115和第一存儲器節點125與單元控制模塊135 連接。第二存儲器節點120和第二存儲器節點130與單元控制模塊140 連接。在一個例子中，諸如單元控制模塊135、 140之類的單元控制 模塊包括一個或多個電路元件，所述一個或多個電路元件被配置為當 經由單元控制切換機制接收到適當的指令(例如，激活信號、去激活 信號)時在邏輯上不活動狀態和邏輯上活動狀態之間進行切換。單元 控制切換機制可以包括用于把單元控制模塊從一個狀態切換到另一 個狀態、諸如從邏輯上不活動狀態切換到邏輯上活動狀態的任何機制 (例如，來自控制器或其它處理器的信號)。在一個例子中，單元控 制模塊135、 140基本上同時從一個狀態切換到另一個狀態。在另一 例子中，單元控制模塊135、 140與單個單元控制切換機制電通信(例 如，單元控制模塊135、 140的柵極連接到所述單元控制切換機制)， 所述單元控制切換機制用于把單元控制模塊135、 140從邏輯上不活 動狀態切換到邏輯上活動狀態和/或從邏輯上活動狀態切換到邏輯上 不活動狀態。在又一例子中，單元控制模塊135、 140每個均可以與 獨立的單元控制切換機制電通信，其中每個獨立的單元控制切換機制
一齊工作以便使單元控制模塊135、 140在狀態之間進行切換。圖4圖示了單元控制模塊400的一個例子。單元控制模塊400 包括存取晶體管405。在一個例子中，存取晶體管405可以包括任何 數目的晶體管和/或其任意組合。示例性的存取晶體管可以包括但不局 限于p型場效應晶體管(FET) 、 n型FET、兩個或多個FET的通路 柵布置及其任何組合。在一個例子中，存取晶體管405的第一節點410(例如，源極、漏極)被連接到第一 SRAM單元的存儲器節點(例 如，圖1的存儲器節點115)，并且存取晶體管405的笫二節點415(例如，源極、漏極)被連接到第二 SRAM單元的存儲器節點(例 如，圖1的存儲器節點125 )。存取晶體管405的柵極420被連接到 單元控制切換機制425。在一個例子中，存取晶體管405包括其柵極 420被連接到單元控制切換機制425的n型FET,用于把柵極420上 的電壓驅動為高以便把存取晶體管405切換到邏輯上活動狀態。在另 一例子中，存取晶體管405包括其柵極420被連接到單元控制切換機 制425的p型FET,用于把柵極420上的電壓驅動為低以便把存取晶 體管405切換到邏輯上活動狀態。在又一例子中，存取晶體管405包 括并聯的p型FET和n型FET，其每一個的柵極420均被連接到單 元控制切換機制425。單元控制切換機制425把在n型FET的柵極 420上的電壓驅動為高以便把n型FET切換到邏輯上活動狀態，并且 把在p型FET的柵極420上的電壓驅動為低以便把p型FET切換到 邏輯上活動狀態。這種例子4艮好地利用了 n型FET在存儲器節點(例 如，存儲器節點115和125、存儲器節點120和130 )之間共享邏輯"l，， 的能力，以及很好地利用了 p型FET在存儲器節點之間共享邏輯"O" 的能力。再次參照圖1，單元控制模塊135、 140當處于邏輯上不活動狀 態時分離開SRAM單元105和SRAM單元110的存儲器節點。SRAM 單元105和SRAM單元110在邏輯上不活動狀態中獨立地動作。在邏 輯上活動狀態中，單元控制模塊(例如，單元控制模塊135、 140)允 許電流穿過所述單元控制模塊。當單元控制模塊135處于邏輯上活動
狀態中時，存儲器節點115和存儲器節點125被共享。當單元控制模 塊140處于邏輯上活動狀態中時，存儲器節點120和存儲器節點130 被共享。用于控制去往單元控制模塊(例如，單元控制模塊135、 140) 的激活/去激法信號的各種機制對普通技術人員來說是清楚的。示例性 的機制包括但不局限于檢測系統的降低電壓。把單元控制模塊從邏輯 上活動模式切換到邏輯上不活動模式和/或從邏輯上不活動模式切換 到邏輯上活動模式的定時將根據設備和/或應用的不同而改變，就像用 于控制所述切換的機制一樣。示例性的機制包括但不局限于靜態邏輯 電路、動態邏輯電路及其任何組合。在一個例子中，單元控制模塊135 和單元控制模塊140基本上同時被切換到邏輯上活動狀態和/或從邏 輯上活動狀態切換。在另一例子中，單元控制模塊135、 140可以在 不同的時間被切換到邏輯上活動狀態和/或從邏輯上活動狀態切換。SRAM系統100示出了與單元控制模塊135、 140連接的兩個 SRAM單元(105， 110)。在另一實施例中，三個或更多SRAM單 元可以與一個或多個單元控制模塊連接。SRAM單元105、 110在圖1 中被示為彼此在單個列中并聯。在又一實施例中，兩個或多個SRAM 單元(例如，SRAM單元105、 110)可以處于獨立的列中。圖5圖示了 SRAM系統500的另一實施例。SRAM系統500包 括SRAM單元502和SRAM單元504。 SRAM單元502包括被反饋 回路510分隔開的存儲器節點506、 508。反饋回路510包括反相器 512、 514。 SRAM單元504包括被反饋回路520分隔開的存儲器節點 516、 518。反饋回路520包括反相器522、 524。 SRAM系統500還包 括在存儲器節點506和516之間連接的單元控制模塊526和在存儲器 節點508和518之間連接的單元控制模塊528。每個單元控制模塊526、 528可以包括任何數目的晶體管或其它電路元件及其任何組合，用于 使所述單元控制模塊處于邏輯上活動狀態和邏輯上不活動狀態。在一 個例子中，單元控制模塊526、 528可以處于邏輯上活動狀態并且允 許共享在存儲器節點(例如，存儲器節點506/516和508/518 )中所存
儲的邏輯值。在這種例子中，SRAM單元502和SRAM單元504可 以組合起來以形成一個高效的SRAM單元。在另一例子中，單元控 制模塊526、 528可以處于邏輯上不活動狀態，以用作隔離i殳備，并 且不允許共享在存儲器節點(例如，存儲器節點506/516和508/518 ) 中所存儲的邏輯值。在這種例子中，SRAM單元502和SRAM單元 504獨立地動作。單元控制模塊526、 528的活動和不活動狀態可以由 經由單元控制模塊526、 528的柵極530、 532所連接的單元控制切換 機制(未示出)來控制。可以根據單元控制模塊526、 528的活動/不活動狀態來同時或獨 立地向SRAM單元502和504進行寫入和/或從中讀取。SRAM單元 502包括在存儲器節點506和位線542之間的存取晶體管540。存取 晶體管540由連接到存取晶體管540的柵極的字線544來控制。SRAM 單元502還包括在存儲器節點508和位線548之間的存取晶體管546。 存取晶體管546也由連接到存取晶體管546的柵極的字線544來控制。 SRAM單元504包括在存儲器節點516和位線542之間的存取晶體管 550。存取晶體管550由連接到存取晶體管550的柵極的字線554來 控制。SRAM單元504還包括在存儲器節點518和位線548之間的存 取晶體管556。存取晶體管556也由連接到存取晶體管556的柵極的 字線554來控制。每個存取晶體管540、 546、 550、 556可以包括任何一個或多個 晶體管，其中包括但不局限于p型場效應晶體管(FET) 、 n型FET、 兩個或多個FET的通路柵布置及其任何組合。本>^開內容中的可配置SRAM系統(例如，SRAM系統100、 500)可以被包括在各種設備中。可以包括可配置SRAM系統的示例 性設備包括但不局限于獨立的SRAM (例如，512兆字節的芯片)、 微處理器、微控制器、能夠處理嵌入式SRAM元件和/或陣列的任何 其它集成電路及其任何組合。在一個例子中，SRAM系統100、 500 可以被包括在與圖2類似的網格布置中。在另一例子中，SRAM系統 100、 500可以被包括在SRAM系統100、 500的陣列中。在一個實施例中，可配置SRAM系統(例如，SRAM系統100、 500)可以在以下兩種不同操作模式之一下操作共享模式(即，進 程容許模式(process tolerant mode))和獨立模式(即，高性能模 式)。在共享模式中，通過把相應的單元控制模塊切換到邏輯上活動 狀態來共享兩個或多個SRAM單元。在獨立模式中，通過把相應的 單元控制模塊切換到邏輯上不活動狀態來使兩個或多個SRAM單元 能夠獨立地操作。在一個例子中，依照本公開內容，用于允許共享兩 個或多個SRAM單元的進程容許模式可以由包括SRAM系統的設備 的低電壓操作來激發。當所述設備返回到高電壓操作時，所述SRAM 系統可以切換到其中單元控制模塊切換到邏輯上不活動狀態并且使 所述SRAM單元能夠獨立地操作的高性能模式。在一個例子中，存 儲器設備可以具有最高工作電壓以及其可以在不同模式下操作(例 如，以便節省電力)的一個或多個較小電壓。這些電壓的實際值根據 設備和應用的不同而改變。在一個例子中，具有1.2伏(V)最高工 作電壓的存儲器設備還可以具有用于節電模式下的0.8 V較低操作電 壓。參考圖5將描述用于切換SRAM系統的性能模式的方法的一個 實施例。普通技術人員將會認識到，所述方法可以利用依照本公開內 容的任何可配置的SRAM系統來實現。在一個例子中，SRAM系統 500可以在獨立模式中開始操作，其中SRAM單元502和SRAM單 元504彼此獨立地工作，并且單元控制模塊530、 532處于邏輯上不 活動狀態。可以通過獨立地激活字線544和554來獨立于SRAM單元 504地在SRAM單元502上實現讀取和/或寫入操作。可以通過向單 元控制模塊530、 532發送單元控制信號以便把單元控制模塊切換到 邏輯上活動狀態，來把SRAM系統500切換到共享模式。在邏輯上 活動狀態中，存儲器節點506與存儲器節點516共享，并且存儲器節 點508與存儲器節點518共享。在共享模式中，可以在包括SRAM單 元502和SRAM單元504的組合式SRAM單元上實現讀取和/或寫入 操作。在一個例子中，可以一起激活字線544和554以便使邏輯值能 夠在存儲器節點506、 508、 516、 518和位線542、 548之間傳遞。在 一個例子中，在SRAM系統500的SRAM單元陣列中的所有SRAM 單元都可以同時從一個模式切換到另 一個模式。在另 一實施例中，當SRAM系統500從一個模式切換到另 一模 式時，可以要求保存在存儲器節點506、 508、 516、 518中所存儲的 邏輯值以供稍后使用和/或使之無效。在一個例子中，依照公知的存儲 器高速緩存機制，可以在與SRAM系統500分離的系統中高速緩存 在存儲器節點506、 508、 516、 518中所存儲的一個或多個邏輯值。 在另一例子中，可以在把SRAM系統500從一個模式切換到另一模 式時或其附近時間上命令包括SRAM系統500的設備使SRAM系統 500的存儲器高速緩存無效。在一個實施例中，依照本公開內容的SRAM系統使兩個或多個 SRAM單元能夠在其中SRAM單元的存儲器節點被共享以便從兩個 或多個SRAM單元形成高效的單個更大SRAM單元的進程容許模式 和其中兩個或多個SRAM單元獨立操作的高性能模式之間進行切換。 在一個例子中，進程容許模式增加了高效SRAM單元的大小，并且 減少了 SRAM單元的任何敏感性和/或變化(例如，進程和/或環境變 化)的影響。在一個例子中，可以在包括根據本公開內容的SRAM系 統的設備的低電壓操作時利用進程容許模式。在另一例子中，高性能 模式使根據本公開內容的SRAM系統的存儲器容量最大化。這種最 大化可能發生在包括根據本公開內容的SRAM系統的設備的高電壓 操作期間。依照一個方面，本公開內容可以提供一種包括任意數目的SRAM 單元(例如，在陣列中)的SRAM設備，所述SRAM單元根據所述 SRAM設備的預定條件來在進程容許模式中(例如，共享兩個或多個 SRAM單元)或在高性能模式中(例如，每個SRAM單元獨立地操 作)操作。在一個例子中，當SRAM電路在進程容許模式中操作時， 為了穩定性而權衡地減少SRAM設備的存儲器容量(例如，在低電 壓操作時)。
上面已經公開并且在附圖中圖示了示例性實施例。本領域技術人 員應當理解，在不脫離本發明的精神和范圍的情況下可以對這里所具 體公開的內容進行各種改變、省略和增加。
權利要求
1. 一種靜態隨機存取存儲器電路、即SRAM電路，所述電路包括第一SRAM單元，具有第一存儲器節點和第二存儲器節點； 第二SRAM單元，具有第三存儲器節點和第四存儲器節點； 在所述第一存儲器節點和第三存儲器節點之間連接的第一單元 控制模塊；和在所述第二存儲器節點和第四存儲器節點之間連接的第二單元 控制模塊，所述第一和第二單元控制模塊被配置為在其中所述第一 SRAM和第二 SRAM的存儲器節點被隔離的第一操作模式和其中所 述第一和第三存儲器節點被共享并且所述第二和第四存儲器節點被 共享的第二操作模式之間進行切換。
2. 如權利要求1所述的SRAM電路，其中，所述第一和第二單 元控制模塊中的至少一個包括從由NFET通路柵、PFET通路柵、 NFET和PFET傳輸柵及其任何組合所組成的組中所選擇的至少一個 元件。
3. 如權利要求1所述的SRAM電路，其中，所述第一 SRAM單 元被配置為在所述第一操作模式中獨立于所述第二 SRAM單元地進 行讀取和/或寫入；并且所述第一和第二 SRAM單元被配置為在所述 第二操作模式中同時進行讀取和/或寫入。
4. 如權利要求1所述的SRAM電路，其中，所述SRAM電路是 具有多個SRAM電路的電子存儲器設備的一部分。
5. 如權利要求4所述的SRAM電路，其中，所述設備被配置為 在包括第一電壓和第二電壓的多個電壓下操作，所述第二電壓高于所 述第一電壓，所述第一和第二單元控制模塊被配置為當所述設備在所 述第一電壓下操作時是邏輯上活動的，并且被配置為當所述設備在所 述第二電壓下操作時在邏輯上是不活動的。
6. 如權利要求1所述的SRAM電路，其中，所述第一和第二 SRAM單元中的至少一個包括交叉耦合的六晶體管SRAM單元。
7. —種靜態隨機存取存儲器電路、即SRAM電路，所述電路包括具有第一組多個存儲器節點的第一 SRAM單元，所述第一 SRAM單元被耦合到第一位線、第二位線和第一字線；具有第二組多個存儲器節點的第二 SRAM單元，所述第二 SRAM單元被耦合到所述第一和第二位線以及第二字線；和在所述第一組和第二組多個存儲器節點之間連接的一對單元隔 離設備，用于在其中所述第一和第二 SRAM單元被組合起來以形成 共享的SRAM單元的第一操作模式和其中所述第一和第二SRAM單 元被彼此隔離的第二操作模式之間進行切換。
8. 如權利要求7所述的SRAM電路，其中，所述第一和第二字 線被配置為在所述第一操作模式中一起操作而在所述第二操作模式 中獨立地操作。
9. 如權利要求7所述的SRAM電路，其中，所述一對單元隔離 設備中的至少一個包括從由NFET通路柵、PFET通路柵、NFET和 PFET傳輸柵及其任何組合所組成的組中所選擇的至少一個元件。
10. 如權利要求7所述的SRAM電路，其中，所述一對單元隔 離設備由單元控制切換機制來控制。
11. 如權利要求10所述的SRAM電路，其中，所述單元控制切 換機制被配置為當包括所述SRAM電路的設備的操作電壓改變時在 所述第 一操作模式到所述第二操作模式之間切換所述一對單元隔離 設備。
12. 如權利要求7所述的SRAM電路，其中，所述第一和第二 SRAM單元中的至少一個包括交叉耦合的六晶體管SRAM單元。
13. 如權利要求7所述的SRAM電路，其中，所述SRAM電路 是具有多個SRAM電路的電子存儲器設備的一部分。
14. 一種用于切換靜態隨機存取存儲器電路、即SRAM電路的 性能模式的方法，所述方法包括 在所述SRAM電路的第 一操作模式期間使第一 SRAM單元的第 一存儲器節點與第二SRAM單元的第二存儲器節點共享；在所述第一操作模式期間使所述第一 SRAM單元的笫三存儲器 節點與所述第二SRAM單元的第四存儲器節點共享；在所述SRAM電路的第二操作模式期間使所述第一存儲器節點 與所述第二存儲器節點隔離；并且在所述第二操作模式期間使所述第三存儲器節點與所述第四存 儲器節點隔離。
15. 如權利要求14所述的方法，進一步包括把所述SRAM電 路從所述第 一操作模式切換到所述第二操作模式，和/或把所述SRAM 電路從所述第二操作模式切換到所述笫 一操作模式。
16. 如權利要求14所述的方法，進一步包括根據包括所述 SRAM電路的設備的操作電壓改變來在所述笫一和第二操作模式之 間進行切換。
17. 如權利要求14所述的方法，進一步包括在從所述第一操 作模式切換到所述第二操作模式和/或從所述第二操作模式切換到所 述第一操作模式之前，高速緩存在所述存儲器節點中所存儲的數據。
18. 如權利要求14所述的方法，其中，所述SRAM電路包括在 所述第一和第二存儲器節點之間連接的笫一單元控制模塊和在所述 第三和第四存儲器節點之間連接的第二單元控制模塊，當包括所述 SRAM電路的設備在第一電壓下操作時，所述第一和第二單元控制模 塊接收用于允許共享所述存儲器節點的信號；并且當所述設備在第二 電壓下操作時，所述笫一和第二單元控制模塊接收用于允許隔離所述 存儲器節點的信號，所述第二電壓高于所述第一電壓。
全文摘要
一種靜態隨機存取存儲器(SRAM)電路，包括第一SRAM單元和第二SRAM單元，它們被配置為在共享模式和/或獨立模式中操作。在一個例子中，共享模式包括共享第一SRAM單元的存儲器節點。在另一例子中，獨立模式包括使第一SRAM單元與第二SRAM單元隔離以便使得它們獨立地操作。
文檔編號G11C11/413GK101123114SQ200710139959
公開日2008年2月13日 申請日期2007年8月3日 優先權日2006年8月11日
發明者克里斯托弗·岡薩雷斯, 維諾德·拉馬杜萊, 諾爾曼·J.·羅雷爾 申請人:國際商業機器公司