專利名稱：具反和邏輯型快閃記憶體的儲存裝置及其資訊儲存方法
技術領域：
本發明有關一種儲存裝置及其資訊儲存方法，尤指一種運用單級單元 式執行架構與多級單元式執行架構以儲存電子資訊的具反和邏輯型快閃記 憶體的儲存裝置及其資訊儲存方法。
背景技術：
快閃記憶體在市場上已廣泛使用于手機與數位相機等電子裝置中，一 般快閃記憶體多用做隨身碟或記憶卡，而快閃記憶體所搭配的介面主要為
USB或是各式記憶卡定義的介面。現今快閃記憶體主要分為兩類一反或 (N0R)邏輯型(基于"Not-0R")與反和(NAND)邏輯型(基于"Not-AND")，反 或邏輯型快閃記憶體的平行架構具有加速資料讀取與位元重寫的時間的特 性，而反和邏輯型快閃記憶體的記憶體單元(Memory cell)具有寫入/消除
速度上較快，資料寫入時耗電率較低，而且其記憶體單元陣列密度較高，能 提升晶片每平方公厘(sqmm)的記憶體容量的特性。
另外，快閃記憶體技術執行架構上可分為單級單元式 (SLC, Single-Level-Cell)、多級單元式(MLC， Multi-Leve卜Cell)與多位 單元式(MBC， Multi-Bit-Cell)。在使用記憶體單元的方式上，單級單元式 快閃記憶體裝置與EEPR0M相同,但在晶體管上浮置閘極(Floating gate) 與源極(Source)之中的氧化薄膜更薄。資料的寫入是透過對浮置閘極的電 荷加電壓，然后可透過源極將所儲存的電荷消除。藉由這樣的方式，便可 儲存一個個資訊位元(l代表消除，Q代表寫入)。此種單一位元細胞方式能 提供快速的程序編程與讀取。此方法受限于低硅效率(Silicon efficiency) 的問題，唯有透過先進的流程強化技術(Process enhancements),才能提 升單級單元式裝置的應用范圍。
多級單元式快閃記憶體則在浮置閘極中使用不同程度的電荷，因此能 在單一晶體管(transistor)中儲存二位元的資訊，并透過記憶體細胞的寫 入與感應的控制，在單一晶體管中產生4層單元。此種方式的資料讀寫速 度中等，且需要最佳化的感應電路(sensing circuitry)。
多位單元式快閃記憶體則將電荷(也就是資料位元)個別儲存在晶體管 中不同的兩端，而儲存的資料亦可個別加以讀取、寫入并消除。多位單元 式快閃記憶體將個別的二位元儲存于一個細胞體內，所提供的架構不僅成 本低，寫入/讀取的速度快，還有每單元儲存資料量密度高等優點。
4近年來，由于為快閃記憶體技術成熟而使得其價格降至市場合理價位， 許多儲存裝置相關廠商便考量將快閃記憶體取代傳統硬盤部份或全部結
構，如一種混合式硬盤(Hybrid Hard Disk Drive)則是將快閃記憶體與傳統 硬盤結合，利用快閃記憶體當作是傳統硬盤的大型快取記憶體(cache);然 而，上述混合式硬盤仍是以傳統硬盤的碟片作為實體主要儲存裝置，無法完 全發揮快閃記憶體所具有寫入/讀取的速度快，資料寫入時耗電率較低，及 碰撞時不影響寫入/讀取的特性。
或有廠商以運用單級單元式或多級單元式中單一種快閃記憶體完全取
代傳統硬盤的儲存裝置，俗稱固態硬盤，然而僅運用單級單元式快閃記憶 體的固態硬盤雖具有寫入/讀取的速度快，資料寫入時耗電率較低，及碰撞 時不影響寫入/讀取的特性，但其每單元儲存資料量密度與傳統硬盤相較而 言過低，導致在相同容量狀態固態硬盤相較下，單級單元式快閃記憶體的 固態硬盤會有體積過大與成本過高的隱憂；而僅運用多級單元式快閃記憶 體的固態硬盤雖能克服上述體積過大與成本過高的隱憂，卻有寫入/讀取的 速度較慢的缺陷。
另于1995年5月3日申請的美國第US5671388號專利"METHOD AND APPARATUS FOR PERFORMING WRITE OPERATIONS IN MULTI-LEVEL CELL STORAGE DEVICE",其揭露一種復合式儲存裝置，其可定義記憶體為單級單 元式或多級單元式，藉以兼具單級單元式與多級單元式快閃記憶體的優點， 然由于此種復合式儲存裝置架構限于可規畫記憶體為單級單元式或多級單 元式的快閃電子4未除式唯讀記憶體(flash EEPROM, flash Electrically Erasable Programmable Read—Only Memory), 而不能運用于無法夫見畫i己憶 體為單級單元式或多級單元式的反和邏輯型快閃記憶體的記憶體單元，故
對于現今儲存裝置主流的反和邏輯型快閃記憶體而言，實有極大改進空間。 由此可見，上述現有的快閃記憶體的儲存裝置顯然仍存在有不便與缺 陷，而亟待加以進一步改進。為了解決上述存在的問題，相關廠商莫不費 盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而 一般產品及方法又沒有適切的結構及方法能夠解決上述問題，此顯然是相 關業者急欲解決的問題。因此如何能創設一種新的具反和邏輯型快閃記憶 體的儲存裝置及其資訊儲存方法，實屬當前重要研發課題之一，亦成為當前 業界極需改進的目標。
有鑒于上述現有的快閃記憶體的儲存裝置存在的缺陷，本發明人基于 從事此類產品設計制造多年豐富的實務經驗及專業知識，并配合學理的運 用，積極加以研究創新，以期創設一種新的具反和邏輯型快閃記憶體的儲存 裝置及其資訊儲存方法，能夠改進一般現有的快閃記憶體的儲存裝置，使其 更具有實用性。經過不斷的研究、設計，并經反復試作樣品及改進后，終于創設出確具實用<介值的本發明。
發明內容
本發明的主要目的在于，克服現有的快閃記憶體的儲存裝置存在的缺 陷，而提供一種在于提供一種具反和邏輯型快閃記憶體的儲存裝置，所要解 決的技術問題是使其運用 一單級單元式執行架構以提供資訊快速存取進而 提升處理效能，并運用一多級單元式執行架構以增加每單元儲存資料量密 度而達到降低每單位資訊的成本與體積，藉以平衡儲存裝置的成本、體積 與存取速度，非常適于實用。
本發明的另一目的在于，提供一種資訊儲存方法，所要解決的技術問題 是將如作業系統程序、應用程序等重要資訊或存取次數頻繁的資訊儲存于 單級單元式執行架構以提高存取速度與處理效能，而將一般性資訊儲存于 多級單元式執行架構以降低每單位資訊的成本與體積，從而更加適于實用。
本發明的目的及解決其技術問題是采用以下技術方案來實現的。依據 本發明提出的 一種具反和邏輯型快閃記憶體的儲存裝置，該儲存裝置包括
有 一單級單元式執行架構，其透過對一第一晶體管的浮置閘極的電荷施加 電壓以儲存單一位元資訊，且藉由對該第 一 晶體管的源極將所儲存的電荷 消除以抹除該單一位元資訊；及一多級單元式執行架構，其透過對一第二 晶體管的浮置閘極的復數相異電位電荷施加電壓以儲存二位元資訊，且藉 由對該第二晶體管的源極將所儲存的電荷消除以抹除該二位元資訊。 本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。 前述的具反和邏輯型快閃記憶體的儲存裝置，其中所述的多級單元式 執行架構作為一主要資訊儲存區，且該單級單元式執行架構作為一緩沖資 訊儲存區。 前述的具反和邏輯型快閃記憶體的儲存裝置，其中所述的緩沖資訊儲 存區提供資訊優先存取，直到該緩沖資訊儲存區的儲存空間不足時再將該 緩沖資訊儲存區的內存資料更新到該主要資訊儲存區，最后釋放該緩沖資 訊儲存區的儲存空間。
前述的具反和邏輯型快閃記憶體的儲存裝置，其中所述的緩沖資訊儲 存區中釋放儲存空間是依照資訊被使用的頻率來決定優先順序。
前述的具反和邏輯型快閃記憶體的儲存裝置，其中所述的緩沖資訊儲 存區中釋放儲存空間是當該緩沖資訊儲存區內存資訊在閑置一段時間沒有 存取之后，自行更新到該主要資訊儲存區上。
前述的具反和邏輯型快閃記憶體的儲存裝置，其中所述的多級單元式 執行架構作為 一第 一主要資訊儲存區及一第二主要資訊儲存區，且該單級 單元式執行架構作為一第一優先資訊儲存區及一第二優先資訊儲存區，并將該第 一主要資訊儲存區與第 一優先資訊儲存區定義為 一第 一儲存槽，而 將該第二主要資訊儲存區與第二優先資訊儲存區定義為 一第二儲存槽。
前述的具反和邏輯型快閃記憶體的儲存裝置，其中所述的儲存裝置搭 配一資訊儲存系統，該資訊儲存系統依據一優先權設定將不同類別的資訊 定義出一優先順序，且根據優先順序決定資訊儲存于該單級單元式執行架 構與該多級單元式執行架構之其一。
,、、前述"具反和邏輯型快閃記憶，的:者存，置，，t7述的資訊,f系 及應用程序。
前述的具反和邏輯型快閃記憶體的儲存裝置，其中所述的資訊儲存系 統將原儲存于該多級單元式執行架構且存取次數頻繁的資訊設為優先儲存 于該單級單元式執行架構。
前述的具反和邏輯型快閃記憶體的儲存裝置，其中所述的資訊儲存系 統將原儲存于該多級單元式執行架構且存取次數頻繁的資訊轉儲存于該單 級單元式執行架構。
本發明的目的及解決其技術問題還采用以下技術方案來實現。依據本 發明提出的 一種資訊儲存方法，適用于一具反和邏輯型快閃記憶體的儲存 裝置，該儲存裝置設有一提供單一位元資訊儲存的單級單元式執行架構及 一提供二位元資訊儲存的多級單元式執行架構，其特征在于，該資訊儲存方
法包含有取得一資訊；依據一優先權設定將該資訊定義出一優先順序，該 優先順序決定該資訊儲存于該單級單元式執行架構或該多級單元式執行架 構的順序；及取得該單級單元式執行架構與該多級單元式執行架構內的剩 余儲存空間狀態，并根據該資訊的優先順序決定將該資訊儲存于該單級單 元式執行架構與該多級單元式執行架構之其一。
本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。
前述的資訊儲存方法，該優先權設定將高優先順序指向該單級單元式 執行架構，藉以令具高優先順序的該資訊優先儲存于該單級單元式執行架 構的剩余儲存空間。
前述的資訊儲存方法，該優先權設定將低優先順序指向該多級單元式 執行架構，藉以令具低優先順序的該資訊優先儲存于該多級單元式執行架 構的剩余儲存空間。
本發明與現有技術相比具有明顯的優點和有益效果。由以上技術方案 可知，本發明提供一種具反和邏輯型快閃記憶體的儲存裝置，包括有 一單 級單元式執行架構，透過對一第一晶體管的浮置閘極的電荷施加電壓以儲 存單一位元資訊，且藉由對該晶體管的源極將所儲存的電荷消除以抹除該 單一位元資訊；及一多級單元式執行架構，透過對一第二晶體管的浮置閘極的復數相異電位電荷施加電壓以儲存二位元資訊，且藉由對該晶體管的 源極將所儲存的電荷消除以抹除該二位元資訊。
為了達到上述目的，本發明提供了一種資訊儲存方法，適用于一具反 和邏輯型快閃記憶體的儲存裝置，該儲存裝置設有一提供單一位元資訊儲 存的單級單元式執行架構及一提供二位元資訊儲存的多級單元式執行架
構，包含有取得一資訊;依據一優先權設定將該資訊定義出一優先順序，該 ,先順序決定該，iK儲，于，單級，，式執，架:勾或，多級，，，執行，
余儲存空間狀態，并根據該資訊的優先順序決定將該資訊儲存于該單級單 元式執行架構與該多級單元式執行架構之其一，
借由上述技術方案，本發明具反和邏輯型快閃記憶體的儲存裝置及其 資訊儲存方法至少具有下列優點及有益效果由于本發明具反和邏輯型快 閃記憶體的儲存裝置運用該單級單元式執行架構以提供資訊快速存取進而 提升處理效能，并運用該多級單元式執行架構以增加每單元儲存資料量密 度而達到降低每單位資訊的成本與體積，藉以平衡儲存裝置整體的成本、體 積與存取速度；此夕卜，本發明的資訊儲存方法則提供如作業系統程序、應用 程序等重要資訊或存取次數頻繁的資訊儲存于單級單元式執行架構，進而 提高上述重要資訊或存取次數頻繁資訊的存取速度與處理效能， 一般性資 訊則儲存于多級單元式執行架構以降低儲存裝置整體的每單位資訊成本與 體積。
上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的 技術手段，而可依照說明書的內容予以實施，并且為了讓本發明的上述和 其他目的、特征和優點能夠更明顯易懂，以下特舉較佳實施例，并配合附 圖，詳細說明如下。
圖1為本發明一第一較佳實施例的架構方塊示意圖。 圖2為本發明一第二較佳實施例的架構方塊示意圖。 圖3為本發明一第三較佳實施例的流程示意圖一。 圖4為本發明一第三較佳實施例的流程示意圖二。 圖5為本發明一第三較佳實施例的流程示意圖三。
具體實施例方式
為更進一步闡述本發明為達成預定發明目的所采取的技術手段及功 效，以下結合附圖及較佳實施例，對依據本發明提出的具反和邏輯型快閃記 憶體的儲存裝置及其資訊儲存方法其具體實施方式
、結構、方法、步驟、特征及其功效，詳細i兌明如后。請參閱圖l所示，為本發明一第一較佳實施例的架構方塊示意圖，如圖所示本發明提供一種具反和(NAND)邏輯型快閃記憶體的儲存裝置，包括 有一單級單元式(SLC， Single-Level-Cell)執行架構10,透過對一第 一晶體管(圖中未示)的浮置閘極(F 1 oa t i ng ga t e)的電荷施加電壓以儲存單 一位元資訊，且藉由對該第一晶體管的源極(Source)將所儲存的電荷消除 以抹除該單一位元資訊；及一多級單元式(MLC， Multi-Level-Cell)執行架構20，透過對一第二 晶體管(圖中未示)的浮置閘極的復數相異電位電荷施加電壓以儲存二位元 資訊，且藉由對該第二晶體管的源極將所儲存的電荷消除以抹除該二位元 資訊，上述反和邏輯型快閃記憶體、單級單元式執行架構10與多級單元式 執行架構20的實體物理結構與電路結構已為習知，非為本發明限定項目， 以下不再贅述。藉此，本發明具反和邏輯型快閃記憶體的儲存裝置運用該單級單元式 執行架構10以提供資訊快速存取進而提升處理效能，并運用該多級單元式 執行架構20以增加每單元儲存資料量密度而達到降低每單位資訊的成本與 體積，藉以平衡儲存裝置整體的成本、體積與存取速度。該多級單元式執行架構20于邏輯層設有一主要(MASTER)資訊儲存區3, 藉以取代傳統硬盤的磁片，且該單級單元式執行架構10于邏輯層設有一緩 沖(BUFFER)資訊儲存區4,該緩沖資訊儲存區4用以取代傳統硬盤內如快取 記憶體(cache memory)的緩沖儲存裝置，其作動方式如下所述當讀取資 料時，使用者的作業系統會先尋找該緩沖資訊儲存區4,如果沒有搜尋到才 至該主要資訊儲存區3讀取，而當寫入資料時，使用者的作業系統優先寫 入該緩沖資訊儲存區4，由于該緩沖資訊儲存區4的寫入速度較快，所以在 使用者端的作業系統將可以很快的結束寫入的動作而從事其他工作，一直 到當該緩沖資訊儲存區4的儲存空間不足時再將該緩沖資訊儲存區4的內 存資料更新到該主要資訊儲存區3,然后釋放該緩沖資訊儲存區4的儲存空 間以便使用者的作業系統后續使用，資料從該緩沖資訊儲存區4中釋放的 原則可以是依照資料被使用的頻率來決定優先順序，另外一種方式是當該 緩沖資訊儲存區4的資料在閑置一段時間沒有存取之后，由韌體以背景的 方式自行更新到該主要資訊儲存區3上。請參閱圖2所示，為本發明一第二較佳實施例的架構方塊示意圖，本實 施例與第一較佳實施例的差異處在于該多級單元式執行架構20于邏輯層設 有一第一主要資訊儲存區30及一第二主要資訊儲存區32,且該單級單元式 執行架構10于邏輯層設有一第一優先資訊儲存區40及一第二優先資訊儲存區42,并將該第一主要資訊儲存區30與第一優先資訊儲存區40定義為 一第一儲存槽A(disk)，而將該第二主要資訊儲存區32與第二優先資訊儲 存區42定義為一第二儲存槽B。另外，該儲存裝置可搭配一資訊儲存系統(圖中未示)，該資訊儲存系 統依據一優先權設定將不同類別的資訊定義出 一優先順序，且根據優先順 序決定資訊儲存于該單級單元式執行架構10與該多級單元式執行架構20 之其一，舉例而言，該資訊儲存系統將如作業系統(Operating System)程 序與應用程序(Application Program)的重要資訊設為優先儲存于該單級單 元式執行架構10，亦可將原儲存于該多級單元式執行架構20且存取次數頻 繁的資訊轉設其優先順序，而令存取次數頻繁的資訊設為優先儲存于該單 級單元式執行架構10并隨后轉存于該多級單元式執行架構20。請參閱圖3所示，為本發明一第三較佳實施例的流程示意圖一，如圖所示本實施例提供一種資訊儲存方法，適用于一上述具反和邏輯型快閃記 憶體的儲存裝置，該資訊儲存方法包含有 取得一資訊S1;依據一優先權設定將該資訊定義出一優先順序S2,該優先順序決定該 資訊儲存于該單級單元式執行架構10或該多級單元式執行架構20的順序； 及取得該單級單元式執行架構10與該多級單元式執行架構20內的剩余 儲存空間狀態S3，并根據該資訊的優先順序決定將該資訊儲存于該單級單 元式執行架構10與該多級單元式執行架構20之其一 S4。舉例而言，若該優先權設定將高優先順序指向該單級單元式執行架構 10,藉以令具高優先順序的資訊(如上述作業系統程序、應用程序或存取次 數頻繁等)優先儲存于該單級單元式執行架構10的剩余儲存空間，且將低優 先順序指向該多級單元式執行架構20,藉以令具低優先順序的資訊(如一般 資訊)優先儲存于該多級單元式執行架構20的剩余儲存空間，第4圖表示 具高優先順序的資訊經上述步驟S1、 S2后，再判別該單級單元式執行架構 10的剩余儲存空間是否足以儲存該筆高優先順序的資訊S30,若是，則將該 筆資訊儲存于該單級單元式執行架構10(S40)，若否，則將該筆資訊儲存于 該多級單元式執行架構20的剩余儲存空間(S42),第5圖表示具低優先順 序的資訊經上述步驟Sl、 S2后，再判別該多級單元式執行架構20的剩余 儲存空間是否足以儲存該筆低優先順序的資訊S32，若是，則將該筆資訊儲 存于該多級單元式執行架構20(S42),若否，則將該筆資訊儲存于該單級單 元式執行架構10的剩余儲存空間(S40)。藉此，運用本發明的資訊儲存方法，即可將如作業系統程序、應用程序等重要資訊或存取次數頻繁的資訊儲存于單級單元式執行架構io，進而 提高上述重要資訊或存取次數頻繁資訊的存取速度與處理效能， 一般性資訊則儲存于多級單元式執行架構20以降低儲存裝置整體的每單位資訊成本 與體積。綜上所述，由于本發明具反和邏輯型快閃記憶體的儲存裝置運用該單 級單元式執行架構10以提供資訊快速存取進而提升處理效能，并運用該多 級單元式執行架構20以增加每單元儲存資料量密度而達到降低每單位資訊 的成本與體積，藉以平衡儲存裝置整體的成本、體積與存取速度；此外，本 發明的資訊儲存方法則提供如作業系統程序、應用程序等重要資訊或存取 次數頻繁的資訊儲存于單級單元式執行架構10，進而提高上述重要資訊或 存取次數頻繁資訊的存取速度與處理效能， 一般性資訊則儲存于多級單元 式執行架構20以降低儲存裝置整體的每單位資訊成本與體積。以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式 上的限制，雖然本發明已以較佳實施例揭露如上，然而并非用以限定本發 明，任何熟悉本專業的技術人員，在不脫離本發明技術方案范圍內，當可利 用上述揭示的方法及技術內容作出些許的更動或修飾為等同變化的等效實 施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以 上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發明技術方 案的范圍內。
權利要求
1. 一種具反和邏輯型快閃記憶體的儲存裝置，其特征在于，該儲存裝置包括有一單級單元式執行架構(10)，其透過對一第一晶體管的浮置閘極的電荷施加電壓以儲存單一位元資訊，且藉由對該第一晶體管的源極將所儲存的電荷消除以抹除該單一位元資訊；及一多級單元式執行架構(20)，其透過對一第二晶體管的浮置閘極的復數相異電位電荷施加電壓以儲存二位元資訊，且藉由對該第二晶體管的源極將所儲存的電荷消除以抹除該二位元資訊。
2、 根據權利要求l所述的儲存裝置，其特征在于該多級單元式執行架 構(20)作為一主要資訊儲存區(3),且該單級單元式執行架構(IO)作為一緩 沖資訊儲存區(4)。
3、 根據權利要求2所述的儲存裝置，其特征在于該緩沖資訊儲存區(4) 提供資訊優先存取，直到該緩沖資訊儲存區(4)的儲存空間不足時再將該緩 沖資訊儲存區(4)的內存資料更新到該主要資訊儲存區(3)，最后釋放該緩 沖資訊儲存區(4)的儲存空間。
4、 根據權利要求3所述的儲存裝置，其特征在于該緩沖資訊儲存區(4) 中釋放儲存空間是依照資訊被使用的頻率來決定優先順序。
5、 根據權利要求3所述的儲存裝置，其特征在于該緩沖資訊儲存區(4) 中釋放儲存空間是當該緩沖資訊儲存區(4)內存資訊在閑置一段時間沒有 存取之后，自行更新到該主要資訊儲存區(3)上。
6、 根據權利要求l所述的儲存裝置，其特征在于該多級單元式執行架 構(20)作為一第一主要資訊儲存區(30)及一第二主要資訊儲存區(32)，且 該單級單元式執行架構(IO)作為一第一優先資訊儲存區(40)及一第二優先 資訊儲存區(42),并將該第一主要資訊儲存區(30)與第一優先資訊儲存區 (40)定義為一第一儲存槽(A),而將該第二主要資訊儲存區(32)與第二優先 資訊儲存區(42)定義為一第二儲存槽(B)。
7、 根據權利要求l、 2、 3、 4、 5或6所述的儲存裝置，其特征在于該 儲存裝置搭配一資訊儲存系統，該資訊儲存系統依據一優先權設定將不同 類別的資訊定義出一優先順序，且根據優先順序決定資訊儲存于該單級單 元式執行架構(10)與該多級單元式執行架構(20)之其一。
8、 根據權利要求7所述的儲存裝置，其特征在于該資訊儲存系統將下 述類別資訊設為優先儲存于該單級單元式執行架構(10):作業系統程序及 應用程序。
9、 根據權利要求7所述的儲存裝置，其特征在于該資訊儲存系統將原儲存于該多級單元式執行架構(20)且存取次數頻繁的資訊設為優先儲存于 該單級單元式執行架構(10)。
10、 根據權利要求7所述的儲存裝置，其特征在于該資訊儲存系統將 原儲存于該多級單元式執行架構(20)且存取次數頻繁的資訊轉儲存于該單 級單元式執行架構(IO)。
11、 一種資訊Y者存方法，適用于一具反和邏輯型快閃記憶體的儲存裝 置，該儲存裝置設有一提供單一位元資訊儲存的單級單元式執行架構(10) 及一提供二位元資訊儲存的多級單元式執行架構(20)，其特征在于，該資訊 儲存方法包含有取得一資訊；依據一優先權設定將該資訊定義出一優先順序，該優先順序決定該資 訊儲存于該單級單元式執行架構(10)或該多級單元式執行架構(20)的順序；及取得該單級單元式執行架構(10)與該多級單元式執行架構(20)內的剩余儲存空間狀態，并根據該資訊的優先順序決定將該資訊儲存于該單級單元式執行架構(10)與該多級單元式執行架構(20)之其一。
12、 根據權利要求11所述的資訊儲存方法，其特征在于該優先權設定 將高優先順序指向該單級單元式執行架構(10)，藉以令具高優先順序的該 資訊優先儲存于該單級單元式執行架構(10)的剩余儲存空間。
13、 根據權利要求11所述的資訊儲存方法，其特征在于該優先權設定 將低優先順序指向該多級單元式執行架構(20),藉以令具低優先順序的該 資訊優先儲存于該多級單元式執行架構(20)的剩余儲存空間。
全文摘要
本發明是有關于一種具反和邏輯型快閃記憶體的儲存裝置及其資訊儲存方法。該具反和邏輯型快閃記憶體的儲存裝置運用一單級單元式執行架構以提供資訊快速存取進而提升處理效能，并運用一多級單元式執行架構以增加每單元儲存資料量密度而達到降低每單位資訊的成本與體積；該資訊儲存方法將如作業系統程序、應用程序等重要資訊或存取次數頻繁的資訊儲存于單級單元式執行架構以提高存取速度與處理效能，而將一般性資訊儲存于多級單元式執行架構以降低每單位資訊的成本與體積。
文檔編號G11C16/00GK101281787SQ20071009076
公開日2008年10月8日 申請日期2007年4月2日 優先權日2007年4月2日
發明者章耀勛, 龔榮華 申請人:宇瞻科技股份有限公司