包含并聯連接的基準磁隧道結以提供最優基準阻抗的磁隧道結反熔絲電路的制作方法

專利名稱：包含并聯連接的基準磁隧道結以提供最優基準阻抗的磁隧道結反熔絲電路的制作方法
技術領域：
本發明一般涉及集成電路，尤其涉及用于集成電路中的反熔絲。
背景技術：
熔絲通常用于集成電路，特別用于實現存儲器中的冗余度，而且 用于產生諸如定時和偏置條件的電路調整。最通常利用激光熔絲技術 來實現之，激光熔絲技術需要單獨通路通過執行這一功能的設備，從 而產生增加的測試成本。為減少這些增加的成本，開發電可編程熔絲
和反熔絲(antifuse)的工作已經進行。在這方面的困難之一是使用合 理電壓的同時達到足夠的可靠度。為有效編程經常需要非常高的電壓。 磁隧道結(MTJ)器件的使用顯示了減少所需電壓電平的希望。MTJ器 件通常難以用使得其電工作特性相對一致的方式制造。不僅從晶片到 晶片，而且從模片(die)到模片來看，變化也趨于是顯著的。此外，處 理過程中的變化也可以明顯地改變電特性。同樣，編程的時間雖然與 使用激光相比減少了，但是仍然比期望的要長。
因而，對于在存在電工作特性的變化的情況下可以相對較低電壓 編程的、并且類似地能夠有效讀取熔絲或反熔絲的狀態的熔絲和/或反 熔絲存在著需要。另一個需要是減少編程熔絲和/或反熔絲所需的時 間。在所有這些情況中，還期望在維持可靠工作的同時保持集成電路 的面積盡可能小。


在附圖中作為例子而不是作為限制說明了本發明，圖中用類似的 附圖標記表示類似的要素，其中
圖l是根據本發明的實施例的反熔絲電路的電路圖；圖2是用于理解圖1的反熔絲電路的工作的時序圖；以及
圖3是利用圖1中所示類型的反熔絲電路的反熔絲系統的模塊圖。
具體實施例方式
在一個方面，被用來讀取MTJ反熔絲的狀態的基準包含并聯的未 編程MTJ器件以設置基準阻抗(resistance)。并聯MTJ提供了 MTJ反熔 絲的編程與未編程阻抗之間的阻抗。利用由與MTJ反熔絲相同結構組 成的基準，在跟蹤由于制造過程中的變化導致的工作特性的改變中， 基準是相對有效的。此外，并聯MTJ器件的數量是可選的，使得阻抗 等級可被調節以獲得最優基準阻抗。這一點由于未編程MTJ反熔絲間 阻抗的變化而尤其重要。基準阻抗需要始終可探測地低于甚至具有最 低未編程阻抗的那個的未編程阻抗。基準和MTJ反熔絲由傳輸晶體管 保護以不受讀出放大器(sense amplifier)中所用的較高電壓的影響，所 述傳輸晶體管被用來處理較高電壓，以便保護MTJ器件不受可超過 MTJ器件的擊穿電壓的較高電壓的影響。類似地，這些傳輸器件還保 護讀出放大器不受編程期間寫電路所用的某種程度高電壓的影響。寫 電路還通過減少電流來響應MTJ反熔絲的擊穿，其使得電流被更加快 速地用于其它地方。參照附圖及后面的描述可以更好地理解這一點。
圖1中所示的是反熔絲電路10,其包括讀出放大器12、保護電路 14、基準16、反熔絲18以及寫電路20。該描述實施例中的反熔絲18是 磁隧道結(MTJ， magnetic tunnel junction)器件。雖然反熔絲電路IO 可能適用于其它類型的反熔絲或甚至熔絲，但是MTJ器件由于其對于 編程的相對較低電壓要求而特別有利。
讀出放大器12包括P溝道晶體管22、反相器(inverter) 24、 P溝道 晶體管26、 N溝道晶體管28、 P溝道晶體管30、 N溝道晶體管32、 P溝 道晶體管34以及反相器36。保護電路14包括N溝道晶體管38和N溝道晶 體管40。基準電路16包括MTJ器件50、 52和54。寫電路20包括電平轉 換器(level shifter) 56、 P溝道晶體管58、 P溝道晶體管60、 P溝道晶體 管62、 N溝道晶體管64和N溝道晶體管66。晶體管38、 40、 58、 60、 62、
764和66全部是特別用來處理較高電壓的晶體管。這通常通過增加柵極 電介質厚度來實現。因而，P溝道晶體管58、 60和62具有比P溝道晶體 管22、 26、 30和34更高的擊穿電壓。類似地，N溝道晶體管38、 40、 64和66具有比N溝道晶體管28和32更高的擊穿電壓。為了能夠處理不 同電壓的這一目的，集成電路具有不同擊穿電壓的晶體管是常見的。 較低的擊穿晶體管是為了較高性能和較低的功率。在一個典型應用中， VDDL用于邏輯器件，而VDDH用于輸入/輸出電路。讀出放大器12由 低功率供電VDDL供電，而寫電路20由高功率供電電壓VDDH供電。 在該例子中的VDDL的標稱電壓是1.8伏，而在該例子中VDDH是3.3 伏。
晶體管22具有用于接收啟動復位(power on reset, POR)信號 PORB( B被用來指示有效(active)邏輯低信號)的柵極、連接到VDDL的 源極，和漏極。反相器24具有連接到晶體管22的漏極的輸入，以及用 于提供互補輸出信號FUSEB的輸出。晶體管26具有連接到VDDL的源 極、連接到晶體管22的漏極的漏極，和柵極。晶體管28具有連接到晶 體管26的漏極的漏極、連接到晶體管26的柵極的柵極，和源極。晶體 管30具有連接到VDDL的源極、連接到晶體管26和28的漏極的柵極， 和漏極。晶體管32具有連接到晶體管30的漏極的漏極、連接到晶體管 30的柵極的柵極，和源極。晶體管34具有連接到VDDL的源極、用于 接收POR信號PORB的柵極和連接到晶體管30和32的漏極的漏極。反 相器36具有連接到晶體管34、 32和30的漏極的輸入，以及用于提供輸 出信號FUSE的輸出。
晶體管38具有連接到晶體管28的源極的漏極、用于接收讀偏置電 壓RB的柵極，和源極。晶體管40具有連接到晶體管32的源極的漏極、 用于接收讀偏置電壓RB的柵極，和源極。讀出放大器12和保護電路14 可以 一起被認為是讀出電路。
MTJ 50、 52和54各具有連接到晶體管38的源極的第一端子和連 接到負電源端子VSS的第二端子。VSS通常是地。反熔絲18具有連接 到晶體管40的源極的第一端子和連接到VSS的第二端子。反熔絲18的第一端子提供MTJ電壓VMTJ用于幫助寫電路20中的電流控制。
電平轉換器56具有用于接收選擇信號SELECT B的輸入，和輸 出。晶體管58具有用于接收寫功率信號WP的源極、連接到電平轉換 器56的輸出的柵極，以及連接到反熔絲18的第一端子的漏極。晶體管 60具有用于接收寫功率信號WP的源極、連接到晶體管58的漏極的漏 極，和柵極。晶體管62具有連接到VDDH的源極、連接到晶體管60的 柵極的漏極和連接到VSS的柵極。晶體管62的漏極提供返送電壓VFB。 晶體管64具有連接到晶體管62的漏極的漏極、用于接收寫功率信號 WP的柵極，和源極。晶體管66具有連接到晶體管64的源極的漏極、 連接到MTJ 18的第一端子的柵極和連接到VSS的源極。
結合圖2的時序圖描述反熔絲電路10的工作。加電時，POR信號 PORB在足夠時間內是邏輯低用于使電源穩定以及使電路響應。在該 初始邏輯低情況下，晶體管22和34是導通的，使得反相器24和36輸出 邏輯低。隨著VDDH和VDDL朝其最終電壓而電壓上升，選擇信號 SELECTB、 MTJ電壓VMTJ和返送電壓VFB也上升。VDDL的上升與 VDDH的上升相比被延遲。檢測到VDDL的升高，并且在預期的延遲 之后，POR信號PORB轉為無效(inactive)邏輯高狀態。響應于POR信 號PORB變成無效，FUSE和FUSEB變為互補，而VMTJ變為邏輯低。 SELECTB在無效狀態中保持邏輯高。
在該例子中，反熔絲18尚未被編程，所以此時讀出邏輯低(也即 邏輯O)。在這種情況下，并聯的MTJ50、 52和54的阻抗比反熔絲18的 阻抗低。這導致當通過轉換為邏輯高使得晶體管22和34變成不導通， 從而PORB釋放讀出放大器12的控制的時候，晶體管28的漏極處于比 晶體管32的漏極低的電壓。這導致讀出放大器12具有晶體管30和32的 漏極上的邏輯高，以使輸出信號FUSE處于邏輯低，相應地晶體管26 和28的漏極處于邏輯低以使輸出信號FUSEB處于邏輯高。由于 SELECTB處于邏輯高，電平轉換器56提供邏輯高給晶體管58，使得晶 體管58不導通。寫功率信號WP處于邏輯低，使得晶體管64不導通。 晶體管62導通，以提供邏輯高給晶體管60的柵極，使得晶體管60不導通。由于晶體管58和60不導通，VMTJ被反熔絲18控制。
在反熔絲18被編程的情況中，如圖2所示，寫功率信號WP轉為編 程電平，其基本與VDDH的電壓相同，在該例子中大約3.3伏。晶體管 58和60仍然不導通，使得VMTJ不變。在WP已經抬高到編程電平之后， SELECTB轉為邏輯低以啟動實際編程。響應于SELECTB為邏輯低， 電平轉換器56提供邏輯低給晶體管58的柵極，使得晶體管58變為導通， 由于WP處于編程電平，所以晶體管64為導通的。由于導通的晶體管 58提供足夠高電壓給晶體管66的柵極以使其導通，所以晶體管66也是 導通的。由于晶體管64和66導通，所以晶體管60的柵極處的電壓足夠 低以使晶體管60導通。在這種情況下，晶體管60優選地承載比晶體管 58更多的電流。目的是將VMTJ的電壓電平提到足夠高以擊穿反熔絲 18。由于反熔絲18是MTJ，所以擊穿電壓通常為1.8伏或更低。由于晶 體管58和60二者是導通的，所以VMTJ的電壓接近3，3伏。晶體管38和 4(H皮偏置，以防止該高電壓達到讀出放大器12。讀偏置RB的電壓為高 于可靠讀出反熔絲18的狀態所需的電壓的閾值電壓。
在該例子中，讀偏置電壓RB大約為1.2伏。該電壓必須足夠^(氐以 保證讀期間不達到MTJ擊穿。該偏壓在讀與編程之間不改變。由于 VMTJ處于3.3伏，讀出放大器12由保護電路14保護，并且反熔絲18擊 穿并且變得更加導通得多。作為MTJ器件的反熔絲18的典型變化是從 數萬歐姆到數百歐姆；例如從2萬歐姆到2百歐姆。這造成晶體管66的 柵極上的電壓降低到低于其閾值電壓，使得其變為不導通。由于晶體 管66不導通，晶體管62的漏極變成邏輯高，其使得晶體管60變為不導 通。由于晶體管60不導通，通過反熔絲18的電流受限于通過晶體管58 的電流。這降低了寫功率WP信號上的負載，使得其它電路也許能從 寫功率信號WP接收更多電流。通過晶體管58獲得的通過反熔絲18的 電流的持續流動被認為對保證反熔絲18至少獲得所期望的低阻抗有好 處。
因為讀出放大器12是鎖存器，所以FUSE和FUSEB輸出可能在編 程期間不會變化。因而，編程之后，電源需要被復位。如前所述打開
10電源，以保持晶體管26和32二者的漏極相同電壓(其被反相器24和36 識別成邏輯高)的邏輯低生成POR信號PORB。在PORB有效部分期 間，SELECTB被升高到邏輯高，使得晶體管58不導通。在VDDL達到 其期望電平一段預定延遲時間后，POR信號PORB轉為無效邏輯高狀 態。在該時刻，晶體管28和32的漏極被晶體管22和34保持在基本相同 的電壓上，但是由于反熔絲18的阻抗比基準16的阻抗低，所以晶體管 30承載比晶體管26更大的電流。因而，晶體管30比晶體管26下降更多 電壓，使得在晶體管22和34由于PORB達到邏輯高而變為不導通時， 晶體管32的漏極上的電壓處于比晶體管28的漏極上的電壓低一點的電 壓。然后，讀出放大器12鎖定晶體管32的漏極上的電壓在相對較低的 電壓，使得邏輯低被鎖定到晶體管32的漏極上而邏輯高被鎖定到晶體 管28的漏極上。在這種情況下，FUSE是邏輯高而FUSEB是邏輯低。 寫電路20使晶體管58、 60、 64和66不導通。晶體管62是導通的，但是 由于與不導通的晶體管串聯，所以不吸取電流。
三個并聯MTJ器件的使用保證了基準16具有的阻抗大大低于未 編程時的反熔絲18的阻抗。在未編程狀態中，部分由于過程變化，而 且由于MTJ器件的可變磁特性，反熔絲18的阻抗可顯著變化。基于該 磁狀態，MTJ的阻抗將有所不同。正是基于磁狀態的這種阻抗差異使 其作為存儲器陣列中的存儲器單元的一部分是有用的。因而，由于其 性質，MTJ就其阻抗而言是不可預測的。因此，即使是三個基準也可 以處于不同磁狀態。最壞的情況是當基準MTJ處于高阻抗磁狀態，而 反熔絲處于低阻抗磁狀態時。在三個MTJ并聯的情況下，基準的阻抗 比反熔絲的安全地更低。編程狀態在物理地改變MTJ的不可逆過程中 獲得，因此對其關注較少。即使全部三個基準MTJ都處于低阻抗的磁 狀態，其也安全地高于任何成功編程的反熔絲的阻抗。
圖3中所示的是包括寫功率電路72、反熔絲電路10和反熔絲電路 10，的反熔絲系統70。反熔絲系統還包括未示出的附加反熔絲電路。反 熔絲電路10，與反熔絲電路10構造相同，唯一的差別是其接收不同的 SELECT信號。未示出的反熔絲電路也可以與反熔絲電路10的構造相
ii同。在反熔絲電路10'的情況下，其接收SELECTB'信號。在編程操作 中，寫功率電路72具有有限的電流驅動能力。由于具有編程相對容易 的MTJ的反熔絲電路被編程，其需要的電流通過寫電路中的返送操作 減少。例如，在反熔絲電路10中，晶體管60變成不導通以減少從寫功 率信號WP所需的電流，從而允許更多電流提供給其它反熔絲電路。 因為已經發現通常即使對于一千個和更多的反熔絲，也只有少數具有 需要明顯更多的電壓和電流來實現編程的MTJ，所以這一點可能很重 要。因而，寫功率電路可被設計有足夠高功率能力來編程簡單的MTJ, 并且隨著每次成功編程，更多的功率可被用于給剩余MTJ編程。尤其 由于非常困難的只是少數MTJ，并且困難與容易之間的差別相對較 大，所以，寫功率電路72使用寫電路20的返送技術最初僅提供有限的 功率，然后使用隨著MTJ被編程而增加的功率可用性來給困難MTJ編 程，可以顯著節省集成電路上所需的區域。
一種反熔絲電路具有讀出電路、反熔絲磁隧道結、多個基準磁隧 道結和寫電路。所述讀出電路具有第一輸入、第二輸入和輸出，讀出 放大器的輸出提供了指示反熔絲電路是具有第一阻抗狀態或是第二阻 抗狀態的邏輯值。反熔絲磁隧道結被連接到讀出電路的第一輸入。反 熔絲磁隨道結最初具有響應于接收預定編程電壓，可被永久改變為第 二阻抗狀態的第 一 阻抗狀態。多個基準磁隧道結被并行連接并且被連 接到讀出電路的第二輸入。多個基準磁隧道結每個均具有一定范圍內 的阻抗，以提供可由讀出電路確定為不同于反熔絲磁隧道結的第一阻 抗狀態和第二阻抗狀態中的每個的集體(collective)阻抗。寫電路被連 接到反熔絲磁隧道結，當寫電路能夠對反熔絲磁隧道結編程時，寫電 路有選擇地提供足以產生預定的編程電壓的電流。多個基準磁隧道結
還包括三個基準磁隧道結。讀出電路還包括第一和第二隔離晶體管。 第一和第二隔離晶體管被分別連接到第一輸入和第二輸入。第一和第
二隔離晶體管每個均具有比實現邏輯功能的讀出電路內的其它晶體管 厚的柵氧化物。第一和第二隔離晶體管將多個基準磁隧道結和反熔絲 磁隧道結與用于給讀出電路供電的供電電壓電隔離，并且將讀出電路與預定編程電壓電隔離。第一和第二隔離晶體管還包括在用于接收偏 置電壓的端子處連接在一起的控制電極。偏置電壓的功能是針對第一 和第二隔離晶體管中的每個，限制從其第一電流電極到第二電流電極 傳遞的電壓大小。讀出電路由單個控制信號控制。單個控制信號用來
預充電和均衡讀出電路的內部節點，并且在加電時被斷言(asserted)， 以及在穩定供電電壓和偏置電壓二者均已被施加于讀出電路之后被解 除斷言。讀出電路包括具有對稱設計和布局的晶體管電路，以提供在 第一輸入和第二輸入處的準確電流讀出，該對稱設計和布局將寄生不 平衡的影響最小化。寫電路包括晶體管，每個晶體管均具有比實現晶 體管邏輯功能的讀出電路內的晶體管厚的柵氧化物，并且允許比用于 給讀出電路供電更高的電壓施加于反熔絲磁隧道結。寫電路還包括電 流限制電路，其響應于反熔絲磁隧道結的阻抗的減少，用于從編程電 流的初始值減少反熔絲電路中的編程電流。寫電路還包括用于提供從 具有邏輯信號值的信號到用于預定編程電壓的較高電壓電位的接口的 電平轉換器。反熔絲電路還被用于系統中。該系統包括多個反熔絲電 路。每個反熔絲電路均具有連接到用于提供預定編程電壓的寫功率電 路的輸入，其中對所述多個反熔絲電路中的一個或多個編程以修改相 應反熔絲磁隧道結的阻抗狀態，從而寫功率電路防止在多個反熔絲電 路的初始供電期間無意中的編程。多個反熔絲電路中的兩個或更多被 同時編程以減少系統內編程時間。反熔絲電路還包括多個選擇信號， 其中所述多個選擇信號中的每個被連接到多個反熔絲電路中預定的一 個，用于選擇所述多個反熔絲電路的哪個被同時編程。
一種用于有選擇地編程反熔絲電路的方法包括提供最初具有第 一阻抗狀態的反熔絲磁隧道結；將寫電路連接到反熔絲磁隧道結，用 于通過提供預定編程電壓、寫電路而永久地將所述反熔絲磁隧道結改 變成第二阻抗狀態；并且響應于檢測到反熔絲磁隧道結的阻抗的減少，
將電流從施加于反熔絲磁隧道結的第一電流限制到較低的第二電流。 該方法還包括調整(fixing)第二電流以便沒有電流流向反熔絲磁隧道 結。該方法還包括調整第二電流以便沒有電流流向反熔絲磁隧道結。
13一種反熔絲電路包括讀出電路、反熔絲磁隧道結、基準阻抗和寫 電路。所述讀出電路具有第一輸入、第二輸入和輸出。讀出電路的輸 出提供了指示反熔絲電路是具有第一阻抗狀態或是第二阻抗狀態的邏 輯值。反熔絲磁隧道結被連接到讀出電路的第一輸入。反熔絲磁隧道 結最初具有響應于接收預定編程電壓，可被永久改變為第二阻抗狀態 的第一阻抗狀態。基準阻抗被連接到讀出電路的第二輸入。基準阻抗 不同于所述反熔絲磁隧道結的第一阻抗狀態和第二阻抗狀態中的每 個。寫電路被連接到反熔絲磁隧道結。當寫電路能夠對反熔絲磁隧道 結編程時，所述寫電路有選擇地提供足以產生預定的編程電壓的電流， 并且響應于檢測到反熔絲磁隧道結的阻抗的變化，將所述電流減少到 預定的較低值。寫電路包括每個均具有至少第一厚度的柵氧化物的晶 體管。讀出電路包括用于與反熔絲磁隧道結接口的并且具有至少第一 厚度的柵氧化物的晶體管。讀出電路還包括具有至少第二厚度的柵氧 化物的晶體管。第二厚度小于第一厚度。基準阻抗還包括在基準電壓 端子與讀出電路的第二輸入之間并行連接的多個基準磁隧道結。
一種反熔絲電路包括讀出電路、反熔絲磁隧道結、基準阻抗和寫 電路。所述讀出電路具有第一輸入、第二輸入和輸出。讀出電路的輸 出提供了指示反熔絲電路是具有第一阻抗狀態或是第二阻抗狀態的邏 輯值。反熔絲磁隧道結在讀出電路的第一輸入被連接到讀出電路的第 一晶體管。反熔絲磁隧道結最初具有響應于接收預定編程電壓，可被 永久改變為第二阻抗狀態的第 一 阻抗狀態。基準阻抗被連接到讀出電 路的第二輸入。基準阻抗不同于所述反熔絲磁隧道結的第 一 阻抗狀態 和第二阻抗狀態中的每個。寫電路被連接到反熔絲磁隧道結。當寫電 路能夠對反熔絲磁隧道結編程時，所述寫電路有選擇地提供足以產生 預定的編程電壓的電流。寫電路還包括每個均具有至少第一厚度的柵 氧化物的晶體管。讀出電路的第一晶體管也具有至少第一厚度的柵氧 化物。讀出電路還包括具有至少第二厚度的柵氧化物的晶體管，第二 厚度小于第一厚度。基準阻抗還包括在基準電壓端子與讀出電路的第 二輸入之間并行連接的多個基準磁隧道結。本領域的技術人員會很容易地想到對此處為了示意目的所選擇 的實施例進行各種改變和修改。例如，晶體管類型可以反置，施加于 柵極的邏輯狀態相應轉變。其它類型的反熔絲也可受益于本發明。在 這種修改和變化不偏離本發明的宗旨的程度上，其可被認為包含在僅 僅由所附權利要求的合理解釋所評估的其范圍內。
權利要求
1.一種反熔絲電路，包括具有第一輸入、第二輸入和輸出的讀出電路，所述讀出放大器的輸出提供指示所述反熔絲電路是具有第一阻抗狀態或是第二阻抗狀態的邏輯值；連接到所述讀出電路的第一輸入的反熔絲磁隧道結，所述反熔絲磁隧道結最初具有響應于接收預定編程電壓，可被永久改變為第二阻抗狀態的第一阻抗狀態；多個基準磁隧道結，并行連接并且被連接到所述讀出電路的第二輸入，所述多個基準磁隧道結的每個均具有一定范圍內的阻抗，以提供可由所述讀出電路確定為不同于所述反熔絲磁隧道結的第一阻抗狀態和第二阻抗狀態中的每個的集體阻抗；以及連接到所述反熔絲磁隧道結的寫電路，當所述寫電路能夠對所述反熔絲磁隧道結編程時，所述寫電路有選擇地提供足以產生預定的編程電壓的電流。
2. 如權利要求1所述的反熔絲電路，其中多個基準磁隧道結進一步包括三個基準磁隧道結。
3. 如權利要求1所述的反熔絲電路，其中所述讀出電路還包括被分別連接到第一輸入和第二輸入的第一和第二隔離晶體管，第一和第二隔離晶體管的每個具有比實現邏輯功能的所述讀出電路內的其它晶體管厚的柵氧化物，第一和第二隔離晶體管將所述多個基準磁電隔離，并且將所述讀出電路與所述預定編程電壓電隔離。
4. 如權利要求3所述的反熔絲電路，其中第一和第二隔離晶體管中的每個還包括在用于接收偏置電壓的端子處連接在一起的控制電極，所述偏置電壓的功能是針對第一和第二隔離晶體管中的每個限制從其第一電流電極到第二電流電極傳遞的電壓大小。
5. 如權利要求1所述的反熔絲電路，其中所述讀出電路被單個控制信號控制。
6. 如權利要求5所述的反熔絲電路，其中所述單個控制信號用來預充電和均衡所述讀出電路的內部節點，并且在加電時被斷言，以及在穩定供電電壓和偏置電壓均已被施加于所述讀出電路之后解除斷古
7. 如權利要求1所述的反熔絲電路，其中所述讀出電路還包括具有對稱設計和布局的晶體管電路以提供在第一輸入和第二輸入的準確電流讀出，所述對稱設計和布局將寄生不平衡的影響最小化。
8. 如權利要求1所述的反熔絲電路，其中所述寫電路包括晶體管，每個晶體管均具有比所述讀出電路內的實現晶體管邏輯功能的晶體管厚的柵氧化物，并且允許比用于給讀出電路供電更高的電壓施加于反熔絲磁隧道結。
9. 如權利要求1所述的反熔絲電路，其中所述寫電路還包括電流限制電路，所述電流限制電路響應于反熔絲磁隧道結的阻抗的減少，用于從編程電流的初始值減少反熔絲電路中的編程電流。
10. 如權利要求1所述的反熔絲電路，其中所述寫電路還包括用于提供從具有邏輯信號值的信號到用于預定編程電壓的較高電壓電位的接口的電平轉換器。
11. 如權利要求l所述的反熔絲電路，還被用于系統中，所述系統包括多個所述反熔絲電路，每個反熔絲電路均具有連接到用于提供所述預定編程電壓的寫功率電路的輸入，其中所述多個反熔絲電路中的一個或多個被編程以修改相應反熔絲磁隧道結的阻抗狀態，從而所述寫功率電路防止在所述多個反熔絲電路的初始供電期間無意中的編程。
12. 如權利要求ll所述的反熔絲電路，用于所述系統中，其中多個反熔絲電路中的兩個或更多被同時編程以減少系統內編程時間。
13. 如權利要求11所述的反熔絲電路，還包括多個選擇信號，所述多個選擇信號中的每個被連接到所述多個反熔絲電路中預定的一個，用于選擇所述多個反熔絲電路中的哪個被同時編程。
14. 一種用于有選擇地編程反熔絲電路的方法，包括提供最初具有第 一 阻抗狀態的反熔絲磁隧道結；將寫電路連接所述反熔絲磁隧道結，用于通過提供預定編程電壓、所述寫電路而永久地將所述反熔絲磁隧道結改變成第二阻抗狀態；以及響應于檢測到所述反熔絲磁隧道結的阻抗的減少，將電流從施加于所述反熔絲磁隧道結的第 一 電流限制到較低的第二電流。
15. 如權利要求14所述的方法，還包括調整第二電流以便沒有電流流向所述反熔絲磁隧道結。
16. —種反熔絲電路，包括具有第一輸入、第二輸入和輸出的讀出電路，所述讀出電路的輸出提供指示所述反熔絲電路是具有第 一 阻抗狀態或是第二阻抗狀態的邏輯值；連接到所述讀出電路的第一輸入的反熔絲磁隧道結，所述反熔絲磁隧道結最初具有響應于接收預定編程電壓，可被永久改變為第二阻抗狀態的第一阻抗狀態；連接到所述讀出電路的第二輸入的基準阻抗，所述基準阻抗不同于所述反熔絲磁隧道結的第一阻抗狀態和第二阻抗狀態中的每個；以及連接到所述反熔絲磁隧道結的寫電路，當所述寫電路能夠對所述反熔絲磁隧道結編程時，所述寫電路有選擇地提供足以產生預定的編程電壓的電流，并且響應于檢測到所述反熔絲磁隧道結的阻抗的變化，將所述電流減少到預定的較低值。
17..如權利要求i6所述的反熔絲電路，其中所述寫電路包括每個均具有至少第一厚度的柵氧化物的晶體管，所述讀出電路包括用于與所述反熔絲磁隧道結接口的并且具有至少第一厚度的柵氧化物的晶體管，所述讀出電路還包括具有至少第二厚度的柵氧化物的晶體管，所述第二厚度小于所述第 一厚度。
18.如權利要求16所述的反熔絲電路，其中基準阻抗還包括在基準電壓端子與讀出電路的第二輸入之間并行連接的多個基準磁隧道結。
19. 一種反熔絲電路，包括具有第一輸入、第二輸入和輸出的讀出電路，所述讀出電路的輸出提供指示所述反熔絲電路是具有第 一 阻抗狀態或是第二阻抗狀態的邏輯值；在所述讀出電路的第一輸入處被連接到所述讀出電路的第一晶體管的反熔絲磁隧道結，所述反熔絲磁隧道結最初具有響應于接收預定編程電壓，可被永久改變為第二阻抗狀態的第一阻抗狀態；連接到所述讀出電路的第二輸入的基準阻抗，所述基準阻抗不同于所述反熔絲磁隧道結的第一阻抗狀態和第二阻抗狀態中的每個；以及連接到所述反熔絲磁隧道結的寫電路，當所述寫電路能夠對所述反熔絲磁隧道結編程時，所述寫電路有選擇地提供足以產生預定的編程電壓的電流，所述寫電路還包括每個均具有至少第一厚度的柵氧化物的晶體管，所述讀出電路的第一晶體管也具有至少第一厚度的柵氧化物，所述讀出電路還包括具有至少第二厚度的柵氧化物的晶體管，所述第二厚度小于所述第 一厚度。
20. 如權利要求19所述的反熔絲電路，其中基準阻抗還包括在基準電壓端子與讀出電路的第二輸入之間并行連接的多個基準磁隧道結。
全文摘要
反熔絲電路(10)以每位方式提供指示MTJ(磁隧道結)反熔絲(18)是否響應于編程電壓已被預先編程為低阻抗狀態的信號。讀出放大器(12)提供阻抗狀態信號。多個基準磁隧道結(16)被并行連接并且被連接到讀出放大器(12)，每個(50、52、54)均具有一定范圍內的阻抗，以提供可被讀出放大器(12)確定為不同于MTJ反熔絲(18)的每個阻抗狀態的集體阻抗。當寫電路(20)能夠編程反熔絲磁隧道結(18)時，寫電路有選擇地提供足以產生編程電壓的電流。當檢測到MTJ反熔絲(18)中的阻抗的變化后，寫電路(20)降低提供給反熔絲(18)的電流。多個反熔絲可被同時編程。調整晶體管的柵氧化物厚度以得到最佳性能。
文檔編號G11C17/18GK101553878SQ200680020367
公開日2009年10月7日 申請日期2006年6月13日 優先權日2005年6月24日
發明者其特拉·K.·賽伯拉瑪尼安, 托馬斯·W.·安德 申請人:艾沃思賓技術公司