專利名稱：移位寄存器電路的制作方法
移位寄存器電路本發明涉及移位寄存器電路，特別用于向有源矩陣顯示裝置的顯 示像素提供行電壓。有源矩陣顯示裝置包括設置成行或列的像素陣列，并且每一像素 包括至少一個薄膜驅動晶體管和顯示元件，例如液晶單元。每一行的 像素共享一行導體，其連接到該行中的像素的薄膜晶體管的柵極。每一列的像素共享一列導體，向其提供像素驅動信號。行導體上的信號 決定晶體管是導通還是截止，并且當(通過行導體上的高壓脈沖)使 晶體管導通時，允許來自列導體的信號傳送到液晶材料的區域，由此 改變材料的光傳輸特性。有源矩陣顯示裝置的幀(場)周期需要在短的時間周期內對一行 像素進行尋址，并且這又對晶體管的電流驅動能力提出了要求以便將 液晶材料充電或放電到所期望的電壓電平。為了滿足這些電流要求， 提供給薄膜晶體管的柵極電壓需要以顯著的電壓擺動來波動。在非晶硅驅動晶體管的情況下，該電壓擺動大約為30伏。對于行導體中的大電壓擺動的要求需要使用高壓部件實施行驅 動電路。已經對將行驅動電路集成到與顯示像素陣列的基板相同的基板 上有非常大的興趣。 一種可能性是使用多晶硅用于像素晶體管，因為 該技術更容易適用于行驅動電路的高壓電路元件。于是失去了利用非 晶硅技術制造顯示陣列的成本優勢。因此對提供能夠利用非晶硅技術實現的驅動電路感興趣。非晶硅 晶體管的低遷移率以及應力引起的閾值電壓變化對利用非晶硅技術
實現驅動電路造成嚴重的困難。通常，將行驅動電路實施為移位寄存器電路，其用于依次輸出每 一行導體上的行電壓脈沖。基本上，移位寄存器電路的每一級包括連接在時鐘控制高電源線 與行導體之間的輸出晶體管，并且使驅動晶體管導通以將行導體耦合 到時鐘控制高電源線從而產生行尋址脈沖。為了確保行導體上的電壓 達到電源線電壓(即使串聯連接的驅動晶體管)，己知使用輸出晶體管的雜散電容來利用自舉效應。這在US 6 052 426中進行了討論。以這種方式使用驅動晶體管的雜散電容所帶來的問題是存在其 它的雜散影響，并且這些也在US 6 052 426中進行了討論。對此的一 個解決方案是通過引入第一附加電容器來消除雜散電容的影響，并且 引入專用于自舉操作的第二附加電容器。在US 6 052 426和US 6 064 713中公開了以這種方式利用附加自 舉電容器的移位寄存器電路。在這些電路中，通過輸入晶體管由前一 行的行脈沖對輸出晶體管的柵極進行充電。結果，可以施加到輸出晶 體管的最大柵極電壓取決于輸入晶體管的閾值電壓。特別地當使用非 晶硅技術實現移位寄存器電路時，這會成為電路性能中的限制因素。 這在低溫下尤其是一個問題，因為TFT遷移率此時處于其最低值， 而閾值電壓處于其最高值。根據本發明，提供一種包括多級的移位寄存器電路，每一級包括: 連接到前級的輸出的第一輸入；用于將第一時鐘控制電源線電壓耦合到該級的輸出的驅動晶體用于補償驅動晶體管的寄生電容的影響的補償電容器； 連接在驅動晶體管的柵極與該級的輸出之間的第一自舉電容器；
用于對第一自舉電容器進行充電并由第一輸入控制的輸入晶體管，其中每一級還包括耦合到比該級前兩級或更多級的那一級的輸 出的輸入部分，并且其中所述輸入部分包括連接在輸入晶體管的柵極 與第一輸入之間的第二自舉電容器。該電路設置使用兩個自舉電容器。 一個是用于確保能夠將全電源 線電壓耦合到輸出，而另一個是用于確保在柵極充電步驟期間將來自 前一級的全行電壓通過輸入晶體管耦合到驅動晶體管。該電路具有兩 個預充電操作周期——在對輸入晶體管的柵極進行預充電時的第一 周期和在對驅動晶體管的柵極進行預充電時的第二周期。這使得電路 對閾值電壓電平或變化較不敏感，并且能夠利用非晶硅技術來實現。每一級優選地還包括連接到下一級輸出的第二輸入，連接到復位 晶體管的柵極，該復位晶體管連接在驅動晶體管的柵極與低電源線之 間。因此該電路具有兩個預充電周期， 一個輸出周期和一個復位周期。每一級的補償電容器優選連接在驅動晶體管的柵極與第二時鐘 控制電源線電壓之間，所述第二時鐘控制電源線電壓與第一 電源線電 壓為互補時鐘控制。這用于消除驅動晶體管的寄生電容的影響。在一個實施例中，輸入部分包括用于將晶體管閾值電壓存儲在第 二自舉電容器上的電路元件。例如，輸入部分還可以包括第二輸入晶體管，其將比該級前兩級或更多級的那一級的輸出提 供給第一輸入晶體管的柵極；以及衰減晶體管，其與第二自舉電容器并聯連接用于衰減第二自舉電 容器上的電壓直到到達衰減晶體管的閾值電壓為止。優選地，衰減晶體管的柵極連接到第一輸入晶體管的柵極，以便 它們受到相同的電壓應力，并且衰減晶體管還可以具有與第一輸入晶 體管相同的尺寸。因此將衰減晶體管用作輸入晶體管的模型，并且使
用衰減晶體管的閾值電壓代表輸入晶體管的閾值電壓。輸入部分還可以包括其柵極連接到該級輸出的復位晶體管，用于 對第二自舉電容器進行放電。在另一個實施例中，輸入部分還包括第二輸入晶體管，該第二輸 入晶體管將比該級前兩級或更多級的那一級的輸出提供給第一輸入 晶體管的柵極，并且這可以向第二自舉電容器提供更高的電壓。然后可以將第一輸入晶體管連接在輸入線與驅動晶體管的柵極 之間，并且當前級的輸出為高時輸入線為高，且該輸入線至少緊接在 前級的輸出具有從高到底的轉變之后為高。輸入部分還可以包括連接在第一輸入晶體管的柵極與低電源線 之間的輸入部分復位晶體管。本發明的移位寄存器電路特別適合在有源矩陣顯示裝置(例如有 源矩陣液晶顯示裝置)的行驅動電路中使用。本發明還提供一種產生多級移位寄存器電路輸出的方法，對于該 移位寄存器電路的每一級，包括利用比該級前兩級或更多級的那一級的輸出對輸入晶體管的柵極進行充電，并將柵-源電壓存儲在第二自舉電容器上；利用比該級前一級或更多級的那一級的輸出通過輸入晶體管對 驅動晶體管的柵極進行充電，并對存儲驅動晶體管的柵-源電壓的第一自舉電容器進行充電；以及將第一時鐘控制電源線電壓通過驅動晶體管耦合到該級的輸出。 這里提供上述兩級預充電操作。此外，能夠利用下一級的輸出復位第一自舉電容器且能夠利用該 級的輸出復位第二自舉電容器。現在將參考附圖詳細說明本發明的實例，在附圖中
圖1示出公知的移位寄存器電路；
圖2示出本發明的移位寄存器電路的第一個實例；圖3示出圖2的電路的變化；圖4示出圖2的電路的操作時序；圖5示出本發明的移位寄存器電路的第二個實例；圖6示出圖5的電路的變化；圖7示出圖5的電路的操作時序；圖8示出對移位寄存器電路的修改以簡化操作該電路所需要的 外部定時信號；圖9示出用于有源矩陣液晶顯示器的公知像素結構的一個實例；以及圖IO示出一種包括行和列驅動電路的顯示器，其中可以使用本 發明的電路。圖1示出適用于非晶硅有源矩陣液晶顯示器(AMLCD)的公知 的高阻抗柵極驅動電路。所示出的電路為多級移位寄存器中的的單個 級，每一級用于向一行像素提供行電壓脈沖。在US 6052 426中描述 了類似的電路。該電路包括耦合在時鐘控制電源線Pn與由該級控制的行導體Rn 之間的輸出驅動晶體管T加ve。時鐘控制電源線(以及反相信號invPn)是兩相信號，并且時鐘控制電源線的周期決定移位寄存器級的順序操 作的時序。使用前一行RrM上的行脈沖通過接成二極管形式的輸入晶體管 Tin對輸出晶體管的柵極進行充電。第一電容器Q連接在輸出晶體管的柵極與控制線之間，該控制線將補碼信號傳送到時鐘控制電源線，并且電容器C！的目的是補償 輸出晶體管的內部寄生電容的影響。將附加的自舉電容器C2設置在輸出晶體管的柵極與行導體(即，通過下一行Rn+1上的行脈沖控制該級，該脈沖用于通過下拉輸出 晶體管的柵極電壓來使該級截止。通過與下一個行導體信號相關的輸 入晶體管T^+D向輸出晶體管的柵極提供下一行Rn+1上的行脈沖。該電路還具有在最初為電路上電時使用的兩個復位晶體管T,.n和TM。在操作中，在前一行脈沖期間輸入晶體管Tin對輸出晶體管的柵 極進行充電。在該前一行脈沖期間，電源線Pn為低而反相電源線hwPn 為高。通過該前一行脈沖使輸出晶體管導通，但是由于電源線Pn為 低，所以該級的輸出保持為低。在該充電階段期間，將自舉電容器C2充電到行電壓脈沖(小于 輸入晶體管Ti。的閾值電壓)。在下一個時鐘周期期間，時鐘信號Pn為高，并且該電壓增加通 過輸出晶體管上拉行導體Rn上的輸出電壓。自舉電容器C2的作用是 增大柵極電壓以確保將時鐘控制信號Pn的全電壓電平傳給行導體 Rn。晶體管T^+D隨后在下一行脈沖期間使輸出晶體管柵極電壓節點 復位。在空閑狀態下，將反相電源線invPn通過第一附加電容器C,的耦合設計成防止輸出晶體管的柵極在輸出晶體管Tdrwe接收來自Pn的脈 沖時導通。如上所述的電路的操作是本領域技術人員所公知的。如上所述，圖1的電路的操作的一個局限性是前一行脈沖的時序期間對輸出晶體管的柵極的充電取決于輸入晶體管Tin的閾值電壓。對于非晶硅晶體管而言，該閾值電壓是重要的，并且此外會隨著溫度和時間而顯著變化。本發明提供附加的輸入部分，其耦合到比該級靠前兩級的那一級的輸出。該輸入部分包括連接在輸入晶體管的柵極與第一輸入之間的
第二自舉電容器，并用于消除在驅動晶體管的柵極充電時輸入晶體管 的閾值電壓的影響。圖2示出本發明的移位寄存器電路的一個級。該電路包括用于將TFT閾值電壓采樣到第二自舉電容器Q上的 預充電電路IO。然后這用于自舉輸入TFTTin，導致將驅動晶體管的 柵極可靠充電為柵極電壓，而與輸入晶體管的閾值電壓無關。行電路 然后復位C3上的電荷，以便輸入TFTTin不偏移。圖2的電路的其它 部分與圖1中的相同，并且將不再重復對這些部件的說明預充電電路10具有連接到比所示出的級靠前兩級的那一級的輸出Rn-2的輸入。將該輸出Rn-2通過第二輸入晶體管T^耦合到第一輸入晶體管Tw的柵極。第二自舉電容器C3連接在第一輸入晶體管Tinl的柵極與前一級Rr^的輸出之間。衰減晶體管Tdeeay與第二自舉電容器C3并聯連接并且接成二極管 形式。衰減晶體管的柵極連接到第一輸入晶體管T^的柵極以便它們 經受相同的電壓應力。衰減晶體管優選還具有與第一輸入晶體管T^ 基本相同的尺寸。預充電部分10具有復位晶體管TKn)，該復位晶體管T一的柵極連接到級Rn的輸出，用于對第二自舉電容器C3進行放電。在操作中，比當前行靠后兩行的行Rn-2的行脈沖用于經由第二輸入晶體管Tin2對第一輸入晶體管Tinl的柵極和第二自舉電容器Q進行 充電。該充電受通過衰減晶體管Tdec;ay的充電的衰減的限制。當行n-2變為低時，衰減晶體管Td^y使第二自舉電容器Q兩端的電壓大約衰減到TFT閾值電壓。衰減晶體管Tdeeay和第一輸入晶體管Tinl總是經受相同的柵極偏置，因此甚至在發生任何閾值電壓偏移的情況下，它們仍會展現出相同的閾值電壓。當行n-l變為高時，通過第二自舉電容器C3自舉第一輸入晶體
管Tinl的柵極，導致對驅動晶體管Td^的可靠充電。當行n-l變為低時，不會通過Tinl除去電荷因為其在閾值附近。 相反，當行n—變為高時，放電晶體管T一就對第二自舉電容器C3兩端的電壓進行放電，使第一輸入晶體管Tini完全截止。電路操作然后如圖1中的公知電路那樣進行。可以將復位晶體管T,設置成其下側連接到低壓線V。ff (如圖所 示)，或者可以將其連接到前一行n-l。圖2的電路得益于少量的控制線。 一個缺點是從其它級的行輸出 中抽取對電路中的電容進行充電所需的電流，并且這限制性能。圖3示出對圖2的電路的修改，其中輸入晶體管Tinl和Tin2都將dc電壓"Vhigh"耦合到相應的電容器。在輸入部分10中示出附加的 復位晶體管。利用底部柵極晶體管技術更容易實現高dc電壓的耦合。 由于從dc電源中抽取充電電流，所以該設計減小了前一行上的負載。 這提供了改善的電路性能。圖3的電路的另一個優點是，可以控制該電路以提供操作的空閑 模式。在空閑狀態下，電路對行呈現出髙阻抗，從而可以通過連接到 行導體另一端的不同的行驅動電路來控制行脈沖。公知的是，在顯示 器的相對側上設置兩個行驅動電路，例如提供兩種不同的操作模式 (不同的電源、或在不同的方向上驅動以便不管怎樣都允許使用該顯 示器)，并且在這種情況下需要空閑模式。可以通過將Vhigh改為V。ff并施加Pn和反相脈沖來將空閑模式應 用于圖3的電路。圖4用于示意性地說明圖2的電路的操作的時序原理，并且相同 的普通原理適用于圖3。該圖示出時鐘控制電源線、第一輸入晶體管Tinl的柵極電壓、驅動晶體管Tdrive的柵極電壓和輸出Rn。在兩級之后的那一級的時序n-2期間，對第二自舉電容器Q進 行預充電。在該相的末端，存在電壓下降直到該電容器存儲閾值電壓 為止。在向輸入晶體管施加輸出脈沖n-l期間第二自舉電容器上的電 壓的這一衰減持續，并且到用于行n-l的輸出脈沖結束時，第二自舉 電容器兩端的電壓將衰減到閾值電壓，從而閾值補償對于輸入晶體管 有效，并且全行電壓用于對第一自舉電容器進行充電。在級n-l期間，將級n-l的輸出電容性地加到第二自舉電容器上 的電壓以得到驅動第一輸入晶體管Tinl的柵極電壓。在級n-l期間，還對第一自舉電容器C2進行充電，如從用于驅 動晶體管柵極的曲線中可以看出。在級n期間，將時鐘控制電源線電壓Pn加到第一自舉電容器C2 上的電壓以得到驅動晶體管Td^的柵極電壓。周期n的開始用于通過由Rn控制的復位晶體管T側對第二自舉電容器C3進行放電。本發明的電路特別適用于有源矩陣液晶顯示器的行驅動電路。 圖2所示的電路使用額外的輸入級來修正輸入TFT (Tin)的閾值電壓。圖4的時序圖使用兩相時鐘控制。實際上，圖3的電路的實施使用三相時鐘控制。換句話說，Pn-2和Pn的值不再相同。在圖7中示出三相時鐘控制的實例，下面對其進行說明。圖3中的dc電壓的使用需要三相位控制信號來防止C3和C2在Rn-2行脈沖期間充電。一個可選方案是調整輸入級以便不限于使Tin的有效柵極驅動電壓升高其閾值電壓，而是可以使驅動電壓升高更大的量。這還改善了 電路電容節點的充電，并因此改善操作。圖5示出根據本發明第二實施例的移位寄存器電路的一個級。 除了輸入部分10之外，該電路與圖2的電路相同，并且不再對重復的電路部件進行說明。此外，輸入部分10具有第二輸入晶體管Tin2，其將具有基于比該 級靠前兩級的那一級的輸出的時序的信號提供給第一輸入晶體管Tinl
的柵極。在圖4的電路中。兩級之前的輸出&.2控制該時序，但是將 不同的電壓波形施加到第二輸入晶體管Tin2的漏極，并且這被示為Ln.2。這將被稱為第二輸入線。相似地，第一輸入晶體管Tinl連接在第一輸入線與驅動晶體管Td^的柵極之間。當前一級的輸出為高時輸入線L^為高，從而該操作與圖2相似。然而，為了下述原因，緊接在前一級的輸出從高 轉變到低之后輸入也為高。第一和第二輸入線可以為時鐘控制信號，但它們可以是彼此互為延遲的信號，從而對于輸入時鐘Pn的每一個相位僅存在一個有效的 附加時鐘控制信號。或者，可以使用dc電壓。如在圖2的電路中那樣，第二自舉電容器C3連接在前一級的輸 出與第一輸入晶體管Tinl的柵極之間，并且以基于兩級之前的那 一級的輸出的時序對該第二自舉電容器進行充電。然而，不存在衰減 晶體管，從而第二自舉電容器上的電荷不受閾值電壓的限制，而可以 根據輸入U-2減去Tin2的閾值電壓的電壓來對其進行選擇。(任選的)輸入部分復位晶體管Tr2連接在第一輸入晶體管Tinl的柵極與低電源線V。ff之間，并且這用于驅動器的復位。第一輸入晶體管Tinl的柵極可以通過電容器C4連接到與第一輸 入線反相的時鐘控制信號，并且這防止Ln_的上升沿通過Tinl的 寄生柵-漏電容耦合并防止其導通。電容器C4將反相信號耦合進來， 以消除這一影響，并且因此選擇C4的值使其與T,nl的電容成比例， 該比例與d和驅動晶體管之間的比例相同。在圖5的實施例中，輸入部分反饋復位晶體管Tr(n)連接在第一輸入晶體管T^的柵極與前一級R^的輸出之間，并且此外，其柵極連接到該級的輸出，用于對第二自舉電容器C3進行放電。在圖5的電路的操作中，比Rn-2靠后兩級的那一級的輸出的高脈 沖再次通過第二輸入晶體管Tin2對第二自舉電容器Q進行充電。第
二輸入線U.2在該時間段內為高。沒有衰減晶體管來限制充電。因此， 取代將C3充電至閾值電壓，可以將其充電到小于第二輸入晶體管的 閾值電壓的第二輸入線的電壓。該第二輸入線通常傳送行電壓，但時 序不相同，如下所述。當前一級輸出Rn.,變為高且第一輸入線Ln.,也為高時，通過第二 自舉電容器c3自舉第一輸入晶體管Tinl的柵極，導致對驅動晶體管Tdrive的柵極的非常可靠的充電。當輸出R^變為低時，由于將Lw設置成保持高電平直到使C3放電之后，所以沒有經由Ti。,從第一自舉電容器C2除去電荷。這就是為什么盡管電壓電平可以相同但對于第一輸入Ln.,需要與輸出 的時序不同的時序的原因。行N—變為，反饋復位晶體管T輛就將對 C3上的電壓進行放電，以與圖2的實施例相同的方式使Tinl完全截止。 電路操作以與上述相同的方式進行。圖5的電路所具有的TFT的數量與圖2中的相同，但是需要一 些額外的時鐘線。然而，第一輸入晶體管T^的自舉要好得多。如果TFT工藝具有充分良好的開關特性，則與行高壓等效的DC 電壓可以取代時鐘控制信號Ln。在這種情況下，不需要電容器C4和反相時鐘U，并且甚至進一 步改善電路性能。圖5的電路具有與上述相同的優點內部電容節點是從時鐘線 U而不是從先前行抽取充電電流。這降低了需要由每一輸出TFT驅 動的負載。該電路還具有以下優點通過施加適當的信號，行驅動器可以保 持在空閑狀態，而另一行驅動器利用不同的脈沖序列驅動顯示器。如 上所述，例如，這可以用于提供能夠在正向或反向上進行掃描的顯示 器。圖6示出圖5的電路的修改，其中再次使用dc電壓以代替定時
信號U，并且這又是最適合于底部柵極工藝。這減小了時鐘計數并避 免了需要電容C4。可以以與參考圖3所述相同的方式使該電路空閑。圖7示出用于圖5的電路的時鐘時序圖，并示出用于三個連續行 的輸入線L的信號以及用于三個連續行的電源線的信號。如所示出的那樣，輸入線L上的脈沖的持續時間長于行尋址周 期，并且該持續時間例如被示為60iis。時鐘控制電^!^線脈沖更短， 例如被示為40us。該時序圖所示的信號具有重復的脈沖，從而僅需要三個不同的電 源P和輸入線L波形和它們的反碼來對整個陣列進行尋址。顯而易見，移位寄存器電路的每一級需要用于修正操作的兩個定 時脈沖， 一個來自前一行， 一個來自兩行之后的那一行。因此，對于 第一移位寄存器電路級，需要兩個外部產生的定時信號來啟動移位寄 存器電路的修正操作。與圖1所示的對于第一移位寄存器電路級僅需 要一個起始脈沖以復制信號R^的較簡單電路相比，這可能是該電路 的缺點。圖8示出構造移位寄存器電路以便僅需要一個起始脈沖的方法。移位寄存器具有第一起始電路11，其需要單個起始信號并且模 仿來自前一級的輸出。該電路還使用時鐘控制電源線信號Pn和 invPn。該電路產生輸出信號，以便單個起始信號和(由該電路內部 產生的)輸出信號可以提供下一級的定時所需要的兩個在先信號。可以將該第一級看作"類型l"移位寄存器電路，其僅依賴于一 個在先級。如可以從圖8中所看到的那樣，電路11可以包括圖1所 示的公知移位寄存器級。然而，可以將電路11簡單地設計成提供作 為起始/復位脈沖的適當延遲版本的輸出，并且因此可以包括較簡單 的電路以執行延遲功能。起始/復位信號為外部定時信號，并且因此其可以具有干凈的波 形。由于脈沖通過該移位寄存器級傳播，因此脈沖質量退化。然而，由于類型1電路處于移位寄存器鏈的頂部，所以可以將其用作用于第 一行的移位寄存器級。因此，電路11可以包括用于驅動第一行像素 的第一移位寄存器級，否則可以將其簡單地設置成將單個起始脈沖轉 化為兩個定時脈沖，然后將這兩個定時脈沖用于移位寄存器電路的第 一級。這實質上包括如上所述的延遲功能，延遲對應于順序移^t寄存 器級的輸出之間的時間。圖8的實例使用電路11來簡單地用于定時，并且將下一級示為驅動"行0"。如所示出的那樣，可以將后面的級看作"類型2"電路，并且這 些為根據本發明的電路，包括任何變化和可選方案。因此每一移位寄 存器級12、 14包括如參考圖2至7所述的電路。用于第一行的級12接收作為Rn_2輸入的起始/復位脈沖和作為 R^輸入的電路11的輸出。電路12還將其輸出反饋到電路11作為用 于電路ll的Rn+,輸入。然后將其余的移位寄存器電路級依次連接起來。適當地選擇移位寄存器級的電路設計，可以利用兩相時鐘信號和 單個起始脈沖來實現整個電路。上面的電路需要補償電容器Cl (用于補償驅動晶體管的寄生電 路的影響)的電容和驅動晶體管的漏極電容的良好匹配。將利用最精 細的分辨率工藝制造驅動晶體管，以節省空間和功率。這會由于線寬 變化而導致寄生電容的變化。因此，很難獲得與電容器C1的良好匹 配，這又會限制電路的工作范圍。通過使反相時鐘信號iiwPn的幅度可以針對非反相時鐘信號Pn 的幅度進行單獨調整來解決該問題。然后在器件制造之后，可以選擇 反相信號以適合于具有特定工藝變化的驅動晶體管的尺寸。這具有與 改變電容器的尺寸相同的電效應，但不需要改變物理電容器設計。這 一調整可以在制造之后進行，并且因此可以用于補償不期望的或不可預測的工藝變化，例如線寬。非反相時鐘用于形成級的輸出，而反相時鐘輸入用于補償信號， 并且這能夠使兩個信號被獨立處理，而一個信號的變化不會對電路對 另一信號的響應產生不利的影響。可變的反相時鐘幅度還可以用于補償周圍的環境。例如，其可以 在高溫下增加以擴展電路操作的溫度上限，并且其可以在低溫下減小 以擴展電路操作的溫度下限。圖9示出有源矩陣液晶顯示器的常規像素結構。將顯示器設置成 采用行和列方式的像素陣列。每一行像素共享公用行導體21，并且 每一列像素共享公用列導體22。每一個像素包括串聯設置在列導體 22與公用電極28之間的薄膜晶體管24和液晶單元26。通過在導行 導體21上提供的信號使晶體管24導通和截止，如上所述。每一像素 還包括存儲電容器30，該電容器在其一端32連接到下一行電極、前 一行電極或單獨的電容器電極。該電容器30存儲驅動電壓，以便在 使晶體管24截止之后將信號保持在液晶單元26上。為了將液晶單元26驅動到所期望的電壓以獲得所需的灰度電 平，與行導體21上的行尋址脈沖同步地，在列導體22上提供適當的 信號。該行尋址脈沖使薄膜晶體管24導通，由此允許列導體22將液 晶單元26充電到所期望的電壓，并且還將存儲電容器30充電到相同 的電壓。在行尋址脈沖的末端，晶體管24截止，并且當開始對其它 行進行尋址時存儲電容器30保持單元26上的電壓。存儲電容器30 減小液晶泄漏的影響并減小由液晶單元電容的電壓依賴性引起的像 素電容的百分比變化。順序地對行進行尋址以便在一幀周期中對所有行進行尋址并且 在隨后的幀周期中進行刷新。如圖10所示，通過行驅動電路40提供行尋址信號，并通過列尋 址電路42將像素驅動信號提供給顯示像素陣列44。本發明的電路適
用于行驅動電路，并且利用非晶硅工藝進行制造。可以將電路元件集 成到有源矩陣顯示器基板上。本發明的電路在低溫和更寬的工藝容限下導致好得多的操作。這 可以用于允許更小的部件用于特定的應用，導致更低的功率和更小的電路設計，盡管包括額外的TFT (它們都很小)。在上述實例中，由下一級控制的復位晶體管T^+D連接在驅動晶 體管的柵極與低電源線之間。或者其可以連接在驅動晶體管的柵極與 行輸出之間，即跨在第一自舉電容器C2的兩端。此外，該復位晶體 管可以連接到不同級的輸出，例如級n+2、 n+3等(高至n+時鐘相位 的數量-l)。從上述兩個實例中明顯看出，輸入部分的復位晶體管T一可以連 接在第一輸入晶體管Tinl的柵極與低電源線V。ff之間或連接在第一輸 入晶體管Tim的柵極與前一行輸出n-l之間，即跨在第二自舉電容器 C3的兩端。這兩種可能性對于所示的兩個實例都是可能的。該復位晶 體管的柵極還可以連接到不同級的輸出，例如級n+l、 n+2等。該電 路還能夠在根本不存在復位晶體管的情況下工作。在圖5的實例中，如在圖2的實例中那樣，第二輸入晶體管Tin2可以接成二極管方式，由此除去與L^2的連接。因此，圖5的實施例 不需要與第二輸入線Ln—2的連接。與Ln.2的連接提供電路保持在空閑 狀態下的能力，而對顯示器進行不同的驅動，如上所述。上面詳述的實例使用來自后兩級的輸出作為控制信號。然而，可 以利用來自更后面的級的輸出來實現雙預充電效應。例如，不是像在 上述實施例中那樣使用Rn-l和Rn-2，而是將電路設計成使用Rn-2 和Rn-4。如果將柵極驅動器劃分成奇數和偶數兩個部分，各自在陣 列的不同側上，則這將是所期望的。該實例還示出在所示的實施例中 由前一級的輸出控制的柵極充電實際上還可以由更后面的級控制。如上所述，本發明特別適用于利用非晶硅晶體管的實施，并且為 此，所示的電路使用n型晶體管。然而，本發明還可應用于其它電路 工藝，例如有機薄膜晶體管(經常將其實施為p型器件)或低溫多晶 硅(可以將其實施為PMOS器件)。在不改變操作原理的情況下可以 利用p型晶體管實現本發明的電路，并且這會被本領域技術人員所理 解。本發明不旨在受限于任何特定的工藝類型。因此顯而易見地，可以對詳細描述的具體電路進行大量的修改， 并且許多其它的修改對于本領域技術人員來說是顯而易見的。
權利要求
1、 一種包括多級的移位寄存器電路，每一級包括連接到前級的輸出的第一輸入(R^);用于將第一時鐘控制電源線電壓(Pn)耦合到該級的輸出(Rn)的驅動晶體管(Tdrive);用于補償所述驅動晶體管的寄生電容的影響的補償電容器(C,);連接在所述驅動晶體管的柵極與該級的輸出(Rn)之間的第一自舉電容器(C2);以及用于對所述第一自舉電容器(C2)進行充電并由所述第一輸入(Rw)控制的輸入晶體管(Tinl)，其中每一級還包括耦合到比該級前兩級或更多級的那一級的輸出(Rn-2)的輸入部分(10)，并且其中所述輸入部分包括連接在所述 輸入晶體管(Tinl)的柵極與所述第一輸入(Rn-,)之間的第二自舉電 容器(C3)。
2、 如權利要求l所述的電路，其中所述輸入部分耦合到比該級 前兩級的那一級的輸出(Rn-2)。
3、 如權利要求1或2所述的電路，其中每一級還包括連接到下 一級的輸出的第二輸入(Rn+1)。
4、 如權利要求3所述的電路，其中所述第二輸入(Rn+1)連接到 復位晶體管(TKn+1))的柵極，該復位晶體管連接在所述驅動晶體管 的柵極與低電源線(V。ff)之間。
5、 如任何前述權利要求所述的電路，其中每一級的所述補償電 容器(Q)連接在所述驅動晶體管的柵極與第二時鐘控制電源線電壓 (invPn)之間，該第二時鐘控制電源線電壓與所述第一電源線電壓 (Pn)為互補時鐘控制。
6、 如任何前述權利要求所述的電路，其中所述輸入部分(10) 包括用于將晶體管閾值電壓存儲在所述第二自舉電容器(C3)上的電 路元件。
7、 如任何前述權利要求所述的電路，其中所述輸入部分還包括 第二輸入晶體管(Tin2)，其將比該級前兩級的那一級的輸出提供給所述第一輸入晶體管(Tinl)的柵極；以及衰減晶體管(Tdeeay)，其與所述第二自舉電容器并聯連接，用于 衰減所述第二自舉電容器上的電壓直到到達所述衰減晶體管的閾值 電壓為止。
8、 如權利要求7所述的電路，其中所述衰減晶體管(Tdeeay)的 尺寸基本上與所述第一輸入晶體管(Tinl)相同。
9、 如權利要求1至5中的任何一項所述的電路，其中所述輸入 部分(10)還包括第二輸入晶體管(Tin2)，其將比該級前兩級的那一 級的輸出提供給所述第一輸入晶體管(Tinl)的柵極。
10、 如權利要求9所述的電路，其中所述第一輸入晶體管(Tinl) 連接在輸入線(L^)與所述驅動晶體管(Tdrive)的柵極之間，并且 其中在前級的輸出為高時所述輸入線(Ln.。為高，并且其至少緊接 在前級的輸出具有從高到低的轉變之后為高。
11、 如權利要求io所述的電路，其中所述輸入線在該電路操作期間一直為高。
12、 如權利要求10或11所述的電路，其中所述輸入部分還包括 輸入部分復位晶體管(TV2)，其連接在所述第一輸入晶體管(Tinl)的 柵極與低電源線(V。ff)之間。
13、 如任何前述權利要求所述的電路，其中所述輸入部分還包括 反饋復位晶體管(TKn))，其柵極連接到該級的輸出，用于對所述第二 自舉電容器(C3)進行放電。
14、 如任何前述權利要求所述的電路，其中提供起始電路(11)， 其接收作為輸入的起始信號(起始/復位)，并提供所述起始信號的延 遲版本作為輸出，并且其中所述第一移位寄存器級(12)接收作為前 級的輸出的所述起始電路(11)的輸出，并接收作為比該級前兩級或 更多級的那一級的輸出的所述起始信號(起始/復位)。
15、 如權利要求14所述的電路，其中通過移位寄存器級之間的 時間延遲來延遲所述起始電路(11)的輸出。
16、 如權利要求14或15所述的電路，其中將所述起始電路的輸 出用作所述移位寄存器電路的第一輸出。
17、 如任何前述權利要求所述的電路，利用非晶硅工藝來實現。
18、 一種有源矩陣顯示裝置，包括 由有源矩陣顯示像素構成的陣列； 行驅動電路，包括如任何前述權利要求所述的移位寄存器電路。
19、 如權利要求18所述的有源矩陣顯示裝置，包括有源矩陣液 晶顯示裝置。
20、 一種產生多級移位寄存器電路輸出的方法，對于該移位寄存器電路的每一級，包括利用比該級前兩級或更多級的那一級的輸出(Rn-2)對輸入晶體 管(Tinl)的柵極迸行充電，并將柵-源電壓存儲在第二自舉電容器(C3) 上；利用比該級前一級或更多級的那一級的輸出通過所述輸入晶體 管(TinI)對驅動晶體管(Tdrive)的柵極進行充電，并對存儲所述驅 動晶體管的柵-源電壓的第一自舉電容器(C2)進行充電；以及將第一時鐘控制電源線電壓(Pn)通過所述驅動晶體管耦合到該 級的輸出。
21、 如權利要求17所述的方法，還包括在將柵-源電壓存儲在所 述第二自舉電容器(C3)上之后，對所述第二自舉電容器(C3)進行放電直到將閾值電壓存儲在所述第二自舉電容器上為止。
22、 如權利要求20或21所述的方法，還包括將第二時鐘控制電 源線電壓(invPn)通過補償電容器(C,)耦合到所述驅動晶體管的柵 極，所述第一和第二時鐘控制電源線電壓為互補時鐘控制。
23、 如權利要求20、 21或22所述的方法，還包括利用下一級的 輸出(Rn+1)來復位所述第一自舉電容器(C2)。
24、 如權利要求20至23中的任何一項所述的方法，還包括利用 該級的輸出(Rn)來復位所述第二自舉電容器(C3)。
25、 如權利要求20至24中的任何一項所述的方法，其中利用比 該級前兩級的那一級的輸出(Rn-2)對所述輸入晶體管(Tinl)的柵極 進行充電，并利用該級的前一級的輸出對所述驅動晶體管(Tdrive)的 柵極進行充電。
全文摘要
移位寄存器電路的每一級包括連接到前級的輸出的第一輸入(R<sub>n-i</sub>)；用于將第一時鐘控制電源線電壓(P<sub>n</sub>)耦合到該級的輸出(R<sub>n</sub>)的驅動晶體管(T<sub>drive</sub>)；用于補償驅動晶體管的寄生電容的影響的補償電容器(C-i)；連接在驅動晶體管的柵極與該級的輸出(R<sub>n</sub>)之間的第一自舉電容器(C<sub>2</sub>)；以及用于對第一自舉電容器(C<sub>2</sub>)進行充電并由第一輸入(R<sub>n-i</sub>)控制的輸入晶體管(T，ni)。每一級具有耦合到比該級前兩級(或更多級)的那一級的輸出(R<sub>n-2</sub>)的輸入部分(10)，該輸入部分包括連接在輸入晶體管(T，ni)的柵極與第一輸入(R<sub>n-i</sub>)之間的第二自舉電容器(C<sub>3</sub>)。使用兩個自舉電容器使得該電路對于閾值電壓電平或變化較不敏感，并且能夠利用非晶硅工藝來實現。
文檔編號G11C19/18GK101147202SQ200680009086
公開日2008年3月19日 申請日期2006年3月20日 優先權日2005年3月22日
發明者S·C·迪恩 申請人:皇家飛利浦電子股份有限公司