閃存器件及其讀取方法

專利名稱：閃存器件及其讀取方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種閃存器件及其讀取方法，并且更具體地涉及一種閃 存器件及其讀取方法，其不受頁(yè)面緩沖器的感測(cè)節(jié)點(diǎn)接線之間干擾的影 響。最近，已經(jīng)有對(duì)其中可以電編程和擦除并且不需要周期性刷新的半 導(dǎo)體存儲(chǔ)器件的增加的需求。另外，已經(jīng)對(duì)高度集成存儲(chǔ)器件有力度地 執(zhí)行了研究和開(kāi)發(fā)以制造具有大數(shù)據(jù)容量的存儲(chǔ)器件。這里"編程"是 指在存儲(chǔ)器單元上寫數(shù)據(jù)并且"擦除"是指擦除寫在存儲(chǔ)器單元上的數(shù) 據(jù)。同時(shí)開(kāi)發(fā)了 NAND型閃存器件，其中多個(gè)存儲(chǔ)器單元被串聯(lián)連接以 便以形成串的方式高度地集成存儲(chǔ)器件(即一種配置，其中彼此相鄰的 單元共占一漏區(qū)或一源區(qū))。與NOR型閃存器件相對(duì)，NAND型閃存 器件為一種讀取隨后信息的存儲(chǔ)器件。編程和擦除NAND型閃存器件 以如下方式執(zhí)行將電子注入浮柵并且將它們從該處放出，以通過(guò)使用 F-N隧穿(tunneling)方法控制存儲(chǔ)器單元的閾值電壓。另夕卜，頁(yè)面緩沖器被使用在NAND型閃存器件中以在短時(shí)段中存儲(chǔ) 大量的信息。圖l是存儲(chǔ)器件的電路，其示出了根據(jù)傳統(tǒng)技術(shù)的存儲(chǔ)器件的頁(yè)面 緩沖器。參見(jiàn)圖1,頁(yè)面緩沖器(例如PB[O])包括位線選擇單元10，其 可選擇地將感測(cè)節(jié)點(diǎn)SO0]連接到偶數(shù)位線BLe0或奇數(shù)位線BLo
重 置到低電平。另外，處于高電平的放電開(kāi)關(guān)DISCHe、 DISCHo施加到 位線選擇單元10的NMOS晶體管Nl和N2。相應(yīng)地，NMOS晶體管 Nl、 N2被接通以將偏置電壓VIRPWR施加到位線BLe網(wǎng)、BLo0。 此時(shí)，偏置電壓VIRPWR是0V并且因此位線BLe網(wǎng)、BLo0被放電 到成為0V。同時(shí)，處于低電平的預(yù)充電信號(hào)PRECHb被施加到感測(cè)單元20的 PMOS信號(hào)上，以將感測(cè)節(jié)點(diǎn)SO[l預(yù)充電到高電平。例如，如果偶數(shù) 位線BLe
的感測(cè)節(jié)點(diǎn)SO[O和SO[l
之間的間隙變窄使得耦合電容Cso增大，并且可能產(chǎn)生感測(cè)節(jié)點(diǎn)的電壓 下降，并且如果在讀取操作中存儲(chǔ)器單元數(shù)據(jù)為'O，，可能由于頁(yè)面緩 沖器的錯(cuò)誤相應(yīng)地導(dǎo)致感測(cè)'1，數(shù)據(jù)的故障。發(fā)明內(nèi)容本發(fā)明的技術(shù)主題是提供一種閃存器件及其讀取方法，其中在閃存 器件的頁(yè)面緩沖器中，傳送單元設(shè)置在位線和感測(cè)節(jié)點(diǎn)之間，并且相應(yīng) 感測(cè)節(jié)點(diǎn)接線的長(zhǎng)度被配置為相同的。另外，多個(gè)感測(cè)節(jié)點(diǎn)的接線被設(shè) 置在分開(kāi)的低電平和高電平上以彼此不相鄰，使頁(yè)面緩沖器的感測(cè)節(jié)點(diǎn) 的加載時(shí)段相同并且避免感測(cè)節(jié)點(diǎn)接線之間的耦合電容，從而得到精確 的讀取操作。
根據(jù)本發(fā)明的一方面的閃存器件包括多個(gè)存儲(chǔ)器單元，其中所述 多個(gè)存儲(chǔ)器單元包括連接到多對(duì)位線的多個(gè)存儲(chǔ)器單元陣列；以及多個(gè)頁(yè)面緩沖器，用于讀取所述多個(gè)存儲(chǔ)器單元中的所選的、連接到相應(yīng)的 位線對(duì)的存儲(chǔ)器單元上的數(shù)據(jù)，其中所述多個(gè)頁(yè)面緩沖器的每個(gè)都包 括位線選擇單元，其在所述位線對(duì)中選擇一個(gè)位線并且將其連接到共 享節(jié)點(diǎn)；傳送單元，其將所述位線選擇單元連接到感測(cè)節(jié)點(diǎn)；以及感測(cè) 單元，其將在所選的存儲(chǔ)器單元上的、通過(guò)感測(cè)節(jié)點(diǎn)而傳送的數(shù)據(jù)存儲(chǔ)， 其中位線選擇單元設(shè)置在存儲(chǔ)器件的高電壓區(qū)上，并且傳送單元和感測(cè) 單元設(shè)置在器件的低電壓區(qū)上。另外，所述多個(gè)頁(yè)面緩沖器的每個(gè)都包括位線選擇單元，其在所 述位線對(duì)中選擇一個(gè)位線并且將其連接到共享節(jié)點(diǎn)；傳送單元，其將所 述位線選擇單元連接到所述感測(cè)節(jié)點(diǎn)；以及感測(cè)單元，其將在所選的存 儲(chǔ)器單元上的、通過(guò)感測(cè)節(jié)點(diǎn)而傳送的數(shù)據(jù)存儲(chǔ)，其中位線選擇單元設(shè) 置在存儲(chǔ)器件的高電壓區(qū)上，并且傳送單元和感測(cè)單元設(shè)置在器件的低 電壓區(qū)上。一種閃存器件的讀取方法，包括步驟將所述多個(gè)存儲(chǔ)器單元中所 選的存儲(chǔ)器單元所連接到的選擇位線連接到所述多個(gè)頁(yè)面緩沖器的相 應(yīng)的共享節(jié)點(diǎn)；將共享節(jié)點(diǎn)預(yù)充電到高電平，并且隨后將所選存儲(chǔ)器單 元上的數(shù)據(jù)從共享節(jié)點(diǎn)傳送到感測(cè)節(jié)點(diǎn)；以及將傳送到感測(cè)節(jié)點(diǎn)的所選 存儲(chǔ)器單元上的數(shù)據(jù)存儲(chǔ)在頁(yè)面緩沖器上。


附圖被包括以提供對(duì)本發(fā)明的進(jìn)一步理解并且被結(jié)合在這里構(gòu)成 此申請(qǐng)的一部分，

了本發(fā)明的實(shí)施例，并且與說(shuō)明書一起用于 解釋本發(fā)明的原理。在圖中圖l是存儲(chǔ)器件的電路，用于示出根據(jù)傳統(tǒng)技術(shù)的存儲(chǔ)器件的頁(yè)面 緩沖器。圖2是波形圖，示出如圖1中配置的閃存器件上的頁(yè)面緩沖器的讀 取操作。圖3示出根據(jù)感測(cè)節(jié)點(diǎn)的接線長(zhǎng)度的感測(cè)節(jié)點(diǎn)電壓的電荷共享。 圖4示出根據(jù)傳統(tǒng)技術(shù)的頁(yè)面緩沖器的讀取裕度；圖5示出根據(jù)本發(fā)明的一實(shí)施例的閃存器件的配置；圖6示出如圖5中所示的頁(yè)面緩沖器的詳細(xì)電路；圖7是信號(hào)的波形圖，示出通過(guò)使用如圖6中所示的頁(yè)面緩沖器的 閃存器件的讀取方法。圖8是概念圖，示出在根據(jù)本發(fā)明的讀取操作中的電荷共享操作； 以及圖9示出根據(jù)本發(fā)明的讀取操作中的讀取裕度。
具體實(shí)施方式
下面將結(jié)合附圖描述本發(fā)明的優(yōu)選實(shí)施例。但是，應(yīng)該理解前面的 總體描述和下面的詳細(xì)描述兩者都是示范性和解釋性的并且旨在提供 對(duì)要求保護(hù)的本發(fā)明的進(jìn)一步解釋。圖5示出根據(jù)本發(fā)明一實(shí)施例的閃存器件的配置。參見(jiàn)圖5，閃存器件包括存儲(chǔ)器單元陣列100，多個(gè)位線選擇單元 110到lln，其中n是整數(shù)；多個(gè)傳送單元120到12n，其中n是整數(shù)； 以及多個(gè)發(fā)送單元130到13n,其中n是整數(shù)。存儲(chǔ)器單元陣列100包括多個(gè)存儲(chǔ)器單元，并且多個(gè)存儲(chǔ)器單元被 連接為串結(jié)構(gòu)以形成多個(gè)位線BLe和BLo。多個(gè)位線選擇單元110到 lln的每個(gè)都連接到位線對(duì)BLe和BLo，并且將位線對(duì)BLe和BLo的 一個(gè)位線連接到共享線(例如BLCM[O)。多個(gè)傳送單元120到12n的 每個(gè)都分別連接在共享線BLCM
之間，使得其將共享線BLCM
到BLCM[n]連接到感測(cè)節(jié)點(diǎn) SO[Ol到SO[n。多個(gè)感測(cè)單元130到On的每個(gè)都分別連接到感測(cè)節(jié) 點(diǎn)SO[O到SOn，并且感測(cè)和存儲(chǔ)傳送到感測(cè)節(jié)點(diǎn)SO[O到SO[nl 的數(shù)據(jù)。多個(gè)位線選擇單元110到lln形成在高電壓晶體管區(qū)HVN上， 并且多個(gè)傳送單元120到12n和多個(gè)感測(cè)單元130到13n形成在低電壓 區(qū)LVN上。
同時(shí)，頁(yè)面緩沖器包括 一個(gè)位線選擇單元(例如110),其連接到 一對(duì)位線BLe和BLo; —個(gè)傳送單元(例如120);以及一個(gè)感測(cè)單元 (例如130)。多個(gè)感測(cè)節(jié)點(diǎn)SO[O到SO[nI以相同長(zhǎng)度設(shè)置在低電壓 區(qū)LVN上。這里，感測(cè)節(jié)點(diǎn)不是彼此相鄰而形成，并且根據(jù)感測(cè)單元 130到13n的設(shè)置而設(shè)置在不同的電平上(例如高電平和低電平)。由 此，在感測(cè)節(jié)點(diǎn)SO0到SO[n之間不存在耦合電容。圖6示出如圖5中所示的頁(yè)面緩沖器的詳細(xì)電路。參見(jiàn)圖6，頁(yè)面緩沖器PB包括位線選擇單元110、傳送單元120和 感測(cè)單元130。位線選擇單元110包括多個(gè)NMOS晶體管Nil到N14。 NMOS晶 體管Nil連接在位線BLe和偏置電壓VIRPWR之間，并且響應(yīng)放電信 號(hào)DISCHe將偏置電壓VIRPWR施加到位線BLe。 NMOS晶體管N12 連接在位線BLo和偏置電壓VIRPWR之間，并且響應(yīng)放電信號(hào)DISCHo 將偏置電壓VIRPWR施加到位線BLo。 NMOS晶體管N13連接在位線 BLe和共享線BLCM之間，并且響應(yīng)位線選擇信號(hào)BSLe將位線BLe 連接到共享線BLCM。 NMOS晶體管N14連接在位線BLo和共享線 BLCM之間，并且響應(yīng)位線選擇信號(hào)BSLo將位線BLo連接到共享線 BIXM。傳送單元120連接在共享線BLCM和感測(cè)節(jié)點(diǎn)SO之間，并且響應(yīng) 感測(cè)信號(hào)SENSE將共享線BLCM連接到感測(cè)節(jié)點(diǎn)SO。感測(cè)單元130包括PMOS晶體管Pll、多個(gè)NMOS晶體管N16到 N19、鎖存器LAT、以及反相器IVll。 PMOS晶體管Pll連接在電源 電壓和感測(cè)節(jié)點(diǎn)SO之間，并且響應(yīng)預(yù)充電信號(hào)PRECHb將電源電壓 連接到感測(cè)節(jié)點(diǎn)SO。鎖存器LAT包括反相器IV12和IV13,它們?cè)诠?jié) 點(diǎn)QA和QB之間以相反方向并聯(lián)連接。NMOS晶體管N16和N17串 聯(lián)連接在節(jié)點(diǎn)QB和地電源Vss之間，并且分別響應(yīng)感測(cè)節(jié)點(diǎn)SO和讀 取信號(hào)READ的電壓械一驅(qū)動(dòng)。NMOS晶體管N16和N17凈皮同時(shí)接通以 將節(jié)點(diǎn)QB連接到地電源。NMOS晶體管N18連接在節(jié)點(diǎn)QA和地電 源之間，并且響應(yīng)重置信號(hào)RESET將節(jié)點(diǎn)QA連接到地電源。反相器 IVll連接到節(jié)點(diǎn)QB，并且輸出節(jié)點(diǎn)QB的相反信號(hào)。NMOS晶體管 N19連接在反相器IVll的輸出端和感測(cè)節(jié)點(diǎn)SO之間，并且響應(yīng)編程 信號(hào)PGM將反相器IVll的輸出信號(hào)傳送到感測(cè)節(jié)點(diǎn)SO。囝7是信號(hào)的波形囝，示出通過(guò)使用如囝6中所示的頁(yè)面緩沖器的 閃存器件的讀取方法。圖8是概念圖，示出在根據(jù)本發(fā)明的讀取操作中的電荷共享操作； 以及參見(jiàn)圖5到9，根據(jù)本發(fā)明的閃存中的讀取操作的詳細(xì)描述如下。 這里，將給出對(duì)作為本發(fā)明一實(shí)施例的讀取偶數(shù)位線BLe上的數(shù)據(jù)的方 法的描述。在第一步驟(T1)中，對(duì)預(yù)定時(shí)段，重置信號(hào)RESET被轉(zhuǎn)變到高 電平以接通NMOS晶體管N18。相應(yīng)地，節(jié)點(diǎn)QA連接到地電源并且 放電到低電平以重置節(jié)點(diǎn)QA。寸氐電平的放電信號(hào)DISCHe和DISCHo孝皮轉(zhuǎn)變到高電平以接通 NMOS晶體管Nil和N12。因此，偏置電壓VIRPWR被施加到位線 BLe和BLo。此時(shí)，偏置電壓VIRPWR成為0V。高電平的位線選擇信號(hào)BSLe和BSLo被施加到NMOS晶體管N13 和N14以將位線BLe和BLo連接到共享節(jié)點(diǎn)BLCM。在第二步驟(T2)中，高電平的、要被施加的放電信號(hào)DISCHe被 轉(zhuǎn)變到低電平以將NMOS晶體管Nil關(guān)斷，并且因此關(guān)斷來(lái)自位線BLe 的偏置電壓VIRPWR。處于高電平的位線選擇信號(hào)BSLo被轉(zhuǎn)變到低電平并且關(guān)斷位線 BLo和共享節(jié)點(diǎn)BLCM之間的連接，并且因此僅位線BLe和共享節(jié)點(diǎn) BLCM被連接。處于高電平的預(yù)充電信號(hào)PRECHb被轉(zhuǎn)變到低電平以接通NMOS 晶體管Pll ，并且因此感測(cè)節(jié)點(diǎn)SO被預(yù)充電到電源電壓Vcc的電平。此時(shí)，處于高電平的具有電壓VI的感測(cè)信號(hào)SENSE被施加到傳送 單元120以將感測(cè)節(jié)點(diǎn)SO連接到共享節(jié)點(diǎn)BLCM。因此，位線BLe 和共享節(jié)點(diǎn)BLCM的電壓通過(guò)感測(cè)節(jié)點(diǎn)SO被提升到電平VI-Vt。在第三步驟(T3)中，感測(cè)信號(hào)SENSE被轉(zhuǎn)變到低電平以關(guān)斷感 測(cè)節(jié)點(diǎn)SO和共享節(jié)點(diǎn)BLCM之間的連接。此時(shí)，位線BLe和共享節(jié) 點(diǎn)BLCM的電壓保持在電平VI - Vt (在此電平處要被讀取的單元處于 '0，數(shù)據(jù)的狀態(tài))，并且被放電到低電平(在此電平處要被讀取的單元 處于'r數(shù)據(jù)的狀態(tài))。然后，處于低電平的預(yù)充電信號(hào)PRECHb被轉(zhuǎn)變到高電平以關(guān)斷 用于感測(cè)節(jié)點(diǎn)SO的電源電壓Vcc。在第四步驟(T4)中，處于V2電壓(低于VI電壓)的感測(cè)信號(hào) 被施加到傳送單元120以將感測(cè)節(jié)點(diǎn)SO連接到共享節(jié)點(diǎn)BLCM。相應(yīng) 地，感測(cè)節(jié)點(diǎn)SO的電壓根據(jù)共享節(jié)點(diǎn)BLCM而變化。即，在'0，數(shù) 據(jù)單元的情形中，感測(cè)節(jié)點(diǎn)SO保持在高電平，并且在'1，數(shù)據(jù)單元 的情形中，感測(cè)節(jié)點(diǎn)SO被放電到低電平。NMOS晶體管N16根據(jù)感測(cè) 節(jié)點(diǎn)SO的電壓而接通或關(guān)斷。參見(jiàn)圖8，共享節(jié)點(diǎn)BLCM通過(guò)NMOS晶體管NO而保持與位線 BLe相同的電壓。然后，處于V2電壓的感測(cè)信號(hào)SENSE被施加到 NMOS晶體管N15。此時(shí)，當(dāng)共享節(jié)點(diǎn)BLCM的電壓小于V2-Vt時(shí)， NMOS晶體管N15被接通。結(jié)果，感測(cè)節(jié)點(diǎn)電容Q。上的電荷被放電到共享節(jié)點(diǎn)電容CBLCM和位線電容CBL。此時(shí)，由于共享節(jié)點(diǎn)電容CBLCM 遠(yuǎn)小于位線電容CBL，所以共享節(jié)點(diǎn)電容CBLCM和位線電容CBL的和不 會(huì)受到共享節(jié)點(diǎn)電容CMXM的差異的顯著影響。因此，在電荷共享中， 感測(cè)節(jié)點(diǎn)SO的電壓的降低速率是不變的，與頁(yè)面緩沖器的設(shè)置無(wú)關(guān)。 這意味著頁(yè)面緩沖器的感測(cè)電流是不變的，并且因此頁(yè)面緩沖器的讀取 裕度變得更大得多，如圖9中所示。之后，處于高電平的讀取信號(hào)READ被施加到感測(cè)單元130的 NMOS晶體管N17，并且因此接通NMOS晶體管N17。相應(yīng)地，當(dāng)感 測(cè)節(jié)點(diǎn)SO處于高電平時(shí)，NMOS晶體管N16和N17 ^L同時(shí)接通^f吏節(jié) 點(diǎn)QB成為低電平。相比之下，當(dāng)感測(cè)節(jié)點(diǎn)SO處于低電平時(shí)，NMOS 晶體管N16被關(guān)斷并且節(jié)點(diǎn)QB保持在重置狀態(tài)，即處于高電平，即使 NMOS晶體管N17被接通也是如此。
如上面詳細(xì)描述的，當(dāng)一個(gè)頁(yè)面緩沖器執(zhí)行讀取操作時(shí)，相鄰的頁(yè) 面緩沖器執(zhí)行讀取操作。此時(shí)，各個(gè)頁(yè)面緩沖器的感測(cè)節(jié)點(diǎn)的接線長(zhǎng)度是相同的，如囝5中所示，并且因此其加載時(shí)段是相同的。另外，相鄰 頁(yè)面緩沖器的相應(yīng)感測(cè)節(jié)點(diǎn)接線不設(shè)置在同一電平上，而是在低電平或 高電平上，從而避免它們之間的干擾影響。結(jié)果，可以避免感測(cè)節(jié)點(diǎn)中 的電壓降低。盡管已經(jīng)結(jié)合上面概述的特定實(shí)施例描述了此發(fā)明，對(duì)本領(lǐng)域技術(shù)人 員來(lái)說(shuō)許多替換、修改和變化是明顯的。因此，如上面陳述的本發(fā)明的優(yōu) 選實(shí)施例旨在說(shuō)明，而不是限制。
權(quán)利要求
1.一種閃存器件，包括存儲(chǔ)器單元陣列，其包括多個(gè)存儲(chǔ)器單元和多個(gè)位線對(duì)，其中每個(gè)存儲(chǔ)器單元都連接到一位線；以及多個(gè)頁(yè)面緩沖器，用于從選自所述多個(gè)存儲(chǔ)器單元中的存儲(chǔ)器單元讀取數(shù)據(jù)，其中所述多個(gè)頁(yè)面緩沖器的每個(gè)都連接到所述多個(gè)位線對(duì)之一，其中所述多個(gè)頁(yè)面緩沖器的每個(gè)都包括位線選擇單元，其從連接到所述頁(yè)面緩沖器的所述位線對(duì)中選擇一個(gè)位線并且將所選擇的位線連接到共享節(jié)點(diǎn)；傳送單元，其將所述共享節(jié)點(diǎn)連接到感測(cè)節(jié)點(diǎn)；以及感測(cè)單元，其存儲(chǔ)通過(guò)所述感測(cè)節(jié)點(diǎn)而傳送的數(shù)據(jù)，其中所述位線選擇單元設(shè)置在存儲(chǔ)器件的高電壓區(qū)上，并且所述傳送單元和感測(cè)單元設(shè)置在所述器件的低電壓區(qū)上。
2. 如權(quán)利要求1的閃存器件，其中所述多個(gè)頁(yè)面緩沖器各包括相同 長(zhǎng)度的感測(cè)節(jié)點(diǎn)接線。
3. 如權(quán)利要求2的閃存器件，其中相鄰頁(yè)面緩沖器的所述感測(cè)節(jié)點(diǎn) 接線被設(shè)置在低電平或高電平上以不直接彼此相鄰。
4. 如權(quán)利要求1的閃存器件，其中所述位線選擇單元包括偏置施加電路，用于響應(yīng)放電信號(hào)將偏置電壓施加到所迷位線對(duì)的 至少一個(gè)上；以及位線連接器，其將所述位線對(duì)之一連接到所述共享節(jié)點(diǎn)。
5. 如權(quán)利要求1的閃存器件，其中所述傳送單元響應(yīng)第一感測(cè)信號(hào) 通過(guò)使用所述感測(cè)節(jié)點(diǎn)的電壓對(duì)所述共享節(jié)點(diǎn)的電壓預(yù)充電，或者響應(yīng) 第二感測(cè)信號(hào)傳送來(lái)自所選擇的存儲(chǔ)器單元的數(shù)據(jù)，該數(shù)據(jù)通過(guò)電荷共 享動(dòng)作從所述共享節(jié)點(diǎn)傳送到所述感測(cè)節(jié)點(diǎn)。
6. 如權(quán)利要求1的閃存器件，其中所述感測(cè)單元包括 鎖存器，用于存儲(chǔ)數(shù)據(jù)；重置電路，用于響應(yīng)重置信號(hào)重置所述鎖存器；以及感測(cè)電路，用于將所述數(shù)據(jù)從所選存儲(chǔ)器單元傳送到所述鎖存器。
7. —種閃存器件的讀取方法，所述閃存器件包括存儲(chǔ)器單元陣列， 包括多個(gè)存儲(chǔ)器單元和多個(gè)位線對(duì)，以及多個(gè)頁(yè)面緩沖器，用于從選自 所述多個(gè)存儲(chǔ)器單元中的存儲(chǔ)器單元讀取數(shù)據(jù)，其中每個(gè)存儲(chǔ)器單元都 連接到一位線，所述多個(gè)頁(yè)面緩沖器的每個(gè)都包括與其余所述頁(yè)面緩沖 器的所述感測(cè)節(jié)點(diǎn)相同長(zhǎng)度的感測(cè)節(jié)點(diǎn)，并且所述多個(gè)頁(yè)面緩沖器的所 述感測(cè)節(jié)點(diǎn)設(shè)置在低電平或高電平上以不直接彼此相鄰，所述方法包括 步驟將所選存儲(chǔ)器單元所連接到的位線對(duì)連接到所述多個(gè)頁(yè)面緩沖器 之一的一共享節(jié)點(diǎn)；將所述共享節(jié)點(diǎn)預(yù)充電到高電平；將來(lái)自所選存儲(chǔ)器單元的數(shù)據(jù)從所述共享節(jié)點(diǎn)傳送到所述感測(cè)節(jié) 點(diǎn)；以及將來(lái)自所選存儲(chǔ)器單元的所述數(shù)據(jù)存儲(chǔ)在所述頁(yè)面緩沖器上。
8. 如權(quán)利要求7的閃存器件的讀取方法，其中將所選位線連接到所 述共享節(jié)點(diǎn)的所述步驟包括響應(yīng)放電信號(hào)而關(guān)斷來(lái)自所選位線的偏置電壓；以及 響應(yīng)位線選擇信號(hào)將所選位線連接到所述共享節(jié)點(diǎn)。
9. 如權(quán)利要求7的閃存器件的讀取方法，其中將所述數(shù)據(jù)傳送到所 述感測(cè)節(jié)點(diǎn)的步驟包括通過(guò)使用處于電源電壓電平的所述感測(cè)節(jié)點(diǎn)電壓預(yù)充電所述共享 節(jié)點(diǎn)；根據(jù)所選存儲(chǔ)器單元的狀態(tài)改變所述共享節(jié)點(diǎn)的電壓并且將所述數(shù)據(jù)傳送到所述共享節(jié)點(diǎn)；以及將所述感測(cè)節(jié)點(diǎn)連接到所述共享節(jié)點(diǎn)以改變所述感測(cè)節(jié)點(diǎn)電壓并 且將所述數(shù)據(jù)傳送到所述感測(cè)節(jié)點(diǎn)。
10. —種閃存器件，包括存儲(chǔ)器單元陣列，其包括多個(gè)存儲(chǔ)器單元和多個(gè)位線；多個(gè)位線選擇單元；多個(gè)傳送單元；以及多個(gè)感測(cè)單元；其中所述多個(gè)位線的每個(gè)都連接到位線選擇單元；所述多個(gè)位線選擇單元的每個(gè)都通過(guò)共享節(jié)點(diǎn)連接到傳送單元；所述多個(gè)傳送單元的每個(gè)都通過(guò)感測(cè)節(jié)點(diǎn)連接到感測(cè)單元；以及將所述多個(gè)傳送單元的每個(gè)都連接到感測(cè)單元的所述感測(cè)節(jié)點(diǎn)都 是相同長(zhǎng)度的。
11. 如權(quán)利要求10的閃存器件，其中相鄰感測(cè)節(jié)點(diǎn)被交替地置于高 電平或低電平以不直接彼此相鄰。
12. —種閃存器件，包括 存儲(chǔ)器單元陣列；多個(gè)位線選擇單元，它們通過(guò)多個(gè)位線連接到所述存儲(chǔ)器單元陣列；多個(gè)頁(yè)面緩沖器單元，所述多個(gè)位線選擇單元的每個(gè)都通過(guò)共享節(jié) 點(diǎn)連接到頁(yè)面緩沖器單元；其中每個(gè)頁(yè)面緩沖器單元包括傳送單元，其連接到所述共享節(jié)點(diǎn)；以及 感測(cè)單元，其通過(guò)感測(cè)節(jié)點(diǎn)連接到所述傳送單元；其中所述多個(gè)頁(yè)面緩沖器單元的每個(gè)的所述感測(cè)節(jié)點(diǎn)都是相 同長(zhǎng)度的。
13. 如權(quán)利要求12的閃存器件，其中相鄰頁(yè)面緩沖器的所述感測(cè)節(jié) 點(diǎn)被交替地置于高電平或低電平以不直接彼此相鄰。
14. 一種閃存器件，包括第一和第二位線選擇單元，用于從存儲(chǔ)器單元陣列選擇位線輸出；第一和第二共享節(jié)點(diǎn)，它們分別位于所述第一和第二位線選擇單元 以及第一和第二傳送單元之間；以及第 一和第二感測(cè)節(jié)點(diǎn)，它們分別位于所述第一和第二傳送單元以及 第一和第二感測(cè)單元之間；其中所述第一和第二感測(cè)節(jié)點(diǎn)是相同長(zhǎng)度的，并且所述第一感測(cè)節(jié) 點(diǎn)位于所述器件的第一電平上，并且所述第二感測(cè)節(jié)點(diǎn)位于所述器件的 第二電平上。
全文摘要
本發(fā)明涉及閃存器件及其讀取方法，其中在閃存器件的頁(yè)面緩沖器中，傳送單元被設(shè)置在位線和感測(cè)節(jié)點(diǎn)之間，并且感測(cè)節(jié)點(diǎn)接線的長(zhǎng)度被配置為在所有頁(yè)面緩沖器上都是相同的。另外，多個(gè)感測(cè)節(jié)點(diǎn)的接線被設(shè)置在分開(kāi)的電平(低和高)上以不彼此相鄰，使得頁(yè)面緩沖器的感測(cè)節(jié)點(diǎn)的加載時(shí)間是一致的并且感測(cè)節(jié)點(diǎn)接線之間的耦合電容被消除，從而導(dǎo)致數(shù)據(jù)的精確的讀取操作。
文檔編號(hào)G11C16/06GK101154449SQ20061015644
公開(kāi)日2008年4月2日 申請(qǐng)日期2006年12月31日 優(yōu)先權(quán)日2006年9月29日
發(fā)明者樸鎮(zhèn)壽, 楊中燮, 裴基鉉 申請(qǐng)人:海力士半導(dǎo)體有限公司