專利名稱：動態隨機存儲器的制作方法
技術領域：
本發明涉及動態隨機存儲器(DRAM)，特別是涉及使存儲器訪問操作 低功耗的動態隨機存儲器。
背景技術：
斷發展，存儲單元的尺寸在逐漸減小，而這種趨勢使得結構簡單的動態隨機 存儲器成為了首選。其中應用最廣泛的動態隨機存儲器結構就是單晶體管動 態隨機存儲器。它由一個存儲電容和一個存取晶體管構成。動態隨機存儲器 由于成本低、密度高，因此在家用個人電腦、大型計算機和工作站中廣泛用 作主存儲器。現有的動態隨機存儲器設計都比較關注電路的動態功耗，以此 作為衡量動態隨機存儲器電路優越性的指標。
電子工業出版社2005年1月出版的CMOS數字集成電路-分析與設計(第 三版)公開了采用互補位線結構的動態隨機存儲器，如圖8所示，但這樣的結 構會帶來額外的功耗。如圖9所示，現有的動態隨機存儲器設計了位線控制電 路控制存儲單元陣列的位線及互補位線。而圖l為詳細的位線控制電路結構 圖，從圖中可以看到，通過在位線控制電路上連接的位線及互補位線上設立 隔離端來實現控制位線及互補位線導通或斷開的功能。但這種設計的缺點在 于同 一個存儲單元陣列的位線及互補位線都由統一的隔離端控制，當只需要 存儲單元陣列中的位線或互補位線導通時，同一個存儲單元陣列上的位線或 互補位線由于統一的隔離端控制也將導通，即同 一個存儲單元陣列的位線或 互補位線將始終同時導通，如圖2、圖4所示，這樣就增加了位線或互補位線 上不必要的電流功耗。隨著動態隨機存儲器的容量越來越大，現今已達到了
rr的容量，整個動態隨機存儲器就會增加非常可觀的功耗。
發明內容
本發明所要解決的技術問題是避免同 一 單元陣列的位線或互外卜位線同時導通。
為解決上述問題，本發明動態隨機存儲器的位線隔離端的開啟和關閉由 接收地址信號、互補地址信號和寫使能信號的位線隔離電路產生的位線隔離
信號控制；本發明動態隨機存儲器的互4卜位線隔離端的開啟和關閉由接收地 址信號、互補地址信號和寫使能信號的互補位線隔離電路產生的互補位線隔
離信號控制。
與現有技術相比，本發明動態隨機存儲器具有以下優點通過位線隔離 電路和互補位線隔離電路對位線及互補位線隔離端的分離控制，使得同 一時 刻同一存儲單元陣列的位線或互補位線只有一條導通，從而降低了位線或互 補位線上的電流功耗，進而降低整個動態隨機存儲器的功耗。
圖l是現有動態隨機存儲器的位線控制電路結構圖2是現有動態隨機存儲器對于同一個存儲單元陣列應用于位線導通、隔 離兩種狀態的寫操作時序圖3本發明動態隨機存儲器對于同一個存儲單元陣列應用于位線導通、隔 離兩種狀態的寫操作時序圖4是現有動態隨機存儲器對于同 一個存儲單元陣列應用于位線預充、導 通、隔離三種狀態的寫操作時序圖5本發明動態隨機存儲器對于同 一個存儲單元陣列應用于位線預充、導 通、隔離三種狀態的寫操作時序圖6本發明動態隨機存儲器的節點信號電路結構圖；的隔離信號電路結構圖8是現有動態隨機存儲器的互外卜位線結構圖9是現有動態隨機存儲器的位線控制電路控制相鄰單元陣列圖10是本發明動態隨機存儲器應用于位線預充或導通或隔離三種狀態的 寫搡作的隔離信號電路結構預充、導通、隔離三種狀態的寫操作的波形圖。
具體實施例方式
本發明動態隨機存儲器的位線隔離端的開啟和關閉由接收地址信號、互 補地址信號和寫使能信號的位線隔離電路產生的位線隔離信號控制；本發明 動態隨機存儲器的互補位線隔離端的開啟和關閉由接收地址信號、互補地址 信號和寫使能信號的互補位線隔離電路產生的互補位線隔離信號控制。
所述位線隔離電路包括接收地址信號、互補地址信號和寫使能信號并產 生位線存儲節點信號的位線節點信號電路和接收陣列選通信號、互補位線存 儲節點信號并產生位線隔離信號控制位線隔離端的位線隔離信號電路。
所述互4卜位線隔離電路包括接收地址信號、互補地址信號和寫使能信號 并產生互補位線存儲節點信號的互補位線節點信號電路和接收陣列選通信 號、位線存儲節點信號并產生互補位線隔離信號控制互補位線隔離端的互補 位線隔離信號電路。
本發明動態隨機存取存儲器的第 一個實施例是選取2K規模的存儲單元陣 列進行運行試驗按順序導通位線、隔離位線，觀察位線及互補位線上的電 壓變化，以檢驗隔離電路效果。
如圖3所示，運行操作如下首先在位線隔離端施加代表導通位線的電壓 值VPP，接著在時鐘沿上跳時，打開字線選中存儲單元，給位線施加電壓進行 寫操作，VPP維持一段時間后，在位線隔離端施加代表隔離位線的電壓值VSS， 觀察此時位線及互補位線上的電壓變化。
下面對于試驗使用的電路做詳細闡述，如圖6所示，所述位線節點信號電 路，包括第一三輸入或非門l、第二三輸入或非門2、 二輸入或非門3、反相器 4、 PMOS管5、第一NMOS管6和第二NMOS管7，所述第一三輸入或非門l接 收第一地址信號、第二地址信號和寫使能信號，所述PMOS管5的柵極接收預 充信號、源極接收高電平、漏極與第一NMOS管6的源極相連，所述第一NMOS 管6的柵極與第一三輸入或非門1的輸出相連、漏極接地，所述第二三輸入或 非門2接收互補第一地址信號、互補第二地址信號和寫使能信號，所述第二 NMOS管7的柵極與第二三輸入或非門2的輸出相連、源極與第一NMOS管6的 源極相連、漏極與地相連，所述二輸入或非門3—端接收寫使能信號，另一端 與第一NMOS管6的源極相連并與所述反相器4的輸出相連，所述反相器4的輸 入與所述二輸入或非門3的輸出相連，所述二輸入或非門3輸出位線存儲節點 信號。所述訪問使能信號為低時，動態隨機存儲器執行寫操作；所述訪問使 能信號為高時，動態隨機存儲器執行讀操作。
如圖6所示，所述互補位線節點信號電路，包括第一三輸入或非門21、第 二三輸入或非門22、 二輸入或非門23、反相器24、 PMOS管25、第一NMOS管 26和第二NMOS管27，所述第一三輸入或非門21接收互補第一地址信號、第二 地址信號和寫使能信號，所述PMOS管25的柵極接收預充信號、源極接收高電 平、漏極與第一NMOS管的源極相連，所述第一NMOS管26的^f冊極與第一三輸 入或非門21的輸出相連、漏極接地，所述第二三輸入或非門22接收第一地址 信號、互補第二地址信號和寫使能信號，所述第二NMOS管27的柵極與第二三 輸入或非門22的輸出相連、源極與第一NMOS管26的源極相連、漏極與地相連，
所述二輸入或非門23—端接收寫使能信號，另 一端與第一NMOS管26的源極相 連并與所述反相器24的輸出相連，所述反相器24的輸入與所述二輸入或非門 23的輸出相連，所述二輸入或非門23輸出互補位線存儲節點信號。所述訪問 使能信號為低時，動態隨機存儲器執行寫操作；所述訪問使能信號為高時， 動態隨機存儲器執行讀操作。
由于動態隨機存儲器對于時間敏感，為了防止信號間的竟爭，所述位線 或互補位線存儲節點信號需要經過延時電路的延時處理，得到延遲位線或互 補位線存儲節點信號，所述延時電路采用反相器鏈構成。
如圖7所示，所述位線隔離信號電路包括反相器31、第一二輸入與非們32 和第二二輸入與非門33，所述反相器31接收第二陣列選通信號，所述第一二 輸入與非門32接收第一陣列選通信號和延遲互補位線存儲節點信號，所述第 二二輸入與非門33與反相器31輸出和第一二輸入與非門32相連，所述第二二 輸入與非門33輸出位線隔離信號。
如圖7所示，所述互補位線隔離電路的隔離信號電路包括反相器41、第一 二輸入與非們42和第二二輸入與非門43，所述反相器41接收第二陣列選通信 號，所述第一二輸入與非門42接收第 一陣列選通信號和延遲位線存儲節點信 號，所述第二二輸入與非門43與反相器輸出和第一二輸入與非門42相連，所 述第二二輸入與非門43輸出互補位線隔離信號。
從圖3中可以看到，通過本發明靜態隨機存取存儲器的分離控制位線及互 補位線隔離端的隔離電路控制，當導通位線時，由于互補位線隔離電路的控 制，互補位線并未隨之導通，從而降低了線上的電流功耗。因為選取的是2K 規模的存儲單元陣列， 一般位線或互補位線上的電容約140飛法(1飛法=10 — '5法)，經過簡單計算，相比以前沒有隔離電路控制的情況，電流消耗可降低 2毫安。
本發明靜態隨機存取存儲器的第二個實施例同樣選取2K規模的存儲單元
陣列進行運行試驗^纟姿順序預充位線、導通位線、隔離位線，觀察位線及互 補位線上的電壓變化，以檢驗隔離電路效果。
如圖5所示，運行操作如下首先在位線隔離端施加代表預充位線的電壓 值VDD，接著在時鐘沿上跳時，打開字線選中存儲單元，在位線隔離端施加 代表導通位線的電壓值VPP，給位線施加電壓進行寫"t喿作，然后在位線隔離端 施加代表隔離位線的電壓值VSS，觀察此時位線及互補位線上的電壓變化。
下面對于試驗使用的電路做詳細闡述，如圖6所示，所述位線節點信號電 路，包括第一三輸入或非門l、第二三輸入或非門2、 二輸入或非門3、反相器 4、 PMOS管5、第一NMOS管6和第二NMOS管7，所述第一三輸入或非門l接 收第一地址信號、第二地址信號和寫使能信號，所述PMOS管5的柵極接收預 充信號、源極接收高電平、漏極與第一NMOS管6的源極相連，所述第一NMOS 管6的柵極與第一三輸入或非門1的輸出相連、漏極接地，所述第二三輸入或 非門2接收互補第一地址信號、互補第二地址信號和寫使能信號，所述第二 NMOS管7的柵極與第二三輸入或非門2的輸出相連、源極與第一NMOS管6的 源極相連、漏極與地相連，所述二輸入或非門3—端接收寫使能信號，另一端 與第一NMOS管6的源極相連并與所述反相器4的輸出相連，所述反相器4的輸 入與所述二輸入或非門3的輸出相連，所述二輸入或非門3輸出位線存儲節點 信號。所述訪問使能信號為低時，動態隨機存儲器執行寫操作；所述訪問使 能信號為高時，動態隨機存儲器執行讀操作。
如圖6所示，所述互補位線節點信號電路，包括第一三輸入或非門21、第 二三輸入或非門22、 二輸入或非門23、反相器24、 PMOS管25、第一NMOS管 26和第二NMOS管27，所述第一三輸入或非門21接收互補第一地址信號、第二 地址信號和寫使能信號，所述PMOS管25的柵極接收預充信號、源極接收高電 平、漏極與第一NMOS管的源極相連，所述第一NMOS管26的柵極與第一三輸
入或非門21的輸出相連、漏極接地，所述第二三輸入或非門22接收第一地址 信號、互補第二地址信號和寫使能信號，所述第二NMOS管27的柵極與第二三 輸入或非門22的輸出相連、源極與第一NMOS管26的源極相連、漏極與地相連， 所述二輸入或非門23—端接收寫使能信號，另一端與第一NMOS管26的源極相 連并與所述反相器24的輸出相連，所述反相器24的輸入與所述二輸入或非門 23的輸出相連，所述二輸入或非門23輸出互補位線存儲節點信號。所述訪問 使能信號為低時，動態隨機存儲器執行寫操作；所述訪問使能信號為高時， 動態隨機存儲器執行讀操作。
由于動態隨機存儲器對于時間敏感，為了防止信號間的竟爭，所述位線 或互補位線存儲節點信號需要經過延時電路的延時處理。所述延時電路采用 反相器鏈構成。
如圖10所示，所述位線隔離電路的隔離信號電路，包括第一至第三反相 器51-53、三輸入與非門57、第一至第三二輸入與非門54 - 56、第一至第二 PMOS管58 - 59和NM()S管60，所述第一反相器51接收第二陣列選通信號，所 述三輸入與非門57接收位線存儲節點信號、第 一陣列選通信號和第一反相器 51的輸出，所述第一PMOS管58的柵極與三輸入與非門57的輸出相連、源極接 高電平、漏極與NMOS管60的源極相連，所述第二反相器52接收第二陣列選通 信號，所述第一二輸入與非門54接收互補位線存儲節點信號和第 一陣列選通 信號，所述第二二輸入與非門55接收所述第二反相器52的輸出和所述第一二 輸入與非門54的輸出，所述NMOS管60的柵極與所述第二二輸入與非門55的輸 出相連、漏極接地，所述第三反相器53接收所述第二二輸入與非門55的輸出， 所述第三二輸入與非門56接收所述三輸入與非門57的輸出和所述第三反相器 53的輸出，所述第二PMOS管59的柵極與所述第三二輸入與非門56的輸出相 連、源極接高電平、漏極與所述NMOS管60的源極相連并輸出位線隔離信號。
如圖10所示，所述互補位線隔離電路的隔離信號電路，包括第一至第三
反相器61-63、三輸入與非門67、第一至第三二輸入與非門64-66、第一至 第二PMOS管68 - 69和NMOS管70,所述第 一反相器61接收第二陣列選通信 號，所述三輸入與非門67接收互補位線存儲節點信號、第一陣列選通信號和 第 一反相器61的輸出，所述第一PMOS管68的柵極與三輸入與非門67的輸出相 連、源極接高電平、漏極與NMOS管70的源極相連，所述第二反相器62接收第 二陣列選通信號，所述第一二輸入與非門64接收位線存儲節點信號和第一陣 列選通信號，所述第二二輸入與非門65接收所述第二反相器62的輸出和所述 第一二輸入與非門64的輸出，所述NMOS管70的柵極與所述第二二輸入與非門 65的輸出相連、漏極接地，所述第三反相器63接收所述第二二輸入與非門65 的輸出，所述第三二輸入與非門66接收所述三輸入與非門67的輸出和所述第 三反相器63的輸出，所述第二PMOS管69的柵極與所述第三二輸入與非門66 的輸出相連、源極接高電平、漏極與所述NMOS管70的源極相連并輸出互補位 線隔離信號。
從圖5中可以看到，通過本發明動態隨機存取存儲器的分離控制位線及互 補位線隔離端的隔離電路控制，當導通位線時，由于互補位線隔離電路的控 制，互補位線并未隨之導通，從而降低了線上的電流功耗。因為選取的是2K 規模的存儲單元陣列， 一般位線或互補位線上的電容約140飛法(1飛法=10 — '5法)，經過簡單計算，相比以前沒有隔離電路控制的情況，電流消耗可降低 4毫安。
本發明動態隨機存取存儲器的第三個實施例是分別對于相鄰的存儲單元 陣列進行運行試驗，如圖ll所示，在四個不同的時刻，分別選中陣列0、打 開字線O,選中陣列0、打開字線l,第一陣列、打開字線0，選中第一陣列、 打開字線1，并且按導通、預充、隔離的順序在位線隔離端上施加相應的電壓， 以觀察本發明靜態隨機存取存儲器的隔離電路的控制效果。試驗結果如圖11
所示，由于隔離電^ 各的控制，位線或互補位線的隔離端始終在不同時刻打開， 從而降低了線上電流功耗。
綜上所述，通過位線隔離電^各和互補位線隔離電^各對位線及互補位線隔 離端的分離控制，使得同 一 時刻同 一存儲單元陣列的位線或互補位線只有一 條導通或斷開，從而降低了位線或互補位線上的電流功耗，進而降低整個動 態隨機存儲器的功耗。
權利要求
1.一種動態隨機存儲器，包括控制存儲單元陣列位線導通、斷開的位線隔離端和控制存儲單元陣列互補位線導通、斷開的互補位線隔離端，其特征在于，所述位線隔離端的開啟和關閉由接收地址信號、互補地址信號和寫使能信號的位線隔離電路產生的位線隔離信號控制；所述互補位線隔離端的開啟和關閉由接收地址信號、互補地址信號和寫使能信號的互補位線隔離電路產生的互補位線隔離信號控制。
2. 如權利要求l所述的動態隨機存儲器，其特征在于，所述位線隔離電路包括 接收地址信號、互補地址信號和寫使能信號并產生位線存儲節點信號的位 線節點信號電路和接收陣列選通信號、互補位線存儲節點信號并產生位線 隔離信號控制位線隔離端的位線隔離信號電路。
3. 如權利要求l所述的動態隨機存儲器，其特征在于，所述互補位線隔離電路 包括接收地址信號、互補地址信號和寫使能信號并產生互補位線存儲節點 信號的互補位線節點信號電路和接收陣列選通信號、位線存儲節點信號并 產生互補位線隔離信號控制互補位線隔離端的互補位線隔離信號電路。
4. 如權利要求2所述的動態隨機存儲器，其特征在于，所述位線隔離電路的節 點信號電路包括第一三輸入或非門(l)、第二三輸入或非門(2)、 二輸入或非 門(3)、反相器(4)、 PMOS管(5)、第一NMOS管(6)和第二NMOS管(7)，所述 第一三輸入或非門(l)接收第一地址信號、第二地址信號和寫使能信號，所 述PMOS管(5)的柵極接收預充信號、源極接收高電平、漏極與第一NMOS 管(6)的源極相連，所述第一NMOS管(6)的柵極與第一三輸入或非門(l)的輸 出相連、漏極接地，所述第二三輸入或非門(2)接收互補第一地址信號、互 補第二地址信號和寫使能信號，所述第二NMOS管(7)的柵極與第二三輸入 或非門(2)的輸出相連、源極與第一NMOS管(6)的源極相連、漏極與地相連， 所述二輸入或非門(3)—端接收寫使能信號，另 一端與第一NMOS管(6)的源極相連并與所述反相器(4)的輸出相連，所述反相器(4)的輸入與所述二輸入 或非門(3)的輸出相連，所述二輸入或非門(3)輸出位線存儲節點信號。
5. 如權利要求3所述的動態隨機存儲器，其特征在于，所述互補位線隔離電路 的節點信號電路包括第一三輸入或非門(21)、第二三輸入或非門(22)、 二輸 入或非門(23)、反相器(24)、 PMOS管(25)、第一NMOS管(26)和第二NMOS 管(27),所述第一三輸入或非門(21)接收互補第一地址信號、第二地址信號 和寫使能信號，所述PMOS管(25)的柵極接收預充信號、源極接收高電平、 漏極與第一NMOS管的源極相連，所述第一NMOS管(26)的柵極與第一三輸 入或非門(21)的輸出相連、漏極接地，所述第二三輸入或非門(22)接收第一 地址信號、互補第二地址信號和寫使能信號，所述第二NMOS管(27)的柵極 與第二三輸入或非門(22)的輸出相連、源極與第一NMOS管(26)的源極相 連、漏極與地相連，所述二輸入或非門(23)—端接收寫使能信號，另一端 與第一NMOS管(26)的源極相連并與所述反相器(24)的輸出相連，所述反相 器(24)的輸入與所述二輸入或非門(23)的輸出相連，所述二輸入或非門(23) 輸出互補位線存儲節點信號。
6. 如權利要求5或6所述的動態隨機存儲器，其特征在于，所述訪問使能信號 為低時，動態隨機存儲器執行寫操作；所述訪問使能信號為高時，動態隨 機存儲器執行讀操作。
7. 如權利要求5或6所述的動態隨機存儲器，其特征在于，所述位線或互補位 線存儲節點信號需要經過反相器鏈構成的延時電路的延時處理，得到延遲 位線或互補位線存儲節點信號。
8. 如權利要求2或3所述的動態隨機存儲器，其特征在于，所述隔離信號電路 包括應用于位線或互補位線導通、斷開兩種狀態的隔離信號電路以及應用 于位線或互補位線預充、導通、斷開三種狀態的隔離信號電路。
9. 如權利要求8所述的動態隨機存儲器，其特征在于，所述應用于位線導通、 斷開兩種狀態的位線隔離電路的隔離信號電路包括反相器(31)、第一二輸 入與非們(32)和第二二輸入與非門(33),所述反相器(3 l)接收第二陣列選通 信號，所述第一二輸入與非門(32)接收第一陣列選通信號和延遲互補位線 存儲節點信號，所述第二二輸入與非門(33)與反相器(3l)輸出和第一二輸入 與非門(32)相連，所述第二二輸入與非門(33)輸出位線隔離信號。
10. 如權利要求8所述的動態隨機存儲器，其特征在于，所述應用于互補位線導 通、斷開兩種狀態的互補位線隔離電路的隔離信號電路，包括反相器(41)、 第一二輸入與非們(42)和第二二輸入與非門(43)，所述反相器(41)接收第二 陣列選通信號，所述第一二輸入與非門(42)接收第一陣列選通信號和延遲 位線存儲節點信號，所述第二二輸入與非門(43)與反相器輸出和第一二輸 入與非門(42)相連，所述第二二輸入與非門(43)輸出互補位線隔離信號。
11.如權利要求8所述的動態隨機存儲器，其特征在于，所述應用于位線預充、 導通、斷開三種狀態的位線隔離電路的隔離信號電路，包括第一至第三反 相器(51)-(53)、三輸入與非門(57)、第一至第三二輸入與非門(54)-(56)、 第一至第二PMOS管(58)-(59)和NMOS管(60),所述第一反相器(51)接收第 二陣列選通信號，所述三輸入與非門(57)接收位線存儲節點信號、第一陣 列選通信號和第一反相器(51 )的輸出，所述第一PMOS管(58)的柵極與三輸 入與非門(57)的輸出相連、源極接高電平、漏極與NMOS管(60)的源極相連， 所述第二反相器(52)接收第二陣列選通信號，所述第一二輸入與非門(54) 接收互補位線存儲節點信號和第一陣列選通信號，所述第二二輸入與非門 (55)接收所述第二反相器(52)的輸出和所述第一二輸入與非門(54)的輸出， 所述NMOS管(60)的柵極與所述第二二輸入與非門(55)的輸出相連、漏極接 地，所述第三反相器(53)接收所述第二二輸入與非門(55)的輸出，所述第三 二輸入與非門(56)接收所述三輸入與非門(57)的輸出和所述第三反相器(53) 的輸出，所述第二PMOS管(59)的柵極與所述第三二輸入與非門(56)的輸出 相連、源極接高電平、漏極與所述NMOS管(60)的源極相連并輸出位線隔離信號。
12.如權利要求8所述的動態隨機存儲器，其特征在于，所述應用于互補位線預 充、導通、斷開三種狀態的互補位線隔離電路的隔離信號電路，包括第一 至第三反相器(61)-(63)、三輸入與非門(67)、第一至第三二輸入與非門(64) -(66)、第一至第二PMOS管(68)-(69)和NMOS管(70)，所述第一反相器(61) 接收第二陣列選通信號，所述三輸入與非門(67)接收互補位線存儲節點信 號、第一陣列選通信號和第一反相器(61)的輸出，所述第一PMOS管(68)的 柵極與三輸入與非門(67)的輸出相連、源極接高電平、漏極與NMOS管(70)的源極相連，所述第二反相器(62)接收第二陣列選通信號，所述第一二輸 入與非門(64)接收位線存儲節點信號和第一陣列選通信號，所述第二二輸入與非門(65)接收所述第二反相器(62)的輸出和所述第一二輸入與非門(64) 的輸出，所述NMOS管(70)的柵極與所述第二二輸入與非門(65)的輸出相 連、漏極接地，所述第三反相器(63)接收所述第二二輸入與非門(65)的輸出， 所述第三二輸入與非門(66)接收所述三輸入與非門(67)的輸出和所述第三 反相器(63)的輸出，所述第二PMOS管(69)的柵極與所述第三二輸入與非門 (66)的輸出相連、源極接高電平、漏極與所述NMOS管(70)的源極相連并輸 出互補位線隔離信號。
全文摘要
本發明公開了一種動態隨機存取存儲器，特別是涉及使寫操作功耗降低的動態隨機存取存儲器。本發明動態隨機存取存儲器提供了控制位線隔離端的位線隔離電路和控制互補位線隔離端的互補位線隔離電路，所述位線或互補位線隔離電路包括位線或互補位線節點信號電路和位線或互補位線隔離信號電路，所述位線或互補位線隔離電路產生位線或互補位線隔離信號，通過位線或互補位線隔離信號對于位線隔離端和互補位線隔離端實現分別獨立控制，使得同一時刻同一存儲單元陣列上的位線或互補位線只有一條導通，從而降低了位線或互補位線上的電流功耗，進而降低整個動態隨機存取存儲器的功耗。
文檔編號G11C11/4094GK101192447SQ200610118819
公開日2008年6月4日 申請日期2006年11月28日 優先權日2006年11月28日
發明者趙光來 申請人:中芯國際集成電路制造(上海)有限公司