專利名稱：具有未摻雜源極與汲極區的陷入儲存快閃記憶胞結構的制作方法
技術領域：
本發明涉及一種非揮發性記憶體裝置，特別是涉及一種電荷捕捉快閃記憶體。
背景技術：
基于被稱為電可抹除可程式化唯讀記憶體(EEPROM)和快閃記憶體的電荷儲存結構的電可程式化且可抹除非揮發性儲存技術用于多種現代應用。快閃記憶體以可獨立程式化和讀取的記憶體單元陣列而設計。快閃記憶體中的感應放大器用于確定儲存在非揮發性記憶體中的一個或多個資料值。在典型的感應方案中，電流感應放大器將感應到的通過記憶體單元的電流與參考電流相比較。
若干記憶體單元結構用于EEPROM和快閃記憶體。隨著積體電路的尺寸縮小，由于制造過程的可縮放性和簡單性，對基于電荷捕捉介電層的記憶體單元結構的興趣增大。基于電荷捕捉介電層的記憶體單元結構包括稱為工業名稱(例如)Nitride Read-Only Memory、SONOS和PHINES的結構。這些記憶體單元結構通過在電荷捕捉介電層(例如氮化硅)中捕捉電荷來儲存資料。隨著負電荷被捕捉，記憶體單元的起始電壓增加。通過將負電荷從電荷捕捉層移除來降低記憶體單元的起始電壓。
氮化物唯讀記憶體裝置使用相對較厚的底部氧化物，例如大于3奈米且通常為約5到9奈米，來防止電荷損耗。代替直接穿隧，帶對帶穿隧引發的熱電洞注入(BTBTHH)可用于抹除所述單元。然而，熱電洞注入導致氧化物傷害，從而導致高起始單元中的電荷損耗和低起始單元中的電荷增益。此外，歸因于電荷捕捉結構中難以抹除的電荷的積累，在程式化和抹除回圈期間必須逐漸增加抹除時間。因為電洞注入點與電子注入點彼此不重合，且在抹除脈沖后一些電子遺留下來，所以發生此電荷積累。另外，在氮化物唯讀記憶體快閃記憶體裝置的磁區抹除期間，由于處理變化(例如溝道長度變化)，每個單元的抹除速度是不同的。抹除速度中的此差異導致抹除狀態的較大Vt分布，其中一些單元變得難以抹除且一些單元被過度抹除。因此，在許多程式化和抹除回圈后，目標起始Vt視窗關閉，且耐久性弱。隨著所述技術繼續按比例縮小，此現象將變得更加嚴重。
典型的氮化物唯讀記憶體快閃記憶體單元結構將氧化物-氮化物-氧化物層安置于導電多晶硅與晶體硅半導體襯底之間。所述襯底指的是由基礎溝道區域分隔開的源極區域和汲極區域。可通過汲極感應或源極感應來執行快閃記憶體單元讀取。對于源極側感應來說，一個或一個以上源極線耦合到記憶體單元的源極區域，以讀取來自記憶體陣列中的特定記憶體單元的電流。
傳統的浮動閘極裝置的每個單元只儲存1位元，但出現了氮化物唯讀記憶體單元，其中每個氮化物唯讀記憶體單元的每個快閃單元提供2位元，所述快閃單元將電荷儲存在氧化物-氮化物-氧化物(ONO)電介質中。在氮化物唯讀記憶體單元的典型結構中，氮化物層用作安置于頂部氧化層與底部氧化層之間的捕捉材料。ONO層結構有效地代替浮動閘極裝置中的閘極電介質。可在氮化物唯讀記憶體單元的左側或右側上捕捉具有氮化物層的ONO電介質中的電荷。
常用于程式化氮化物唯讀記憶體陣列中的氮化物唯讀記憶體單元的技術為溝道熱電子注入法。在抹除操作期間，用于抹除記憶體單元的常見技術稱為帶對帶熱電洞注入。氮化物唯讀記憶體單元的與被抹除的側不同的側的電位可能在抹除能力上具有橫向電場效應。估計氮化物唯讀記憶體陣列的耐久性和保持性，抹除能力缺乏均勻性導致歸因于回圈和烘焙的余量損耗。氮化物唯讀記憶體單元的另一側為浮動(或連接到地面)，其可耦合到不確定電壓位準(例如1伏特或4伏特)，這導致陣列單元的抹除起始的變化。此又導致抹除操作后的Vt分布更寬。不確定電壓位準的變化可導致過度抹除。另一方面，如果另一側連接到地面，那么當位線偏壓超過穿通電壓時，穿通可導致幫浦電路(pump circuit)崩潰。因此，在區塊的抹除操作期間，氮化物唯讀記憶體單元(其中一些節點為左浮動)可導致應用于抹除氮化物唯讀記憶體陣列中的氮化物唯讀記憶體單元的電壓位準缺乏均勻性。
隨著快閃記憶體裝置中的技術進步，需要設計提供更高封裝密度和更優裝置可縮放性的電荷捕捉快閃記憶體單元結構。
發明內容
本發明描述用于制造具有多個兩位元電荷捕捉單元的電荷捕捉快閃記憶體的方法，其中每個記憶體單元形成有硅翼片(Si-FIN)層，所述Si-FIN層具有反轉的源極和汲極區域。一行記憶體單元中的所選擇的多晶硅閘極的每個鄰近多晶硅閘極用于產生反轉區域，充當源極區域或汲極區域，用于傳送所需的電壓，其在每個記憶體單元的源極區域和汲極區域均未摻雜的情況下保存記憶體單元的密度。所述快閃記憶體包括與多個Si-FIN層交叉的多個多晶硅層。當在一行記憶體單元中選擇一記憶體單元以用于執行程式化操作、抹除操作或讀取操作時，所選擇的記憶體單元的左側上的第一組記憶體單元充當用于向所選擇的記憶體單元傳遞第一電壓的傳遞閘極，且所選擇的記憶體單元的右側上的第二組記憶體單元充當用于向所選擇的記憶體單元傳遞第二電壓的傳遞閘極。
在第一操作方法中，所述方法包括對其中每個記憶體單元的源極和汲極區域均未摻雜的電荷捕捉記憶體陣列進行以下順序的操作對所選擇的閘極進行富雷-諾特海姆式穿隧(FN)抹除對所選擇的閘極進行熱電洞(HH)程式化和對所選擇的閘極進行讀取操作。在第二操作方法中，所述方法包括對其中每個記憶體單元的源極和汲極區域均未摻雜的電荷捕捉記憶體陣列進行以下操作針對所選擇閘極進行溝道熱電子(CHE)程式化、針對所選擇的閘極進行熱電洞抹除和針對所選擇的閘極進行讀取操作。對于每個操作步驟來說，選擇一行中的特定記憶體單元以用于執行程式化、抹除或讀取，而所述行中的其他記憶體單元充當用于傳遞需要電壓的傳遞閘極。
廣泛而言，快閃記憶體陣列包括第一電荷捕捉記憶體單元，具有閘極電極、未摻雜的源極區域和未摻雜的汲極區域；第二電荷捕捉記憶體單元，鄰近第一記憶體單元的第一側而安置，所述第一記憶體單元具有閘極電極、未摻雜的源極區域和未摻雜的汲極區域；第三電荷捕捉記憶體單元，鄰近第一記憶體單元的第二側而安置，所述第三記憶體單元具有閘極電極、未摻雜的源極區域和未摻雜的汲極區域；和Si-FIN層，越過第一電荷捕捉記憶體單元、第二電荷捕捉記憶體單元和第三電荷捕捉記憶體單元正交延伸。
有利地，本發明產生更緊湊的電荷捕捉記憶體，其可高度縮放，因為每個單元的源極區域和汲極區域均未摻雜，且每個單元均不保留或占用用于源極和汲極植入的空間。
為讓本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉實施例，并配合所附圖式，作詳細說明如下。
圖1A是說明根據本發明的一個實施例的具有Si-FIN的電荷捕捉快閃單元的結構圖。
圖1B是說明根據本發明的一個實施例的具有Si-FIN的電荷捕捉快閃單元的布局圖。
圖2A-2C是說明根據本發明的一個實施例的抹除、程式化和讀取電荷捕捉快閃記憶體陣列的第一操作方法的電路圖。
圖3A-3C是說明根據本發明的一個實施例的程式化、抹除和讀取電荷捕捉快閃記憶體陣列的第二操作方法的電路圖。
圖4是根據本發明的一個實施例的執行第一操作方法的過程的流程圖。
圖5是根據本發明的一個實施例的執行第二操作方法的過程的流程圖。
100結構
110、170、171、172、173多晶硅層120氧化物-氮化物-氧化物薄膜130源極區域140汲極區域150、180、181、182、183、184、210Si-FIN層160陣列200、330抹除操作201、202、203、204、205、206、207、301、302、303、304、305、306、307閘極203-1、303-1左側203-r、303-r右側220氧化物層230硅240、300程式化操作260、360讀取操作400第一操作方法410～430步驟500第二操作方法510～530步驟具體實施方式
現參看圖1A，其展示說明具有Si-FIN的電荷捕捉EEPROM快閃單元結構100的結構圖。所述結構100包括多晶硅(或多晶硅閘極)層110，其覆蓋氧化物-氮化物-氧化物(ONO)薄膜120，源極區域130在左側且汲極區域140在右側。所述ONO薄膜120為第一位在左側且第二位在右側的兩位元操作提供電荷捕捉結構。Si-FIN層150在垂直于多晶硅層110的方向上延伸。源極區域130和汲極區域140未摻雜，即源極區域130和汲極區域140中無植入物。確切地，結構100使用鄰近的多晶硅閘極110來產生反轉區域以充當用于傳遞所需電壓的源極/汲極區域。將所述源極/汲極區域限制到較小區域以進行反轉，這導致較小單元尺寸和較高可縮放性。
如圖1B中所示，其是說明記憶體單元的陣列160的布局圖，其中多晶硅層與Si-FIN層交叉安置。將多數行的多晶硅層170、171、172和173安置成大體上相對于多數列的Si-FIN層180、181、182、183和184正交。所述Si-FIN層中的每一個均越過多個多晶硅層延伸。舉例來說，Si-FIN 180層越過多晶硅層170、多晶硅層171、多晶硅層172和多晶硅層173而延伸。圖1B中展示圖1A中的汲極區域140，其中多晶硅層170的一部分與Si-FIN層181的一部分交叉。
電荷捕捉快閃單元結構100能夠執行兩位元操作，其中說明性第一類型涉及FN抹除和熱電洞程式化，且說明性第二類型涉及熱電洞抹除和溝道熱電子程式化。可以兩種方法來執行具有FN抹除和熱電洞程式化的所述類型的操作。在第一方法中，將電荷捕捉單元的兩側上的兩個位抹除到高狀態(FN穿隧，電子在氮化物薄膜中)。當分別將約1.5伏特和約零伏特的電壓施加到所選擇的電荷捕捉單元的最左端和最右端時，讀取具有高Vt的右側。當分別將約零伏特和約1.5伏特的電壓施加到所選擇的單元的最左端和最右端時，讀取具有高Vt的左側。在第二方法中，將電荷捕捉單元的兩側中的一側程式化到低狀態。使用熱電洞注入來對氮化物薄膜(即，電荷捕捉薄膜)的右側進行程式化。當分別將約1.5伏特和約零伏特的電壓施加到所選擇的單元的最左端和最右端時，讀取具有低Vt的被程式化側。當分別將約零伏特和約1.5伏特的電壓施加到所選擇的單元的最左端和最右端時，讀取具有高Vt的未被程式化側。
還可以兩種方法來執行具有熱電洞抹除和溝道熱電子程式化的第二類型的操作。在第一方法中，將電荷捕捉單元的兩側上的兩個位抹除到低狀態。當分別將約1.5伏特和約零伏特的電壓施加到所選擇的單元的最左端和最右端時，讀取具有低Vt的右側。當分別將約零伏特和約1.5伏特的電壓施加到所選擇的單元的最左端和最右端時，讀取具有低Vt的左側。在第二方法中，例如，如果以溝道熱電子注入來對氮化物薄膜的右側進行程式化，那么將電荷捕捉單元的兩側中的一側程式化到高狀態。當分別將約1.5伏特和約零伏特的電壓施加到所選擇的單元的最左端和最右端時，讀取具有高Vt的被程式化側。當分別將約零伏特和約1.5伏特的電壓施加到所選擇的電荷捕捉單元的最左端和最右端時，讀取具有低Vt的未被程式化側。
在圖2A至圖2C中，展示分別說明電荷捕捉快閃記憶體陣列160的抹除操作200、程式化操作240和讀取操作260中的第一操作方法的電路圖。在此第一操作方法中，以下面的方法來執行所述方法使用富雷-諾特海姆式穿隧(Fowler-Nordheim tunneling)來抹除記憶體單元；使用熱電洞注入來對所述記憶體單元進行程式化；和讀取所述記憶體單元。如圖2A中所示，如果要抹除閘極203，那么剩下的閘極單元，即閘極201、閘極202、閘極204、閘極205、閘極206和閘極207均充當用于傳送電壓的傳遞閘極。本說明書中的術語“閘極”還稱為“閘極單元”，或“電荷捕捉記憶體單元中的閘極”。將閘極單元，即閘極201、閘極202、閘極204、閘極205、閘極206和閘極207充電到第一電壓位準，例如10伏特，而將閘極203單元充電到高達第二電壓水準，例如20伏特，以使用FN穿隧來抹除閘極203單元。Si-FIN層210從閘極201的左側一直延伸到閘極207的右側，延伸穿過閘極201、閘極202、閘極203、閘極204、閘極205、閘極206和閘極207。閘極201、閘極202、閘極203、閘極204、閘極205、閘極206和閘極207設置在氧化物層220上。硅230鄰近閘極207的右側深度摻雜，且設置在氧化物層220的上面。
在抹除操作后，順序進行到程式化操作240，使用熱電洞注入來對電荷捕捉記憶體單元進行程式化，如圖2B中所說明。閘極203為具有兩個位的氮化物唯讀記憶體單元，其中第一位在左側上且第二位在右側上。將使用熱電洞注入對閘極203進行的程式化應用到閘極203的右側203-r。相對于閘極203的左側203-1，其設定為約零伏特，閘極203的右側203-r具有較高電壓電位，其設定為約5伏特。右側203-r與左側203-1之間的5伏特的電壓差在右側上產生熱電洞情況，這導致與閘極203相關的氮化物層中的儲存。
或者，可將使用熱電洞注入對閘極203進行的程式化應用到閘極203的左側203-1。相對于閘極203的右側203-r，其設定為約零伏特，閘極203的左側203-1具有較高電壓電位，其設定為約5伏特。左側203-1與右側203-r之間的5伏特的電壓差在左側上產生熱電洞，這導致與閘極203單元相關的氮化物層中的電荷儲存。因此，可將使用熱電洞注入對閘極203進行的程式化應用到閘極203的右側203-r或左側203-1。
在程式化操作后，順序進行到讀取操作260以讀取閘極203單元。電荷儲存在閘極203的右側203-r上，使得讀取操作在閘極203的左側203-1上進行。隨著時間的變化，起始電壓Vt將趨向于飄移到更高。盡管上文的說明展示電荷儲存在閘極203的右側203-r上且讀取操作在閘極203單元的左側203-1上進行，但是所屬領域的一般技術人員應認識到，電荷還可儲存在左側上，而讀取操作在右側上進行。
當選擇閘極203以執行抹除操作、程式化操作或讀取操作時，剩下的相鄰單元，即閘極201、閘極202、閘極204、閘極205、閘極206和閘極207充當傳遞閘極。本發明的一個優勢在于其通過將相鄰單元用作傳遞閘極，而不是通過要求與每個記憶體單元相關的附加閘極來作為傳遞閘極而操作的常規解決方法，來減少記憶體陣列中的電路的數量。舉例來說，如果將閘極205選擇為要抹除，那么閘極201、閘極202、閘極203、閘極204、閘極206和閘極207充當用于將電壓傳遞到閘極205的傳遞閘極。
圖3A至圖3C是說明電荷捕捉快閃記憶體陣列的程式化、抹除和讀取中的第二操作方法的電路圖。在第二操作方法中，順序是程式化記憶體單元、抹除所述記憶體單元并讀取所述記憶體單元。如圖3A中所示，如果選擇閘極303以使用溝道熱電子(CHE)來進行程式化操作300，那么閘極303的右側303-r約為5伏特，而閘極303的左側303-1約為零伏特。在閘極303的左側上，閘極301和閘極302充當用于將電壓傳遞到閘極303的左側的傳遞閘極。閘極301將零伏特傳遞到閘極302，閘極302將零伏特傳遞到閘極303的左側303-1。在閘極303的右側上，閘極304、閘極305、閘極306和閘極307充當用于將電壓傳遞到閘極303的右側的傳遞閘極。閘極307將5伏特傳遞到閘極306，閘極306將5伏特傳遞到閘極305，閘極305將5伏特傳遞到閘極304，閘極304將5伏特傳遞到閘極303的右側303-r。
在將零伏特傳遞到閘極303的左側303-1且將5伏特傳遞到閘極303的右側303-r后，產生溝道熱電子。來自左側303-1的零伏特使電子朝約為5伏特的右側303-r加速，且歸因于施加了7伏特的多晶硅閘極303的較高電位，稱為熱電子的加速的電子被注入到氮化物層(ONO薄膜120)中。接著通過溝道熱電子注入來對閘極303的右側303-r進行程式化。
圖3B是說明電荷捕捉快閃記憶體陣列160的通過熱電洞注入的抹除操作330的電路圖。如果選擇閘極303來抹除，那么剩下的閘極單元，即閘極301、閘極302、閘極304、閘極305、閘極306和閘極307充當用于傳送電壓的傳遞閘極。將閘極單元，即閘極301、閘極302、閘極304、閘極305、和閘極307充電到第一電壓位準，即10伏特，而以閘極303的右側303-r上的-5伏特通過熱電洞注入閘極303。Si-FIN 310層從閘極301的左側一直延伸到閘極307的右側，包括延伸穿過閘極301、閘極302、閘極303、閘極304、閘極305、閘極306和閘極307。將閘極301、閘極302、閘極303、閘極304、閘極305、閘極306和閘極307設置在氧化物層320上。硅翼片(silicon Fin)330深度摻雜在閘極307的右側和閘極301的左側上。將硅翼片330設置在氧化物層320的上面。
在抹除操作后，順序進行到讀取操作360以讀取閘極303。電荷儲存在閘極303的右側303-r上，使得讀取操作在閘極303的左側303-1上進行。隨著時間的變化，起始電壓Vt將趨向于飄移到更高。盡管上文的說明展示電荷儲存在閘極303的右側303-r上，且讀取操作在閘極303的左側303-1上進行，但是所屬領域的一般技術人員應認識到，電荷還可儲存在左側上，而讀取操作在右側上進行。
第一操作方法200與第二操作方法300之間的一個差異在于，低起始電壓與高起始電壓之間的相反關系。第一操作方法200使用FN穿隧來抹除記憶體單元，這將記憶體單元抹除到高起始電壓。第二操作方法300使用熱電洞技術來抹除記憶體單元，這將記憶體單元抹除到低起始電壓。
圖4是說明執行抹除操作200、程式化操作240和讀取操作260電荷捕捉快閃記憶體陣列160的第一操作方法400的過程的流程圖。在步驟410處，第一操作方法400在行中選擇閘極203以通過使用富雷-諾特海姆式穿隧來抹除，而其他閘極，即閘極201、閘極202、閘極204、閘極205、閘極206和閘極207充當用于傳送電壓的傳遞閘極。將未被選擇的閘極，即閘極201、閘極202、閘極204、閘極205、閘極206和閘極207充電到第一電壓位準，例如10伏特，而將閘極4204充電到高達第二電壓位準，例如20伏特，以通過使用FN穿隧來抹除閘極203。
在步驟420處，第一操作方法400在電荷捕捉快閃記憶體陣列160中使用熱電洞注入來對閘極203進行程式化。對閘極203進行的程式化使用熱電洞注入，其被應用到閘極203的右側203-r。相對于閘極203的左側203-1，其設定為約零伏特，閘極203的右側203-r具有較高電壓電位，其設定為約5伏特。如果選擇所述閘極，那么將負的-5伏特施加到閘極203。右側203-r與頂側閘極203之間的10伏特的電壓差在右側203-r上產生熱電洞注入，這導致與閘極203相關的氮化物層中的儲存。
在步驟430中，第一操作方法400包括在電荷捕捉快閃記憶體陣列160中執行對閘極203進行的讀取操作。電荷儲存在閘極203的右側203-r上，使得讀取操作在閘極203的左側203-1上進行。當閘極203被抹除時，隨著時間的變化，起始電壓Vt將趨向于飄移到更高。盡管上文的說明展示電荷儲存在閘極203的右側203-r上，且讀取操作在閘極203的左側203-1上進行，但是所屬領域的一般技術人員應認識到，電荷可儲存在左側上，而讀取操作在右側上進行。
圖5是說明進行程式化操作300、抹除操作330和讀取操作360電荷捕捉快閃記憶體陣列160的操作的第二操作方法500的過程的流程圖。在步驟510處，第二操作方法500包括使用溝道熱電子技術來對所選擇的閘極203進行程式化。閘極303的右側303-r約為5伏特，而閘極303的左側303-1約為零伏特。在閘極303的左側上，閘極301和閘極302充當用于將電壓傳遞到閘極303的左側的傳遞閘極。閘極301將零伏特傳遞到閘極302，閘極302將零伏特傳遞到閘極303的左側303-1。在閘極303的右側上，閘極304、閘極305、閘極306和閘極307充當用于將程式化電壓傳遞到閘極303的右側的傳遞閘極。閘極307將5伏特傳遞到閘極306、閘極306將5伏特傳遞到閘極305，閘極305將5伏特傳遞到閘極304，閘極304將5伏特傳遞到閘極303的右側303-r。在將零伏特傳遞到閘極303的左側303-1且將5伏特傳遞到閘極303的右側303-r后，產生溝道熱電子情況。來自左側303-1的零伏特使電子朝約為5伏特的右側303-r加速，且由于施加了7伏特的多晶硅閘極303的較高電位，將稱為熱電子的加速的電子注入到氮化物層(ONO薄膜120)中。接著通過溝道熱電子注入來對閘極303的右側303-r進行程式化。
在步驟520處，第二操作方法500包括執行電荷捕捉快閃記憶體陣列300的通過熱電洞注入的抹除操作。如果選擇閘極303來抹除，那么剩下的閘極單元，即閘極301、閘極302、閘極304、閘極305、閘極306和閘極307充當用于將電壓傳送到閘極303的傳遞閘極。將閘極單元，即閘極301、閘極302、閘極304、閘極305、閘極7307充電到第一電壓位準，例如10伏特，而通過使用熱電洞注入以從深度摻雜的區域Si-FIN層310的右側傳遞的右側303-r上的5伏特來抹除閘極303，且將-5伏特施加到閘極303。
在步驟530中，第二操作方法500包括執行閘極303的讀取操作。電荷儲存在閘極303的右側303-r上，使得讀取操作在閘極303的左側303-1上進行。隨著時間的變化，起始電壓Vt將趨向于飄移到更高。
以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而并非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案范圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發明技術方案的范圍內。
權利要求
1.一種快閃記憶體陣列，其特征在于其包括第一電荷捕捉記憶體單元，具有覆蓋第一電荷捕捉薄膜的閘極電極、未摻雜的源極區域和未摻雜的汲極區域；第二電荷捕捉記憶體單元，鄰近所述第一記憶體單元的第一側安置，所述第一記憶體單元具有覆蓋第二電荷捕捉薄膜的閘極電極、未摻雜的源極區域和未摻雜的汲極區域；第三電荷捕捉記憶體單元，鄰近所述第一記憶體單元的第二側安置，所述第三記憶體單元具有覆蓋第三電荷捕捉薄膜的閘極電極、未摻雜的源極區域和未摻雜的汲極區域；和硅翼片層，越過所述第一電荷捕捉記憶體單元、所述第二電荷捕捉記憶體單元和所述第三電荷捕捉記憶體單元正交延伸。
2.根據權利要求1所述的快閃記憶體陣列，其特征在于其中所述的第二電荷捕捉記憶體單元的所述閘極電極產生反轉區域，以充當源極區域或汲極區域，用于將第一電壓傳遞到所述第一電荷捕捉記憶體單元的所述第一側。
3.根據權利要求1所述的快閃記憶體陣列，其特征在于其中所述的第三電荷捕捉記憶體單元的所述閘極電極產生反轉區域，以充當源極區域或汲極區域，用于將第二電壓傳遞到所述第一電荷捕捉記憶體單元的所述第二側。
4.根據權利要求3所述的快閃記憶體陣列，其特征在于其進一步包括絕緣層，所述第一電荷捕捉記憶體單元的所述閘極電極覆蓋所述絕緣層的第一部分，所述第二電荷捕捉記憶體單元的所述閘極電極覆蓋所述絕緣層的第二部分，且所述第三電荷捕捉記憶體單元的所述閘極電極覆蓋所述絕緣層的第三部分。
5.根據權利要求1所述的快閃記憶體陣列，其特征在于其中所述的第一未摻雜的區域包括未摻雜的源極區域。
6.根據權利要求1所述的快閃記憶體陣列，其特征在于其中所述的第二未摻雜的區域包括未摻雜的汲極區域。
7.一種用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中所述的多個電荷捕捉記憶體單元以M行多晶硅層與N列硅翼片層交叉而構造，每行具有多個記憶體單元，伴隨硅翼片層越過所述多個電荷捕捉記憶體單元而延伸，每個電荷捕捉記憶體單元具有覆蓋電荷捕捉薄膜的閘極電極、未摻雜的源極區域和未摻雜的汲極區域，所述用于操作具有多個電荷捕捉記憶體單元的記憶體陣列方法包括在一行電荷捕捉記憶體單元中，通過使用富雷-諾特海姆式穿隧抹除來抹除所選擇的閘極電極；通過使用熱電洞注入來對所述所選擇的閘極進行程式化，所述所選擇的閘極電極覆蓋電荷捕捉薄膜，其第一位位于左側上且第二位位于右側上，第一組剩下的閘極電極位于所述行記憶體單元中的所述所選擇的閘極電極的第一側上，作為用于將第一程式化電壓傳遞到所述所選擇的閘極電極的左位的傳遞閘極而操作，第二組剩下的閘極電極位于所述行記憶體單元中的所述所選擇的閘極電極的第二側上，作為用于將第二程式化電壓傳遞到所述所選擇的閘極電極的右位的傳遞閘極而操作；和通過讀取所述所選擇的閘極電極中的位來執行對所述所選擇的閘極電極的讀取操作。
8.根據權利要求7所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中所述的第一組剩下的閘極電極中的每一個均產生第一反轉區域，所述反第一轉區域充當用于傳遞所述第一程式化電壓的源極區域或汲極區域。
9.根據權利要求8所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中所述的第二組剩下的閘極電極中的每一個均產生第二反轉區域，所述第二反轉區域充當用于傳遞所述第二程式化電壓的源極區域或汲極區域。
10.根據權利要求7所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中通過富雷-諾特海姆式穿隧抹除來將所述左側上的所述第一位和所述右側上的所述第二位元抹除到高狀態。
11.根據權利要求10所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其包括將約1.5伏特的第一電壓施加到所述左側上的所述第一位，且將約零伏特的第二電壓施加到所述右側上的所述第二位；和讀取具有起始電壓的所述右側上的所述第二位。
12.根據權利要求10所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其包括將約零伏特的第一電壓施加到所述左側的所述第一位上，且將約1.5伏特的第二電壓施加到所述右側的所述第二位上；和讀取具有起始電壓的所述左側上的所述第一位。
13.根據權利要求7所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中所述的所選擇的閘極電極處于充電狀態。
14.根據權利要求7所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中所述的所選擇的閘極電極處于非充電狀態。
15.根據權利要求7所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中所述的左側上的所述第一位或所述右側上的所述第二位中的一者程式化到低狀態。
16.根據權利要求15所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中以熱電洞注入來程式化與所述所選擇的閘極電極相關的所述電荷捕捉薄膜的所述右側上的所述第二位。
17.根據權利要求16所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其包括將約1.5伏特的第一電壓施加到所述左側上的所述第一位，且將約零伏特的第二電壓施加到與所述所選擇的閘極電極相關的所述電荷捕捉薄膜的所述右側上的所述第二位；和讀取具有低Vt起始電壓的被程式化側。
18.根據權利要求16所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其包括將約零伏特的所述電壓施加到所述左側上的所述第一位，且將約1.5伏特的所述電壓施加到所述右側上的所述第二位；和讀取具有高起始電壓的未被程式化側。
19.一種用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中所述多個電荷捕捉記憶體單元以M行多晶硅層與N列硅翼片層交叉而構造，每行具有多個記憶體單元，伴隨硅翼片層越過所述多個電荷捕捉記憶體單元而延伸，每個電荷捕捉記憶體單元具有閘極電極、未摻雜的源極區域和未摻雜的汲極區域，所述用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法包括通過使用熱電洞注入來對一行電荷捕捉記憶體單元中的所選擇的閘極進行抹除步驟，所述所選擇的閘極覆蓋電荷捕捉薄膜，第一組剩下的閘極電極位于所述行記憶體單元中的所述所選擇的閘極電極的第一側上，作為用于將第一抹除電壓傳遞到所述所選擇的閘極電極的左位的傳遞閘極而操作，第二組剩下的閘極電極位于所述行記憶體單元中的所述所選擇的閘極電極的第二側上，作為用于將第二抹除電壓傳遞到所述所選擇的閘極電極的右位的傳遞閘極而操作；通過對所選擇的閘極使用溝道熱電子機制來對所述行電荷捕捉記憶體單元中的所述所選擇的閘極進行程式化步驟，所述所選擇的閘極電極在所述左位上具有第一位且在所述右位上具有第二位，所述第一組剩下的閘極電極位于所述行記憶體單元中的所述所選擇的閘極電極的所述第一側，作為用于將第一程式化電壓傳遞到所述所選擇的閘極電極的所述左位的傳遞閘極而操作，所述第二組剩下的閘極電極位于所述行記憶體單元中的所述所選擇的閘極電極的所述第二側，作為用于將第二程式化電壓傳遞到所述所選擇的閘極電極的所述右位的傳遞閘極而操作；和通過讀取所述所選擇的閘極電極中的位來執行對所述所選擇的閘極電極的讀取操作。
20.根據權利要求19所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中在所述程式化步驟期間，所述第一組剩下的閘極電極中每一個均產生第一反轉區域，所述第一反轉區域充當用于傳遞所述第一程式化電壓的源極區域或汲極區域。
21.根據權利要求20所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中在所述程式化步驟期間，所述第二組剩下的閘極電極中的每一個均產生第二反轉區域，所述第二反轉區域充當用于傳遞所述第二程式化電壓的源極區域或汲極區域。
22.根據權利要求21所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中在所述抹除步驟期間，所述第一組剩下的閘極電極中的每一個均產生第三反轉區域，所述第三反轉區域充當用于傳遞所述第一抹除電壓的源極區域或汲極區域。
23.根據權利要求22所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中在所述程式化步驟期間，所述第二組剩下的閘極電極中的每一個均產生第四反轉區域，所述第四反轉區域充當用于傳遞所述第二抹除電壓的源極區域或汲極區域。
24.根據權利要求19所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中將所述左側上的所述第一位和所述右側上的所述第二位元抹除到低狀態。
25.根據權利要求24所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其包括將約1.5伏特的電壓施加到所述左側上的所述第一位，且將約零伏特的電壓施加到所述右側上的所述第二位；和讀取具有低起始電壓的所述右側上的所述第二位。
26.根據權利要求25所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其包括將約零伏特的電壓施加到所述左側上的所述第一位，且將約1.5伏特的電壓施加到所述右側上的所述第二位；和讀取具有低起始電壓的所述左側上的所述第一位。
27.根據權利要求19所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中將所述左側上的所述第一位或所述右側上的所述第二位中的一者程式化到高狀態。
28.根據權利要求27所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其包括使用溝道熱電子來對所述電荷捕捉薄膜的所述右側進行所述程式化步驟，將約1.5伏特的電壓施加到所述左側上的所述第一位且將約零伏特的電壓施加到所述右側上的所述第二位；和讀取具有高起始電壓的被程式化側。
29.根據權利要求28所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其包括通過使用溝道熱電子來對所述電荷捕捉薄膜的所述右側進行所述程式化步驟，將約零伏特的電壓施加到所述左側上的所述第一位且將約1.5伏特的電壓施加到所述右側上的所述第二位；和讀取具有低起始電壓的未被程式化側。
30.根據權利要求19所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中所述的所選擇的閘極電極處于充電狀態。
31.根據權利要求28所述的用于操作具有多個電荷捕捉記憶體單元的記憶體陣列的方法，其特征在于其中所述的所選擇的閘極電極處于非充電狀態。
32.一種記憶體單元結構，其特征在于其包括電荷捕捉結構；多晶硅層，覆蓋所述電荷捕捉結構；硅翼片層，大體上相對于所述多晶硅層正交延伸；第一未摻雜區域，延伸到所述電荷捕捉結構的第一側；和第二未摻雜區域，延伸到所述電荷捕捉結構的第二側。
33.根據權利要求28所述的記憶體單元結構，其特征在于其中所述的電荷捕捉結構包括氧化物-電荷-氧化物薄膜。
全文摘要
本發明描述制造氮化物捕捉電可抹除可程式化唯讀記憶體快閃記憶體的方法，其中每個記憶體單元使用硅翼片來形成氮化物捕捉電可抹除可程式化唯讀記憶體快閃單元，在所述氮化物捕捉電可抹除可程式化唯讀記憶體快閃單元中，源極區域和汲極區域均未摻雜。一行氮化物捕捉記憶體單元中的所選擇的多晶硅閘極的每個鄰近多晶硅閘極用于產生反轉區域，充當用于傳送所需電壓的源極區域或汲極區域，其在每個記憶體單元的所述源極區域和所述汲極區域均未摻雜的情況下保存記憶體單元的密度。所述快閃記憶體包括與多個硅翼片層交叉的多個多晶硅層。
文檔編號G11C16/02GK101047188SQ20061010388
公開日2007年10月3日 申請日期2006年8月4日 優先權日2006年3月31日
發明者許嘉倫, 劉慕義 申請人:旺宏電子股份有限公司