專利名稱：閃存器件的編程方法
技術領域：
本發明涉及閃存器件，更具體地，涉及一種編程方法，它可以減小具有多級單元的閃存器件的閾值電壓分布寬度。
背景技術：
當前，存在對可以電編程和擦除并且不需要刷新數據的半導體存儲器件的增大的需求。此外，為開發大容量存儲器件，已進行了研究以增大集成水平。因此，已對閃存進行了許多研究。
閃存通常分類為NAND閃存或NOR閃存。NOR閃存具有一種結構，其中存儲單元獨立地連接到位線和字線。它的主要優點是較快的隨機存取時間。同時，NAND閃存具有一種結構，其中多個存儲單元串聯連接并且每個單元串只需要一個接觸。其優點是較高水平的集成。因此，NAND型結構通常在高集成閃存中使用。
近些年，為進一步增大閃存的集成度，進行了在一個存儲單元中存貯多于一個位的研究。這種類型的存儲單元通常被稱為“多級單元(MLC)”。對應于MLC的單個位的存儲單元被稱為“單級單元(SLC)”。
通常，MLC的閾值電壓(Vt)可根據所存貯的數據而設置至各種狀態。更詳細地，因為2位數據可以被編程到MLC中，所以一個MLC可以存貯四個值(即11、10、01和00)中的任何一個，其中每個二進制值被指定一閾值電壓(Vt)狀態。
MLC的編程方法可大致分為兩種。第一種方法在每次進行一個頁面編程時使用不同的編程電壓執行三個編程操作以便實施四個閾值電壓電平。在此情形中，編程時間是具有相同容量的SLC的編程時間的三倍。此外，因為四個閾值電壓之間的電壓間隙非常窄(0.7至0.8V)，所以在編程操作期間，遞增階梯脈沖編程(ISPP)電壓必須設置為范圍從0.15至0.2V。這意味著ISPP電壓與SLC(約0.5V)相比必須降低。因此，全部編程時間是SLC的7至9倍。
為解決此問題，提出了給編程到一個單元中的2位分配不同的行地址的編程方法。如圖1中所示，在第一編程，2位的最低有效位(LSB)數據(“11”→“10”)被編程。其后，在第二編程，最高有效位(MSB)數據(“11”→“01”或“10”→“00”)被編程。此時，通過讀取第一頁來確定當前單元是“11”還是“011”，并且然后施加不同的電壓至位線。
如果MLC的被編程單元的閾值電壓分布增大了，則每個編程狀態的閾值電壓之間的間隙進一步變窄。這對于單元操作的可靠性具有負面影響。因此有必要降低單元的閾值電壓分布。通常，降低ISPP的閾值電壓分布的最容易的方法是降低ISPP電壓。如果ISPP電壓被降低，則所需的脈沖數增加。因此，由于編程時間變長而產生了問題。
發明內容
本發明的一個實施例提供了一種閃存器件的編程方法，其中閾值電壓分布可通過在ISPP編程操作之前將虛(dummy)脈沖施加至具有狀態“10”的MLC來減小，在狀態“10”處閾值電壓寬度是寬的。
根據本發明的一個方面，提供了一種閃存器件的編程方法，包括如下步驟重復施加增大的虛階梯脈沖到這樣的程度，使得MLC的初始狀態不改變；通過將編程階梯脈沖施加至MLC來對MLC編程；執行檢驗操作以檢驗MLC的編程狀態；并且如果MLC已被正常編程，則結束編程操作，并且如果MLC未被正常編程，則提高編程電壓至預定電平并且然后返回到編程操作。
根據一個實施例，用于對非易失性存儲器件編程的方法包括將第一虛電壓施加至多級單元(MLC)。第一編程電壓施加至MLC以對MLC編程，在第一虛電壓已施加至MLC之后，第一編程電壓施加至MLC。MLC被檢驗MLC是否已被第一編程電壓正確地編程。在施加第一虛電壓之后，第二虛電壓施加至MLC，第二虛電壓比第一虛電壓高N伏，其中施加至MLC的第二虛電壓是充分低的電壓，以便第二虛電壓不改變MLC的初始狀態。在施加第二虛電壓之后，第三虛電壓施加至MLC，第三虛電壓比第二虛電壓高N伏。
在又另一個實施例中，在第一編程電壓施加至MLC之前，預定數目的虛電壓施加至MLC。此方法進一步包括如果MLC被確定未正確地編程則將第二編程電壓施加至MLC，第二編程電壓比第一編程電壓高N伏。在所有的虛電壓已施加至MLC之后，第一和第二編程電壓施加至MLC。在一個實施中，N大于0.4或0.3或0.2。
圖1是示出了依賴于具有MLC的閃存器件的編程狀態的閾值電壓分布的視圖；圖2是示出了當施加相同的ISSP電壓時依賴于編程狀態“10”、“00”和“01”的閾值電壓分布的曲線圖。
圖3是示出了根據本發明的一個實施例的，ISPP編程起始電壓、單元的初始閾值電壓以及通過ISPP編程操作的單元的閾值電壓之間的關系的曲線圖；圖4是示出了根據本發明的一個實施例的閃存器件的LSB編程操作的流程圖；以及圖5顯示了ISSP電壓的波形。
具體實施例方式
將參考附圖連同某些實施例詳細描述本發明。為清楚講述多個層及區域，在附圖中層的厚度被放大。
圖2是曲線圖，其中各個編程檢驗操作移至0V以便相對地比較具有編程狀態“10”、“00”和“01”的閾值電壓分布。從圖2可看出，“00”的閾值電壓分布(b)是最窄的并且“10”的閾值電壓分布(a)是最寬的。
從圖3中可看出，在ISPP編程操作被充分執行之后，獲得恒定的閾值電壓而不管單元的初始閾值電壓值，但是當執行初始ISPP編程操作時，通過ISPP的閾值電壓的變化依賴于單元的初始閾值電壓而不同，雖然使用ISPP編程起始電壓執行編程。
換句話說，當初始閾值電壓低(a)時，初始閾值電壓的變化大，但隨著ISPP編程操作進行，閾值電壓以恒定斜率改變。另一方面，當初始閾值電壓高(b)時，初始閾值電壓的變化小，但隨著ISPP編程操作進行，閾值電壓以恒定斜率改變。
下面將詳細描述MLC的編程操作。MLC的編程操作可包括三種編程操作，如“11”→“10”，“10”→“00”以及“11”→“01”。狀態“11”對應于擦除狀態，其中初始閾值電壓低，狀態“10”對應于一狀態，其初始閾值電壓比狀態“11”的高，并且狀態“01”對應于ISPP編程操作被充分執行后的狀態。換句話說，下面將比較閾值電壓分布的寬度。狀態“00”具有最小的閾值電壓分布寬度，狀態“01”具有次小的閾值電壓分布寬度，并且狀態“10”(對應于LSB編程)具有最寬的閾值電壓分布寬度。
因此，為減小狀態“10”的閾值電壓寬度，有必要充分降低ISPP編程起始電壓。圖3中顯示了該效應。圖3顯示了當一般LSB編程操作執行時的情形(a)以及在施加五個初始虛ISPP脈沖之后執行LSB編程操作時的情形(b)。情形(b)示出狀態“10”的閾值電壓分布與狀態“01”的閾值電壓分布相等。
通過采用上述描述對根據本發明的一個實施例的閃存器件的LSB編程操作描述如下。
一種將具有狀態“11”的MLC編程為具有狀態“10”的MLC的方法將作為一個實例描述，在狀態“10”中閾值電壓分布為最寬。
為執行編程，在圖4中的步驟101設置初始脈沖(n＝1)。根據本發明假設ISPP電壓步進是0.2V。
然后第一虛階梯脈沖(n＝1)在步驟102施加至將被編程的具有狀態“11”的MLC。
具有比第一虛脈沖(n＝1)的電壓高的電壓的第二虛階梯脈沖(第一虛階梯脈沖++0.2V；n＝2)施加至MLC。其后，具有比第二虛階梯脈沖的電壓高的電壓的第三虛階梯脈沖(第二虛階梯脈沖++0.2V；n＝3)施加至MLC。以此方式，在步驟103依次施加第一虛階梯脈沖至第五虛階梯脈沖(n＝5)。
如果從初始脈沖(n＝1)至第五脈沖(n＝5)的虛階梯脈沖如上所述依次施加到MLC，MLC的閾值電壓的變化如圖3中的曲線(a)所指示地逐漸減弱。結果，隨著脈沖數目的增加，編程電壓的增量比和單元的閾值電壓的增量比變得接近于1。這意味著MLC的閾值電壓分布變窄。
在步驟104，確定圖5中顯示的第一至第五階梯脈沖是否已依次施加至MLC。如圖5中顯示的編程階梯脈沖然后在步驟105被施加至MLC。
然后，在步驟106通過對MLC執行檢驗操作來確定MLC的閾值電壓分布是否已改變為狀態“10”。如果MLC的閾值電壓分布已改變為狀態“10”，則在步驟107結束編程操作。如果MLC的閾值電壓分布未改變至狀態“10”，則具有比第五編程脈沖的電壓高的電壓的編程脈沖(階梯脈沖0.2V)施加至MLC，以便再次執行編程操作。
重復執行步驟105至步驟108直到MLC的閾值電壓分布變成“10”的狀態。即，不同于相關技術，在本發明中，在虛階梯脈沖施加至MLC幾次后，編程脈沖施加操作和檢驗操作重復執行。
根據本發明，在具有MLC的閃存器件的編程操作中，不具有檢驗操作的虛脈沖施加至具有狀態“10”的MLC，在狀態“10”中，在施加編程電壓前，閾值電壓分布寬度是最寬的。因此，狀態“10”的閾值電壓分布寬度可減小。因此有可能改進快閃單元的保持特征和器件的可靠性。
盡管已經結合目前認為是特定的實施例描述了本發明，應該理解本發明不局限于所公開的實施例，而相反地，本發明旨在涵蓋包括在所附權利要求的精神和范圍內的各種修改和等效設置。
權利要求
1.一種閃存器件的編程方法，所述方法包括重復施加虛階梯脈沖到這樣的程度，使得當逐步增大所述虛階梯脈沖的電壓時，單元的初始狀態不改變。通過將編程電壓施加至所述單元來對所述單元編程；以及執行檢驗操作以檢驗所述單元的編程狀態。
2.權利要求1所述的編程方法，進一步包括如果確定所述單元已被正確地編程，則終止所述編程操作；如果確定所述單元未被正確地編程，則將所述編程電壓提高預定的電平；并且將所述提高的編程電壓施加至所述單元以對所述單元編程。
3.權利要求1所述的編程方法，其中所述虛階梯脈沖的電壓低于所述編程電壓的電壓。
4.權利要求1所述的編程方法，其中施加所述虛階梯脈沖不需要編程檢驗操作。
5.權利要求1所述的編程方法，其中施加所述虛階梯脈沖不超過五次。
6.權利要求1所述的編程方法，其中所述虛階梯脈沖和所述編程電壓基本上是相同的電位。
7.權利要求1所述的編程方法，其中所述單元是多級單元(MLC)。
8.權利要求2所述的編程方法，其中所述預定電平約為0.2伏。
9.一種用于對非易失性存儲器件編程的方法，所述方法包括將第一虛電壓施加至單元；將第一編程電壓施加至所述單元以對所述單元編程，在所述第一虛電壓已施加至所述單元之后，所述第一編程電壓施加至所述單元；并且檢驗是否所述單元已被施加至所述單元的所述第一編程電壓正確地編程。
10.權利要求9所述的方法，進一步包括在已施加所述第一虛電壓之后，將第二虛電壓施加至所述單元，所述第二虛電壓比所述第一虛電壓高N伏，其中，施加至所述單元的所述第二虛電壓是充分低的電壓，以便所述第二虛電壓不改變所述單元的初始狀態。
11.權利要求10所述的方法，進一步包括在已施加所述第二虛電壓之后，將第三虛電壓施加至所述MLC，所述第三虛電壓比所述第二虛電壓高N伏。
12.權利要求11所述的方法，其中在將所述第一編程電壓施加至所述單元之前，預定數目的虛電壓施加至所述單元，所述方法進一步包括如果確定所述單元未被所述第一編程電壓正確地編程，則將第二編程電壓施加至所述單元，所述第二編程電壓比所述第一編程電壓高N伏，其中，在所有虛電壓已施加至所述單元之后，所述第一和第二編程電壓施加至所述單元。
13.權利要求12所述的方法，其中N伏不大于0.4伏。
14.權利要求12所述的方法，其中N伏不大于0.3伏。
15.權利要求12所述的方法，其中N伏不大于0.2伏。
16.權利要求9所述的方法，其中所述單元是多級單元(MLC)。
全文摘要
一種用于對非易失性存儲器件編程的方法，包括將第一虛電壓施加到多級單元(MLC)。第一編程電壓施加至該MLC以對該MLC編程，在該第一虛電壓已施加至該MLC之后，該第一編程電壓施加至該MLC。該MLC被檢驗是否該MLC通過該第一編程電壓正確地編程。在已施加該第一虛電壓之后，第二虛電壓施加至該MLC，該第二虛電壓比該第一虛電壓高N伏，其中，施加至該MLC的該第二虛電壓是充分低的電壓，以便該第二虛電壓不改變該MLC的初始狀態。在已施加該第二虛電壓之后，第三虛電壓施加至該MLC，該第三虛電壓比該第二虛電壓高N伏。
文檔編號G11C16/06GK1949393SQ200610099360
公開日2007年4月18日 申請日期2006年7月17日 優先權日2005年10月10日
發明者朱錫鎮 申請人:海力士半導體有限公司