芯片信息管理方法、芯片信息管理系統和芯片信息管理程序的制作方法

專利名稱：芯片信息管理方法、芯片信息管理系統和芯片信息管理程序的制作方法
技術領域：
本發明涉及芯片信息管理方法、芯片信息管理系統和芯片信息管理程序。具體地，本發明涉及具有冗余存儲單元陣列以保存缺陷地址的半導體芯片的芯片信息管理方法、芯片信息管理系統和芯片信息管理程序。
背景技術：
諸如DRAM(動態隨機存取存儲器)之類的半導體芯片通過前端過程中的擴散處理在晶片單元中制造。前端過程中獲得的半導體晶片被劃分，以在后過程中產生許多半導體芯片，如眾所周知的那樣。因此，為了以較低的成本制造一個半導體芯片，重要的是增加從一個半導體晶片獲得的半導體芯片的數目，并且改善獲得的半導體芯片的生產率。
通過減少芯片面積的尺寸和增加半導體晶片的尺寸，能夠實現從一個半導體晶片獲得的半導體芯片的數目的增加。通過在前端過程的許多步驟盡可能地排除降低生產率的各種因素，能夠實現半導體芯片的生產率的改善。
存在許多降低生產率的復雜因素，并且并不總是易于查明這些因素。然而，在半導體晶片被分成半導體芯片之前的晶片狀態下，取決于降低芯片生產率的因素，存在發生缺陷的位置特征。例如，缺陷集中在半導體晶片的外圍，或者缺陷集中在半導體晶片的一側，或者合格與故障每隔一個芯片重復。這些特征成為發現降低生產率的因素的重要線索。
然而，盡管在分成芯片之前的晶片狀態下確定缺陷發生的位置相對容易，但是在晶片通過切片被分成單獨的芯片之后確定這個位置就相當困難。為了獲得關于晶片上缺陷發生位置的信息，有必要在晶片被切片之前對每個半導體芯片執行各種運行測試。這導致增加了芯片的制造成本。
在切片之前的狀態下正常的半導體芯片在切片之后也會變成有缺陷的。在這種情況下，獲得關于晶片上缺陷發生位置的信息基本上是不可能的。
為了解決上述問題，日本專利號3,555,859披露了由本發明的發明人提議的以下系統。
在數據庫中存儲由冗余存儲單元陣列置換的半導體芯片中發生的缺陷的地址。使用這種布置，即使在晶片被分成單獨的半導體芯片之后，也能夠獲得有關晶片的位置信息。
當諸如DRAM之類的半導體存儲器中存在缺陷芯片的許多地址時，通過用冗余存儲單元置換對應于缺陷地址的存儲單元，能夠保存缺陷地址。因為每一個半導體芯片都保存許多缺陷地址，所以已被置換的缺陷地址的分布能夠以高概率被認為對于相應的半導體芯片是特定的。
將注意力集中在這一點上，通過在對晶片進行切片之前將每個確定的半導體芯片的缺陷地址存儲到數據庫中，并且讀取已通過登記置換的芯片的缺陷地址，日本專利號3,555,859中披露的技術使得可以獲得有關晶片的位置信息。
如上所述，根據日本專利公布號3,555,859中披露的方法，在數據庫中存儲缺陷地址的分布，從而使得可以獲得有關晶片的位置信息，而不用向半導體芯片添加專用電路。因此，有利于不增加芯片的面積。
然而，日本專利號3,555,859中披露的方法具有的問題在于，數據庫與半導體芯片的生產的數目成比例地變大。因此，盡管這個問題對于少量生產的一定種類的芯片沒有如此嚴重，但是對于大量生產的半導體芯片種類，數據庫變得巨大。巨大的數據庫使得難以共享信息。進而，因為芯片需要從巨大的數據庫之中確定，所以搜索時間變長，因此，不能總是有效地獲得有關晶片的位置信息。
根據日本專利號3,555,859中披露的方法，基于缺陷地址的分布確定單獨的半導體芯片。因此，當某個半導體芯片的缺陷地址的分布碰巧和其他半導體芯片的完全相同時，變得難以在所述兩個半導體芯片之間區別。

發明內容
因此，本發明的目的就是提供芯片信息管理方法、芯片信息管理系統以及這種方法或這種系統中要用的芯片信息管理程序，其能夠使每個半導體芯片具有諸如有關晶片的位置信息之類的芯片信息，并且能夠讀取這種信息，而不增加芯片面積并且不使用大數據庫。
本發明的另一個目的是提供芯片信息管理方法、芯片信息管理系統以及這種方法或這種系統中要用的芯片信息管理程序，其即使當存在缺陷地址的分布完全相同的多個半導體芯片時，也能夠從每個半導體芯片獲得諸如有關晶片的位置信息之類的芯片信息。
通過用于將芯片信息存儲到半導體芯片自己中的芯片信息管理方法，能夠完成本發明的上述以及其他目的，所述半導體芯片包括存儲單元陣列，其具有多個存儲單元；多個缺陷地址存儲電路，所述缺陷地址存儲電路中的每一個都能夠存儲缺陷地址；以及冗余存儲單元陣列，其能夠置換對應于缺陷地址存儲電路中存儲的缺陷地址的存儲單元，所述芯片信息管理方法包含第一步，檢測多個缺陷地址；第二步，基于要被存儲的芯片信息，確定所述多個缺陷地址和存儲所述缺陷地址的多個缺陷地址存儲電路之間的關系；以及第三步，基于在所述第二步驟確定的關系，將缺陷地址存儲在相應的缺陷地址存儲電路中。
通過用于獲得半導體芯片中存儲的芯片信息的芯片信息管理方法，同樣能夠完成本發明的上述以及其他目的，所述半導體芯片包括存儲單元陣列，其具有多個存儲單元；多個缺陷地址存儲電路，所述缺陷地址存儲電路中的每一個都能夠存儲缺陷地址；以及冗余存儲單元陣列，其能夠置換對應于缺陷地址存儲電路中存儲的缺陷地址的存儲單元，所述芯片信息管理方法包含第一步，通過登記測試讀取多個缺陷地址存儲電路中存儲的地址；第二步，通過分析在哪些缺陷地址存儲電路中存儲哪些地址，確定冗余存儲單元陣列的置換規則；以及第三步，基于確定的置換規則，確定芯片信息。
根據本發明的一個方面的芯片信息管理系統包括芯片信息獲得單元，其獲得半導體芯片的芯片信息；以及置換規則確定單元，其確定半導體芯片中包括的多個缺陷地址要被存儲到其中的半導體芯片的缺陷地址存儲電路，其中，基于芯片信息獲得單元獲得的芯片信息，置換規則確定單元區分按照多個缺陷地址存儲電路的布局順序的缺陷地址的大小相互關系。
根據本發明的另一個方面的芯片信息管理系統包含登記單元，其通過登記測試讀取半導體芯片的缺陷地址；以及分析單元，其分析登記單元讀出的缺陷地址以及存儲缺陷地址的半導體芯片之內的缺陷地址存儲電路的布局順序之間的關系，其中，通過參考這樣的數據表，所述數據表顯示了根據半導體芯片之內的冗余存儲單元陣列的置換規則和相應信息之間的關系，分析單元從分析的關系中確定芯片信息。
根據本發明的一個方面的芯片信息管理程序使計算機執行第一步，獲得半導體芯片的芯片信息；以及第二步，確定半導體芯片中包括的多個缺陷地址要被存儲到其中的半導體芯片的缺陷地址存儲電路，其中，在所述第二步驟，基于所述芯片信息，區分按照多個缺陷地址存儲電路的布局順序的缺陷地址的大小相互關系。
根據本發明的另一個方面的芯片信息管理程序使計算機執行第一步，通過登記測試讀取半導體芯片之內的缺陷地址存儲電路中存儲的地址；以及第二步，分析所述地址和存儲所述地址的缺陷地址存儲電路的布局順序之間的關系，其中，在所述第二步驟，通過參考這樣的數據表，所述數據表顯示了根據半導體芯片之內的冗余存儲單元陣列的置換規則和相應信息之間的關系，從分析的關系中確定芯片信息。
根據本發明的一個方面，提供了芯片信息管理方法、芯片信息管理系統和芯片信息管理程序，其通過僅僅參考這樣的數據表，所述數據表將信息分配給缺陷地址和存儲這些缺陷地址的缺陷地址存儲電路之間的關系，使得可以在半導體芯片上存儲預期信息。
根據本發明的另一個方面，提供了芯片信息管理方法、芯片信息管理系統和芯片信息管理程序，其通過僅僅參考這樣的數據表，所述數據表將信息分配給缺陷地址和存儲這些缺陷地址的缺陷地址存儲電路之間的關系，使得可以從半導體芯片中獲得預期信息。
如上面解釋的那樣，根據本發明，使用了這樣的數據表，所述數據表將信息分配給缺陷地址和存儲這些缺陷地址的缺陷地址存儲電路之間的關系。因此，沒有必要向半導體芯片添加存儲各種芯片信息的專用電路。所以，芯片面積的尺寸根本不增加。因為沒有使用存儲每個半導體芯片的特定信息的數據庫，所以能夠使要用的數據表的數據量非常小。即使當存在缺陷地址的分布完全相同的多個半導體芯片時，這些半導體芯片也能夠具有相互不同的信息。


通過結合附圖參考本發明的以下詳細說明，本發明的上述以及其他的目的、特征和優點將會變得更加明顯，其中圖1是顯示能夠應用本發明的半導體芯片的關鍵元件的方框圖；圖2是分別顯示當圖1中顯示的半導體芯片為DRAM時存儲單元陣列和冗余存儲單元陣列的構造的電路圖；圖3是顯示圖1中顯示的缺陷地址存儲電路組的詳細電路構造的一個例子的電路圖；圖4是顯示當圖1中顯示的預定缺陷地址存儲電路檢測到缺陷地址時的操作的時間圖；圖5是顯示缺陷地址的可分配組合的表；圖6A是按照圖5中顯示的置換規則1的置換狀態的示意圖；圖6B是按照圖5中顯示的置換規則2的置換狀態的示意圖；圖6C是按照圖5中顯示的置換規則3的置換狀態的示意圖；圖7是顯示置換規則和分配字符之間的關系的一個例子的表；圖8是顯示根據本發明優選實施例的芯片信息管理系統的構造的方框圖；圖9是顯示形成一部分的芯片信息記錄系統或芯片信息獲得系統的計算機的構造的方框圖；圖10是用于解釋芯片信息記錄方法的流程圖；圖11是步驟S13的選擇操作的一個例子的概念圖；圖12是步驟S13的選擇操作的另一個例子的概念圖；圖13是用于解釋芯片信息獲得方法的流程圖；圖14是顯示通過延長刷新周期增加缺陷地址的方法的一個例子的流程圖；圖15是通過在多個子組中存儲相同的缺陷地址來提供冗余的方法的說明圖；圖16是用于解釋當以圖15中顯示的方法保持信息時獲得芯片信息的方法的流程圖；
圖17是具有被分成多個子陣列的存儲單元陣列的半導體芯片的構造的示意圖；圖18是缺陷地址存儲電路的另一個電路構造圖；以及圖19是圖18中顯示的熔線電路的電路圖。
具體實施例方式
在詳細解釋本發明的優選實施例之前，先在下面解釋能夠應用本發明的半導體芯片的概要構造和本發明的原理。
圖1是顯示能夠應用本發明的半導體芯片的關鍵元件的方框圖。
如圖1所示，能夠應用本發明的半導體芯片100至少包括存儲單元陣列110，其包括多個存儲單元；冗余存儲單元陣列120，其保存缺陷地址；缺陷地址存儲電路組130，其存儲缺陷地址；以及解碼器190，其訪問存儲單元陣列110和冗余存儲單元陣列120。
這種半導體芯片100能夠是DRAM和存儲器邏輯集成芯片。半導體芯片100具有這樣的功能基于從地址終端ADD供應的地址信號，訪問存儲單元陣列110中包括的預定存儲單元。在讀操作中，半導體芯片100向數據終端DQ輸出訪問的存儲單元中存儲的數據。在寫操作中，半導體芯片100將從終端DQ供應的數據存儲到訪問的存儲單元中。
圖2是分別顯示當半導體芯片100為DRAM時存儲單元陣列110和冗余存儲單元陣列120的構造的電路圖。
如圖2所示，存儲單元陣列110具有矩陣構造，其具有相互交叉的多個字線WL1到WLn和多個位線BL1到BLm。存儲單元MC布置在每個交叉點處。每個存儲單元MC通過MOS晶體管TR和電容器C的串聯電路構造。MOS晶體管TR的漏極連接到相應的位線BL1到BLm，并且MOS晶體管TR的柵電極連接到相應的字線WL1到WLn。
使用這種布置，當每個字線WLi變為高電平時，連接到字線WLi的所有存儲單元MC的電容器C都連接到相應的位線BL1到BLm。基于從地址終端ADD供應的行地址，行解碼器(未顯示)控制字線的電平。
另一方面，位線BL1到BLm分別連接到相應的讀出放大器SA1到SAm。使用這種布置，讀出放大器SA1到SAm在讀操作期間放大從存儲單元MC讀取的信號，并且在寫操作期間放大要被寫入到存儲單元MC中的信號。基于從地址終端ADD供應的列地址，列解碼器(未顯示)選擇讀出放大器SA1到SAm中的哪一個應當連接到數據終端DQ。
在預定存儲單元MC于具有這種構造的存儲單元陣列110中有缺陷的情況下，對應于這個存儲單元MC的地址成為缺陷地址。在預定字線WLi具有缺陷的情況下，連接到字線WLi的所有存儲單元都變成有缺陷的。因此，對應于這些存儲單元MC的所有地址都變成缺陷地址。冗余存儲單元陣列120和缺陷地址存儲電路組130保存這些缺陷地址。這些保存的缺陷地址能夠被認為是正常地址。
如圖2所示，冗余存儲單元陣列120包括與位線BL1到BLm交叉的多個冗余字線WLR1到WLRx。存儲單元(冗余存儲單元)MC布置在冗余字線WLR1到WLRx和位線BL1到BLm的每個交叉點處。冗余字線WLR1到WLRx的構造與正常字線WL1到WLn的構造完全相同。
在制造之后即刻的初始狀態下，即使當供應任何地址時，也不選擇這些冗余字線WLR1到WLRx。然而，通過在缺陷地址存儲電路組130中事先存儲預定地址，當供應這個地址時，選擇缺陷地址存儲電路組130分配的預定冗余字線WLRj，而不是選擇存儲單元陣列110中包括的初始字線WLi。
因此，通過在缺陷地址存儲電路組130中事先存儲缺陷地址，當供應所述缺陷地址時，訪問冗余存儲單元陣列120，而不是存儲單元陣列110。所以，這個地址能夠被當作正常地址處理。
盡管在冗余存儲單元陣列120中提供了置換缺陷位線BLi的多個冗余位線，但是在圖2中沒有顯示這些冗余位線。
圖3是顯示缺陷地址存儲電路組130的詳細電路構造的一個例子的電路圖。圖3中顯示的電路是用于控制用冗余字線WLR1到WLRx進行的置換的電路。用于控制用冗余位線進行的置換的電路(未顯示)也是存在的，但是未在圖3中顯示，因為這個電路具有與用于控制用冗余字線WLR1到WLRx進行的置換的電路的構造基本上相同的構造。
如圖3所示，缺陷地址存儲電路組130包括多個缺陷地址存儲電路1401到140x。缺陷地址存儲電路1401到140x分別對應于冗余字線WLR1到WLRx。
缺陷地址存儲電路1401到140x具有在預充電線路LA和放電線路LB之間并聯連接的對應于行地址X0，X1，X2，……和反信號/X0，/X1，/X2，……的熔線元件141。N溝道MOS晶體管142串聯連接到每個熔線元件141。這些晶體管142的柵電極被供應以行地址X0，X1，X2，……以及這些反信號/X0，/X1，/X2，……。
為了在缺陷地址存儲電路140中存儲缺陷地址，對應于地址的每一位的兩個熔線元件141中的一個斷開。例如，當要被存儲的地址的位X0為“0”時，對應于X0的熔線元件141斷開，并且對應于/X0的熔線元件141未斷開。另一方面，在沒有存儲缺陷地址的缺陷地址存儲電路140中，所有的熔線元件都保持在未斷開的狀態下。
預充電線路LA和放電線路LB分別經由P溝道MOS晶體管143和144連接到電源電勢(VDD)。使用這種布置，當定時信號S1變為低電平時，預充電線路LA和放電線路LB由此被預充電到電源電勢。放電線路LB經由N溝道晶體管145連接到地電勢(GND)。結果，當定時信號S2變為高電平時，放電線路LB被放電到地電勢。
圖4是顯示當預定缺陷地址存儲電路140j已檢測到缺陷地址時的操作的時間圖。
在初始狀態下，定時信號S1和S2分別處于低電平。因此，預充電線路LA和放電線路LB兩者都被預充電到高電平。檢測信號REDj同樣被固定到低電平。
當行地址ADD在時間t0變化時，并且同時當定時信號S1在時間t1變為高電平時，預充電操作結束，并且預充電線路LA和放電線路LB兩者都變為浮置狀態。
當定時信號S2在時間t2變為高電平時，晶體管145接通。因此，放電線路LB的電勢變為低電平。在這種情況下，當供應的行地址ADD與缺陷地址存儲電路140j中存儲的缺陷地址一致時，亦即，當對應于斷開的熔線元件141的所有晶體管142都接通時，同時當對應于未斷開的熔線元件141的所有晶體管142都斷開時，預充電線路LA的電勢并不變為低電平，并且維持預充電狀態，因為沒有在預充電線路LA和放電線路LB之間短路的電通道。
當通過使用延遲元件146延遲定時信號S2而獲得的定時信號S3在時間t3變為高電平時，AND電路147的輸入變為高電平。因此，作為輸出信號的檢測信號REDj變為高電平，以便通知檢測到缺陷地址。結果，代替應當已被選擇的字線WLi，對應于缺陷地址存儲電路140j的冗余字線WLRj被激活。
另一方面，當供應的行地址ADD不與缺陷地址存儲電路140j中存儲的缺陷地址一致時，亦即，當對應于未斷開的熔線元件141的晶體管142中的任何一個接通時，預充電線路LA的電勢響應放電線路LB到低電平的變化而變為低電平。結果，輸出檢測信號REDj不變為高電平。
其他缺陷地址存儲電路的操作與上述類似。當檢測信號RED1到REDx由于檢測到缺陷地址而變為高電平時，相應的冗余字線WLR1到WLRx被激活。
上面解釋了能夠應用本發明的半導體芯片100的概要構造。
下一步解釋多個缺陷地址存儲電路1401到140x中存儲的缺陷地址的大小相互關系。
如上所述，缺陷地址存儲電路1401到140x是用冗余字線WLR1到WLRx置換對應于缺陷地址的字線的電路。因此，對于缺陷地址存儲電路1401到140x的布局順序以及這些缺陷地址存儲電路中存儲的缺陷地址的大小相互關系沒有限制。例如，當要在3個缺陷地址存儲電路1401到1403(它們以這種順序布置)中存儲缺陷地址a、b和c時，存在6種(3的階乘(power))分配方法，如圖5所示。
假定缺陷地址a、b和c的大小相互關系(在這種情況下為行地址值的大小相互關系)為a＜b＜c。按照圖5中顯示的“置換規則1”，如圖6A所示存儲缺陷地址。具體地，對應于缺陷地址a的字線WLa由冗余字線WLR1置換，對應于缺陷地址b的字線WLb由冗余字線WLR2置換，而對應于缺陷地址c的字線WLc則由冗余字線WLR3置換。
類似地，按照圖5中顯示的“置換規則2”，如圖6B所示存儲缺陷地址。按照圖5中顯示的“置換規則3”，如圖6C所示存儲缺陷地址。盡管在附圖中未顯示“置換規則4”到“置換規則6”，但是按照這些置換規則中的任何一個，都能夠正常地保存有效地址。
當缺陷地址存儲電路1401到140x的數目(亦即冗余字線WLR1到WLRx的數目)增加時，可置換組合的數目增加。具體地，存在對應于X的階乘的巨大數目的組合，所述X為冗余地址存儲電路1401到140x的數目。
將注意力集中在這一點上，根據本發明，用于保存缺陷地址的“置換規則”具有關于半導體芯片的信息。盡管對于信息的種類沒有特別的限制，但是所述信息能夠包括批號、所述批量之內的晶片號以及所述晶片之內的位置。因此，可以知道相應的半導體芯片100是從哪個批量的哪個晶片提取的。進而，還能夠知道斷開晶片之前半導體芯片100在晶片上的位置。
沒有特別限制在缺陷地址存儲電路中保持信息的方法。例如，當5個缺陷地址存儲電路1401到140x被當作一個組處理時，每個組能夠具有一種信息，并且能夠存儲對應于組數的信息。換言之，當5個缺陷地址存儲電路1401到140x被當作一個組處理時，5個缺陷地址存儲電路(例如缺陷地址存儲電路1401到1405)能夠存儲120種(亦即5的階乘)信息中的一種。例如通過將數字0到9、大寫字母和小寫字母分配給置換規則，如圖7所示，能夠準備120種信息。因此，基于每個組中存儲的字符的組合，半導體芯片100能夠具有復雜的信息。
上面解釋了本發明的原理。下面詳細地解釋本發明的優選實施例。
圖8是顯示根據本發明優選實施例的芯片信息管理系統200的構造的方框圖。
如圖8所示，芯片信息管理系統200包括芯片信息記錄系統210和芯片信息獲得系統220。數據表201共同用于芯片信息記錄系統210和芯片信息獲得系統220。數據表201顯示了冗余存儲單元陣列120中置換規則和分配字符之間的關系，如圖7所示。因此，數據表201本質上不同于日本專利公布號3,555,859中說明的數據庫，亦即針對每個半導體芯片存儲特定信息的數據庫。數據量并不取決于生產芯片的數目。因此，顯著少量的數據即夠。
當制造半導體芯片100時，芯片信息記錄系統210在半導體芯片100中記錄預期信息。芯片信息記錄單元210除了數據表201之外還包括芯片信息獲得單元211、缺陷地址檢測器212、置換規則確定單元213以及調整單元214。
芯片信息獲得單元211獲得關于每個半導體芯片100的信息，諸如批號、所述批量之內的晶片號以及所述晶片之內的芯片位置之類。管理生產線的計算機能夠實現這個功能。
缺陷地址檢測器212檢測每個半導體芯片100中包括的缺陷地址。在晶片狀態下執行運行測試的半導體測試器和控制所述運行測試的計算機能夠實現這個功能。
置換規則確定單元213確定由缺陷地址檢測器212檢測到的多個缺陷地址要被存儲到其中的缺陷地址存儲電路。置換規則確定單元213通過參考數據表201確定對應于從芯片信息獲得單元211獲得的信息(諸如字符組合之類)的置換規則，并且按照所述確定的置換規則，確定要被存儲的缺陷地址和存儲所述缺陷地址的缺陷地址存儲電路。管理生產線的計算機能夠實現這個功能。
基于置換規則確定單元213做出的決定，調整單元214調整缺陷地址存儲電路1401到140x中包括的熔線元件141。通過照射激光束調整熔線的通用調整單元和控制這種操作的計算機能夠用于實現這個功能。
另一方面，芯片信息獲得系統220在制造芯片期間或之后讀取半導體芯片100中存儲的信息，并且除了數據表201之外還登記點名單元221和分析單元222。
登記單元221基于登記測試讀取缺陷地址存儲電路1401到140x中存儲的缺陷地址。能夠執行登記測試的通用測試器和控制這種操作的計算機能夠用于實現這個功能。
基于登記單元221獲得的缺陷地址和存儲所述缺陷地址的缺陷地址存儲電路1401到140x之間的關系，通過參考數據表201，分析單元222分析半導體芯片100中存儲的信息。能夠連接到數據表201的計算機能夠用于實現這個功能。
如上所述，根據本實施例的芯片信息管理系統200包括芯片信息記錄系統210和芯片信息獲得系統220。芯片信息記錄系統210和芯片信息獲得系統220共享數據表201。因此，芯片信息管理系統200能夠通過物理上不同的硬件構造。
下一步解釋根據本發明優選實施例的芯片信息管理方法。使用圖8中顯示的芯片信息管理系統200作為硬件，并且使用“芯片信息管理程序”作為軟件，能夠執行根據本實施例的芯片信息管理方法。根據本實施例的芯片信息管理方法被分成芯片信息記錄方法和芯片信息獲得方法，并且按順序解釋這些劃分的方法。
使用圖8中顯示的芯片信息記錄系統210作為硬件，并且使用形成一部分的芯片信息管理程序的“芯片信息記錄程序”作為軟件，來執行芯片信息記錄方法。使用形成一部分的芯片信息記錄系統210的計算機，亦即，如圖9所示，具有標準構造的計算機300，其具有經由總線305相互連接的CPU 301、ROM 302、RAM 303以及I/O電路304，能夠執行芯片信息記錄程序。
在圖9中顯示的計算機的ROM 302或RAM 303中存儲芯片信息記錄程序。CPU 301執行芯片信息記錄程序，從而控制連接到I/O電路304的外部硬件。可選擇地，在諸如CD-ROM之類的記錄介質310中存儲芯片信息記錄程序，并且連接到總線305的可移動驅動器306用于讀取這個程序，從而控制連接到I/O電路304的硬件。
圖10是用于解釋芯片信息記錄方法的流程圖。
如圖10所示，在針對半導體晶片的前端過程完成之后，晶片上的每個半導體芯片100都變為可操作狀態(步驟S10)。然后使用圖8中顯示的芯片信息獲得單元211獲得關于半導體芯片100的信息(步驟S11)。使用缺陷地址檢測器212檢測晶片狀態下的缺陷地址(步驟S12)。關于半導體芯片100的信息包括批號、所述批量之內的晶片號、以及所述晶片之內的芯片位置，如上面解釋的那樣。和這些條信息一起或者代替這些條信息，關于半導體芯片100的信息能夠包括其他條信息，諸如生產日期、工廠名稱以及序列號之類。
在步驟S12中，不僅檢測不能寫入或讀取的地址，而且還檢測具有不良數據保持特征的地址。
換言之，如參考圖2在上面解釋的那樣，DRAM的存儲單元MC包括一個電容器C和一個MOS晶體管TR，并且取決于電容器C中存儲的電荷存儲信息。存儲單元MC中存儲的信息由于泄漏電流而丟失，除非定期執行刷新操作。因此，在信息由于泄漏電流而丟失之前，需要刷新存儲單元MC。
例如標準將存儲單元MC的刷新周期(＝tREF)確定為64毫秒。這就意味著，每個存儲單元的信息都需要保持至少tREF。因此，其信息保持時間小于tREF的存儲單元就是具有不良數據保持特征的“刷新缺陷單元”。對應于刷新缺陷單元的地址同樣被當作“缺陷地址”處理。
在已完成缺陷地址的檢測之后，選擇缺陷地址檢測器212檢測到的缺陷地址要被存儲在其中的缺陷地址存儲電路1401到140x中的任何一個(S13)。
一般而言，按照缺陷地址值的小的順序在缺陷地址存儲電路1401到140x中連續存儲缺陷地址。然而，如上所述，根據本發明，因為缺陷地址存儲電路1401到140x的布局順序和要被存儲的缺陷地址的大小相互關系具有信息，所以基于保持的信息選擇置換規則。
通過以下來執行這個選擇通過參考數據表201，基于在步驟S11獲得的信息，確定置換規則；并且按照所確定的置換規則，確定存儲在步驟S12檢測到的缺陷地址的缺陷地址存儲電路。圖8中顯示的置換規則確定單元213執行這個操作。
置換規則確定單元213能夠執行上述操作如下。在按照地址順序排列檢測到的缺陷地址a，b，c，d，……(a＜b＜c＜d＜……)之后，按照要被保持在半導體芯片100中的信息重新排列這些缺陷地址。將重新排列的缺陷地址a，b，c，d，……按照布局順序分配給缺陷地址存儲電路1401到140x，如圖11所示。
可選擇地，如圖12所示，按照要被保持在半導體芯片100中的信息，虛擬重排缺陷地址存儲電路1401到140x的布局順序。能夠將缺陷地址按照地址的順序分配給虛擬重排的缺陷地址存儲電路1401到140x。
在用這種方式確定了缺陷地址的分配之后，實際存儲分配給缺陷地址存儲電路1401到140x的缺陷地址(步驟S14)。通過向缺陷地址存儲電路1401到140x中包括的預定熔線元件141照射激光束，從而切斷所述預定熔線，使用調整單元214來執行這個操作。結果，在半導體芯片100中，對應于缺陷地址的存儲單元被冗余存儲單元陣列之內的存儲單元置換，從而保存了檢測到的缺陷地址。
在這之后，使用切片單元來將半導體晶片切片成單獨的半導體芯片100。在預定的封裝中容納獲得的單獨的半導體芯片100(步驟S15)，從而提供完成的芯片。
對完成的半導體芯片100執行諸如老化(burn in)測試之類的各種篩選測試(步驟S16)。當半導體芯片100已通過篩選測試(步驟S17是)時，這個半導體芯片100作為合格品被發貨(步驟S18)。當半導體芯片100沒有通過篩選測試(步驟S17否)時，這個半導體芯片100被當作次品處理(步驟S19)。
能夠直接放棄有缺陷的半導體芯片。然而，當有必要獲得芯片在晶片上的位置信息以確定缺陷的原因時，執行下一步解釋的以下芯片獲得方法。
使用形成一部分的芯片信息管理程序的“芯片信息獲得程序”作為軟件，作為硬件的圖8中顯示的芯片信息獲得系統220執行芯片信息獲得方法。形成一部分的芯片信息獲得系統220的計算機執行所述芯片信息獲得程序。
形成一部分的芯片信息獲得系統220的計算機的硬件構造是諸如圖9中顯示的計算機300之類的具有標準構造的計算機。能夠在諸如CD-ROM之類的記錄介質310中存儲芯片信息獲得程序。能夠使用連接到總線305的可移動驅動器306來讀取并執行這個芯片信息獲得程序。
圖13是用于解釋芯片信息獲得方法的流程圖。
如圖13所示，根據芯片信息獲得方法，執行登記測試以便檢測缺陷地址存儲電路1401到140x中存儲的缺陷地址(步驟S20)。圖8中顯示的登記單元221執行這種登記測試。在步驟S20的登記測試中，通過將缺陷地址聯系到存儲所述缺陷地址的缺陷地址存儲電路，讀取缺陷地址存儲電路1401到140x和缺陷地址之間的關系。基于所述讀取的信息，分析單元222分析缺陷地址存儲電路1401到140x的布局順序以及這些缺陷地址存儲電路中存儲的缺陷地址的大小相互關系(步驟S21)。
進一步，分析單元222參考數據表201(步驟S22)，并且獲得分配給分析的大小相互關系的信息(字符)，從而確定半導體芯片100中存儲的各種信息(步驟S23)。因此，當半導體芯片100中存儲的信息包括批號、所述批量之內的晶片號以及所述晶片之內的芯片位置時，即使在晶片被分成半導體芯片之后，也能夠獲得這些條信息。所以，能夠發現缺陷芯片的原因。
上述芯片信息獲得過程不僅能夠應用于被當作缺陷芯片處理的半導體芯片100，而且還能夠應用于被當作合格品處理的半導體芯片100。換言之，當有必要獲得運行正常的半導體芯片100的信息時，諸如用于各種目的的芯片批號之類，能夠按照圖13中顯示的流程圖來分析芯片信息，從而獲得各種存儲的信息。
如上面解釋的那樣，根據本實施例，不需要向半導體芯片100添加存儲各種芯片信息的專用電路。因此，芯片尺寸根本不增加。不使用存儲每個半導體芯片100的特定信息的數據庫，而是使用這樣的數據表201，所述數據表201顯示了置換規則和諸如要被分配給每個芯片的字符之類的信息之間的關系。因此，能夠使數據表201中的數據量非常小。即使當存在缺陷地址的分布完全相同的多個半導體芯片時，這些半導體芯片也能夠具有相互不同的信息。
下一步解釋當要被保存的缺陷地址的數目不夠大時要執行的過程。
上面解釋的芯片信息管理系統和芯片信息管理方法基于存在許多缺陷地址。這是因為，在根據本發明的信息存儲系統中，實質上不能存儲大量的信息，除非存在一定數目的缺陷地址。因此，當缺陷地址的數目少時，在某些情況下不能存儲預期信息。
為了解決這個問題，具有比其他存儲單元低的性能且盡管按標準沒有缺陷的存儲單元被冗余存儲單元陣列120置換，從而增加缺陷地址的數目，同時改善半導體芯片100的性能。通過這種安排生成的缺陷地址符合標準，因此，應當從不符合標準的最初缺陷地址當中區別開來。為了避免解釋的復雜化，在本發明中，符合標準的這種缺陷地址也被稱作“缺陷地址”。
這在下面具體解釋。當半導體芯片100為DRAM時，盡管要被滿足的信息保持時間tREF事先由標準確定為64毫秒，如上所述，但是大多數的存儲單元實質上超過了標準確定的信息保持時間tREF。因此，當使用的所有存儲單元的信息保持時間tREF都超過標準值時，這些存儲單元能夠作為低刷新周期產品發貨。例如，當使用的所有存儲單元的信息保持時間tREF都等于或在128毫秒之上時，半導體芯片100所需的刷新周期加倍到128毫秒，并且高附加值被給予芯片作為更低功耗的芯片。
通過在運行測試中逐漸設置更長的刷新周期，能夠確定刷新周期能夠被延長到哪個水平。換言之，緊接在通過設置逐漸更長的刷新周期而增加的誤差數目通過冗余存儲單元陣列120而超過芯片數目之前的周期，能夠被確定為半導體芯片100的最大刷新周期。當延長刷新周期時，以必要高的比例使用冗余存儲單元陣列120中包括的冗余字線和冗余位線。因此，存儲芯片信息所必須的缺陷地址能夠通過足夠的數目而確保。當延長刷新周期時，芯片的附加值也改善。
圖14是顯示通過延長刷新周期增加缺陷地址的方法的一個例子的流程圖。缺陷地址檢測器212能夠執行圖14中顯示的過程。
首先，缺陷地址檢測器212檢測缺陷地址(步驟S12)，并且計數生成的缺陷地址的數目。當缺陷地址的數目小于預定數目(步驟S30是)時，缺陷地址檢測器212確定存儲芯片信息所必須的缺陷地址的數目未得到保證，并且延長刷新周期(步驟S31)。缺陷地址檢測器212再次檢測缺陷地址(步驟S12)。
當缺陷地址的數目作為重復這個過程的結果而變得等于或大于預定值(步驟S30否)時，缺陷地址檢測器212確定生成的缺陷地址的數目是否超過了能夠被冗余存儲單元陣列120置換的缺陷地址的數目(步驟S32)。當生成的缺陷地址的數目沒有超過能夠被冗余存儲單元陣列120置換的缺陷地址的數目(步驟S32否)時，過程前進到圖10中顯示的步驟S13，并且選擇置換規則。另一方面，當生成的缺陷地址的數目超過了能夠被冗余存儲單元陣列120置換的缺陷地址的數目(步驟S32是)時，使用上次設置的刷新周期中的缺陷地址。
根據這種方法，通過延長刷新周期，能夠確保存儲芯片信息所必須的缺陷地址的數目，同時改善芯片的附加值。
下一步解釋這樣的存儲系統，所述存儲系統考慮了冗余存儲單元陣列120中包括的冗余字線和冗余位線中的缺陷的存在。
冗余存儲單元陣列120中包括的冗余字線和冗余位線同樣不可避免地包括一些缺陷，就像存儲單元陣列110包括許多缺陷一樣。因此，就像在本發明中一樣，在置換缺陷地址的方法中，在保持信息方面缺乏一定水平的冗余的情況下，存在一些不能正確存儲信息的情況。
為了解決這個問題，能夠在缺陷地址存儲電路1401到140x的預定區域中重復存儲相同的信息。例如，如圖15所示，缺陷地址存儲電路1401到140x能夠被分成15個組，并且每個組中包括的缺陷地址存儲電路能夠被分成3個子組，每個子組包括5個電路。在圖15顯示的例子中，組成缺陷地址存儲電路1401到14015的子組1-1、1-2和1-3具有相同的信息A，而組成缺陷地址存儲電路14016到14030的子組2-1、2-2和2-3則具有相同的信息B。
根據這種方法，即使當預定缺陷地址存儲電路140j由于對應于這個電路的冗余字線或冗余位線中的缺陷而不能使用時，并且作為結果，當缺陷地址不能按照要被保存的信息而被置換時，即使在這個時候，當在剩余的子組中執行預期置換時，也能夠正確地讀取信息。
圖16是用于解釋當以圖15中顯示的方法保持信息時獲得芯片信息的方法的流程圖。
首先，如圖16所示，執行登記測試以讀取組成子組1-1的缺陷地址存儲電路1401到1405中存儲的缺陷地址(步驟S50)。下一步，確定5個缺陷地址是否已被正確讀出(步驟S51)。當5個缺陷地址已被正確讀出(步驟S51是)時，分析缺陷地址存儲電路1401到1405的布局順序以及這些電路中存儲的缺陷地址的大小相互關系(步驟S21)。結果，組1的分析結束。類似地分析組2，組3，……。
另一方面，當5個缺陷地址未被正確讀出(步驟S51否)時，讀出組成下一個子組1-2的缺陷地址存儲電路1406到14010中存儲的缺陷地址(步驟S52)。下一步，確定5個缺陷地址是否已被正確讀出(步驟S53)。5個缺陷地址未被正確讀出意味著，組成子組1-1的缺陷地址存儲電路1401到1405中的至少一個具有缺陷，并且作為結果，已被讀出的缺陷地址的數目為4個或以下。當已從子組1-2正確讀出5個缺陷地址(步驟S53是)時，分析缺陷地址存儲電路1406到14010的布局順序以及這些電路中存儲的缺陷地址的大小相互關系(步驟S21)。結果，組1的分析結束。
當未從子組1-2正確讀出5個缺陷地址(步驟S53否)時，讀出組成下一個子組1-3的缺陷地址存儲電路14011到14015中存儲的缺陷地址(步驟S54)。下一步，確定5個缺陷地址是否已被正確讀出(步驟S55)。當已從子組1-3正確讀出5個缺陷地址(步驟S55是)時，分析缺陷地址存儲電路14011到14015的布局順序以及這些電路中存儲的缺陷地址的大小相互關系(步驟S21)。結果，組1的分析結束。
然而，當從子組1-1到子組1-3中的任何一個都沒有正確讀出5個缺陷地址(步驟S55否)時，執行錯誤過程，因為不能讀出信息(步驟S56)。結果，組1的分析結束。
當存儲單元陣列110被分成多個子陣列111到118時，并且當冗余存儲單元陣列120和缺陷地址存儲電路組130分別被分成對應于劃分的存儲單元陣列的多個冗余存儲單元陣列121到128和缺陷地址存儲電路131到138時，如圖17所示，能夠從缺陷地址存儲電路131到138或者從不同的缺陷地址存儲電路131到138選擇組成相同組(例如組1)的每個子組(例如子組1-1到子組1-3)。
本發明決不限于前述實施例，而是在如權利要求所述的本發明的范圍之內，各種修改都是可能的，并且自然地，這些修改都包括在本在上述實施例中，缺陷地址存儲電路1401到140x包括多個熔線元件141，并且通過斷開熔線元件141來存儲缺陷地址。然而，熔線的使用不是必需的，能夠在諸如EPROM之類的其他存儲元件中存儲缺陷地址。
在根據本實施例的缺陷地址存儲電路1401到140x中，向每個位分配一對(兩個)熔線元件141，并且斷開所述兩個熔線元件141中的一個以存儲缺陷地址。
然而，缺陷地址存儲電路的構造并不限于此，并且同樣能夠使用如圖18所示的其他類型的缺陷地址存儲電路。換言之，向每個位分配一個熔線電路401。EXOR電路402生成熔線電路401和相應位的輸出的異或信號。AND電路403生成異或信號和啟動熔線電路404的輸出的OR。在這種情況下，熔線電路401和啟動熔線電路404能夠包括熔線電路410和鎖存電路411，所述鎖存電路411保持通過響應鎖存脈沖信號LP而斷開和不斷開熔線元件410確定的邏輯值，如圖19所示。
權利要求
1.一種用于將芯片信息存儲到半導體芯片自己中的芯片信息管理方法，所述半導體芯片包括存儲單元陣列，其具有多個存儲單元；多個缺陷地址存儲電路，所述缺陷地址存儲電路中的每一個都能夠存儲缺陷地址；以及冗余存儲單元陣列，其能夠置換對應于所述缺陷地址存儲電路中存儲的缺陷地址的存儲單元，所述芯片信息管理方法包括第一步，檢測多個缺陷地址；第二步，基于要被存儲的所述芯片信息，確定所述多個缺陷地址和存儲所述缺陷地址的所述多個缺陷地址存儲電路之間的關系；以及第三步，基于在所述第二步驟確定的所述關系，將所述缺陷地址存儲在所述相應的缺陷地址存儲電路中。
2.如權利要求1所述的芯片信息管理方法，其中在所述第二步驟，將按照布局順序的所述缺陷地址存儲電路中存儲的缺陷地址的大小相互關系鏈接到要被存儲的所述芯片信息。
3.如權利要求2所述的芯片信息管理方法，其中通過參考顯示置換規則和相應信息之間的關系的數據表，通過確定在哪些缺陷地址存儲電路中存儲哪些缺陷地址，執行所述第二步驟。
4.如權利要求1到3中任何一項所述的芯片信息管理方法，其中在所述第一步驟，有缺陷的存儲單元的地址和部分的沒有缺陷的存儲單元的地址被檢測為所述缺陷地址。
5.如權利要求4所述的芯片信息管理方法，其中通過在所述存儲單元陣列的運行測試中逐漸增加刷新周期，來檢測所述部分的沒有缺陷的存儲單元。
6.如權利要求1到3中任何一項所述的芯片信息管理方法，其中至少部分的所述多個缺陷地址存儲電路被分成多個子組，并且至少兩個子組具有相同的芯片信息。
7.如權利要求1到3中任何一項所述的芯片信息管理方法，其中所述芯片信息包括所述半導體芯片在晶片上的位置信息。
8.一種用于獲得半導體芯片中存儲的芯片信息的芯片信息管理方法，所述半導體芯片包括存儲單元陣列，其具有多個存儲單元；多個缺陷地址存儲電路，所述缺陷地址存儲電路中的每一個都能夠存儲缺陷地址；以及冗余存儲單元陣列，其能夠置換對應于所述缺陷地址存儲電路中存儲的缺陷地址的存儲單元，所述芯片信息管理方法包括第一步，通過登記測試讀取所述多個缺陷地址存儲電路中存儲的地址；第二步，通過分析在哪些缺陷地址存儲電路中存儲哪些地址，確定所述冗余存儲單元陣列的置換規則；以及第三步，基于確定的置換規則，確定所述芯片信息。
9.如權利要求8所述的芯片信息管理方法，其中在所述第二步驟，通過分析所述多個缺陷地址存儲電路的布局順序以及存儲的地址的大小相互關系，確定所述冗余存儲單元陣列的置換規則。
10.如權利要求8或9所述的芯片信息管理方法，其中在所述第三步驟，通過參考顯示所述冗余存儲單元陣列的置換規則和相應信息之間的關系的數據表，確定所述芯片信息。
11.如權利要求8或9所述的芯片信息管理方法，其中至少部分的所述多個缺陷地址存儲電路被分成多個子組；并且在所述第一步驟，當不能從組成預定子組的缺陷地址存儲電路中的至少一個讀取地址時，從組成其他子組的缺陷地址存儲電路讀取地址。
12.如權利要求8或9所述的芯片信息管理方法，其中所述芯片信息包括所述半導體芯片在晶片上的位置信息。
13.一種芯片信息管理系統，包括芯片信息獲得單元，其獲得半導體芯片的芯片信息；以及置換規則確定單元，其確定所述半導體芯片中包括的多個缺陷地址要被存儲到其中的所述半導體芯片的缺陷地址存儲電路，其中基于所述芯片信息獲得單元獲得的所述芯片信息，所述置換規則確定單元區分按照所述多個缺陷地址存儲電路的布局順序的缺陷地址的大小相互關系。
14.如權利要求13所述的芯片信息管理系統，其中通過參考顯示根據所述半導體芯片之內的所述冗余存儲單元陣列的置換規則和相應信息之間的關系的數據表，所述置換規則確定單元確定多個檢測到的缺陷存儲地址要被存儲到其中的缺陷地址存儲電路。
15.一種芯片信息管理系統，包括登記單元，其通過登記測試讀取半導體芯片的缺陷地址；以及分析單元，其分析所述登記單元讀出的缺陷地址以及存儲所述缺陷地址的所述半導體芯片之內的缺陷地址存儲電路的布局順序之間的關系，其中通過顯示根據所述半導體芯片之內的冗余存儲單元陣列的置換規則和相應信息之間的關系的數據表，所述分析單元從所述分析的關系中確定芯片信息。
16.一種芯片信息管理程序，其使計算機執行第一步，獲得半導體芯片的芯片信息；以及第二步，確定所述半導體芯片中包括的多個缺陷地址要被存儲到其中的所述半導體芯片的缺陷地址存儲電路，其中在所述第二步驟，基于所述芯片信息，區分按照所述多個缺陷地址存儲電路的布局順序的缺陷地址的大小相互關系。
17.一種芯片信息管理程序，其使計算機執行第一步，通過登記測試讀取半導體芯片之內的缺陷地址存儲電路中存儲的地址；以及第二步，分析所述地址和存儲所述地址的所述缺陷地址存儲電路的布局順序之間的關系，其中在所述第二步驟，通過參考顯示根據所述半導體芯片之內的冗余存儲單元陣列的置換規則和相應信息之間的關系的數據表，從所述分析的關系中確定芯片信息。
全文摘要
通過用冗余字線置換具有缺陷地址的字線，信息保持在字線和冗余字線之間的關系中。換言之，信息保持在置換規則中。使用這種布置，諸如批號、所述批量之內的晶片號以及所述晶片之內的芯片位置之類的信息能夠保持在芯片中，而根本不會增加芯片面積，并且不使用大數據庫。
文檔編號G11C29/00GK1869721SQ200610091820
公開日2006年11月29日 申請日期2006年5月29日 優先權日2005年5月27日
發明者小川澄男 申請人:爾必達存儲器株式會社