專利名稱：易失性半導體存儲器的制作方法
技術領域：
本發明涉及易失性半導體存儲器，并且更具體地，涉及具有為故障存儲單元增強冗余度的易失性半導體存儲器。
背景技術：
近年來，諸如動態隨機存取存儲器(DRAM)的易失性半導體存儲器被廣泛用作集成在移動電話等中的存儲器。隨著近來設備中所處理數據量的增大，存儲容量也由此增大了。大容量存儲器包括大量存儲單元，并且每個器件需要保持滿足規范的性能。然而，由于存儲單元中生產工藝的改變、半導體襯底的晶體缺陷或生產工藝中不可避免的灰塵等，因此難以在規范的范圍內制造數目龐大的所有存儲單元。
為了使存儲器具有對存儲單元中故障的冗余，通常準備多余的存儲單元以替代故障存儲單元。通過使用熔絲等可以將通過預裝檢查確定為有故障的存儲單元替換為多余的存儲單元。這使得正常存儲器能夠裝載(shipment)。然而，即使通過使用該存儲器，裝載后的熱應力(例如由焊接和使用引起的熱)以及老化損壞等引起了存儲單元性能的退化，這將使得存儲單元發生故障。在這種情況下，使用多余的存儲單元不能防止故障。
DRAM通過在電容器中積累電荷來存儲數據。然而，由于漏電流而使積累的電荷隨時間減少。因此，在一定時間間隔(單元保持時間)時，DRAM刷新以便對電容器再充電。如果存儲單元在裝載后退化了，由于增大的漏電流，因此盡管刷新了，DRAM也不能保持數據。
克服這種缺點的方法是將為故障存儲單元增加冗余性的電路并入DRAM中，以使其在裝載后具有對故障的冗余度。這種電路(存儲單元冗余電路)的例子在日本未審專利申請公開號第11-238393中公開了。
圖12示出了現有技術的DRAM 1000。在圖12所示的DRAM 1000中，BIST電路1001在每次電源啟動時對存儲單元1007進行自檢，然后將被確定為有故障的存儲單元1007的地址存儲，作為自檢結果。圖13示出了自檢流程。在正常使用狀態下，DRAM 1000對從邏輯電路1008輸入的地址和所存儲的故障地址進行比較。如果，作為比較結果，輸入地址與故障地址匹配，則DRAM 1000產生多余的存儲單元1006的地址并用多余的存儲單元1006代替故障存儲單元。
即使出現了故障存儲單元，這種結構通過使用多余的存儲單元1006，也可以使DRAM的性能滿足規范。而且，由于自檢在每次DRAM上電時進行，因此DRAM在裝載之后也可以具有用于故障存儲單元的冗余。
然而，現在已經發現，現有技術的存儲單元冗余電路需要在正常使用狀態下將邏輯電路提供的所有地址與所存儲的故障地址進行比較，這使存取速度降低。而且，可以將多余的存儲單元與其他正常存儲器分開放置，并且長的寫入也會引起存取速度的降低。此外，為了代替故障存儲單元，需要準備多余的存儲單元，引起芯片面積的增大。
發明內容
根據本發明的一個方面，提供一種易失性半導體存儲器，其包括檢測存儲單元故障的自檢控制器、以及存儲了表示故障存儲單元地址的故障地址的地址存儲器和刷新調整電路，該刷新調整電路將由故障地址指定的存儲單元的刷新周期設定得比正常存儲單元的刷新周期更短。
本發明的易失性半導體存儲器將用于故障存儲單元的刷新周期設定得比用于正常存儲單元的刷新周期更短，由此使工作的但其電荷保持特性退化的存儲單元滿足根據規范的電荷保持特性。這能夠減少故障易失性半導體存儲器的數量。而且，消除了使用多余的存儲單元來替代故障存儲單元的需要，從而能夠減小芯片面積。此外，這使得存儲器的存取不需將外部地址轉換成多余的存儲單元的地址，由此可以提高存取速度。
通過下面結合附圖的描述，本發明的上述和其他目的、優點和特征將更明顯，其中圖1示出了根據本發明第一實施例的DRAM的框圖；圖2示出了根據本發明第一實施例的刷新控制器和自檢控制器的框圖；圖3示出了根據本發明第一實施例的存儲單元的電路圖；圖4示出了根據本發明第一實施例的存儲單元電壓保持特性的曲線圖；圖5示出了根據本發明第一實施例的自檢流程圖；圖6示出了根據本發明第一實施例的刷新操作流程圖；圖7示出了根據本發明第一實施例的DRAM子陣列的電路圖；圖8示出了根據本發明第一實施例的刷新操作的時序圖；圖9示出了根據本發明第一實施例當產生外部存取時的刷新操作流程圖；圖10示出了根據本發明第二實施例的DRAM的框圖；圖11示出了根據本發明第二實施例DRAM操作的時序圖；圖12示出了現有技術DRAM的框圖；以及圖13示出了現有技術的自檢流程。
具體實施例方式
現在將在此參考說明性實施例描述本發明。本領域技術人員將認識到，使用本發明的教導可以完成許多可選實施例，并且本發明不限于用于說明目的所示的各實施例。
第一實施例圖1示出了根據本發明第一實施例的易失性半導體裝置(例如動態隨機存取存儲器DRAM)100。圖1所示的DRAM 100包括存取控制器101、刷新計數器102、刷新控制器103、自檢控制器104、行DEC105、地址緩沖器106、列DEC 107、WA/DA/切換器108、存儲單元陣列109、輸入緩沖器110、輸出緩沖器111和地址輸入緩沖器112。
存取控制器101根據由DRAM 100的外部提供的輸入信號控制內部各模塊。存取控制器101接收來自DRAM 100外部的表示芯片選擇的芯片選擇信號CS、寫信號WE、讀信號OE、操作DRAM 100的時鐘信號CLK、當DRAM 100上電時有效的上電信號PON和在裝載(shipping)檢查等期間使自檢功能無效的產品模式(product mode)信號PM等。存取控制器101將測試啟動信號TE輸出到刷新計數器102和自檢控制器104，所述測試啟動信號TE表示了根據上電信號PON的自檢模式。而且，存取控制器101從刷新計數器102接收表示自檢完成的測試禁止信號TD。自檢是用于檢測存儲單元故障的自我診斷檢測。后面詳細描述自檢。
存取控制器101還向刷新控制器103輸出指定自檢模式、寫模式或讀模式的模式選擇信號MS。根據自檢模式、寫模式和讀模式的每種模式，存取控制器101向輸入緩沖器110、輸出緩沖器111和地址輸入緩沖器112輸出指定操作狀態或停止狀態的緩沖控制信號BC。此外，存取控制器101向WA/DA/切換器108輸出切換控制信號SC，WA/DA/切換器108根據該模式在存儲單元陣列109和輸入緩沖器110或輸出緩沖器111之間的連接進行切換。
刷新計數器102產生用于自檢或刷新操作的地址。當進行自檢時，刷新計數器102根據由存取控制器101提供的測試啟動信號TE輸出行地址和列地址。當進行刷新操作時，刷新計數器102根據其計數向刷新控制器103輸出刷新地址(例如，要刷新的行地址)。刷新計數器102接收來自刷新控制器103的刷新啟動信號。根據刷新啟動信號，刷新計數器102輸出刷新地址和故障地址中的一個或二者。故障地址在后面描述。
刷新控制器103是這樣一種電路，其根據由自檢所存儲的故障存儲單元行地址(故障地址)、從外部輸入的外部地址和由刷新計數器102產生的刷新地址對DRAM 100的刷新操作進行控制。當執行自檢時，自檢控制器104保持要寫入到存儲單元的數據和從存儲單元讀取的數據的預期值，并對從存儲單元讀取的數據和預期值進行比較以確定它們是否匹配。刷新控制器103和自檢控制器104在后面描述。
行DEC 105是這樣一種電路，其在存儲單元陣列109中對以行排列的存儲單元的存取進行控制。在對存儲單元的存取控制中，行DEC105通過由刷新計數器102提供的行地址來指定將要刷新的存儲單元的行。而且，其也指定這樣一種存儲單元的行，在所述存儲單元上的數據將通過經由地址輸入緩沖器112從DRAM 100的外部提供的外部地址被寫入或讀取。
行DEC 105接收來自刷新控制器103的刷新地址開關信號。根據刷新地址開關信號，行DEC 105從存儲器存取或刷新操作中具有優先級的一個的地址，順序地激活各存儲單元。
地址緩沖器106是接收外部地址并將其傳送到列DEC 107的電路。在自檢模式中，地址緩沖器106將由刷新計數器102提供的列地址傳送到列DEC 107。在寫模式或讀模式中，地址緩沖器106將由外部DRAM 100提供的外部地址傳送到列DEC 107。
列DEC 107是這樣一種電路，其對存取存儲單元陣列109中排成列的存儲單元進行控制。列DEC 107根據來自地址緩沖器106的輸入來指定要存取的存儲單元的列。要存取的存儲單元是通過指定存儲單元陣列109的行和列的行DEC 105和列DEC 107來進行存取的。
WA/DA/切換器108包括作為緩沖電路的寫放大器WA以用于寫入數據、作為緩沖電路的數據放大器DA以讀取數據、和在寫放大器WA和數據放大器DA之間進行切換的切換器。在寫模式中，切換器根據來自存取控制器101的切換控制信號SC來選擇寫放大器WA，并將數據寫入存儲單元陣列109。在讀模式中，切換器根據切換控制信號SC選擇數據放大器DA并從存儲單元陣列109讀取數據。存儲單元陣列109例如是一組排列成點陣的存儲單元。
輸入緩沖器110將由外部提供的數據傳送到WA/DA/切換器108的寫放大器WA。輸出緩沖器111將由WA/DA/切換器108的數據放大器DA輸出的數據輸出到外部。地址輸入緩沖器112將外部地址傳送到行DEC 105。
這里將進一步詳細描述刷新控制器103和自檢控制器104。圖2示出了刷新控制器103和自檢控制器104的結構。
刷新控制器103包括地址儲存器201、地址比較器202、定時器203和刷新調整電路204。
當由自檢控制器104輸出的匹配/失配信號指示為失配時，地址儲存器201儲存由刷新計數器102輸出的刷新地址。由此，此時儲存的地址是表示故障存儲單元地址的故障地址。
地址比較器202對由刷新計數器102提供的刷新地址、由地址儲存器201提供的故障地址和由DRAM 100的外部提供的外部地址進行比較，并將比較結果傳送到刷新調節電路204。
定時器203接收來自存取控制器101的模式選擇信號MS。定時器203根據模式選擇信號MS設定刷新周期。將由定時器203設定的刷新周期提供給刷新調節電路204，作為刷新周期設定信號S1。
刷新調節電路204接收模式選擇信號MS、刷新周期設定信號S1和地址比較器202的輸出S2。當模式選擇信號MS表示寫模式或讀模式時，刷新調節電路204生成刷新地址切換信號和自刷新啟動信號，其中所述刷新地址切換信號根據刷新周期設定信號S1和地址比較器202的輸出S2來指定行DEC 105應當將優先級賦予存儲器存取和刷新操作中的哪一個，而其中自刷新啟動信號根據刷新周期設定信號S1來指定將要刷新的行地址。
自檢控制器104包括期望值儲存器205和比較器206。期望值儲存器205將要寫入的數據輸出到存儲單元陣列109，并且還輸出期望值S3，該期望值S3是當寫入到存儲單元陣列109的數據一旦被讀出時仍保持原樣的位置。將寫入數據通過輸入緩沖器110輸入到WA/DA/切換器108。
比較器206將通過WA/DA/切換器108和輸出緩沖器111從存儲單元陣列109讀出的數據與期望值S3相比較，并將匹配/失配信號輸出到刷新控制器103中。如果作為比較結果的讀出數據與期望值S3相匹配，則比較器206輸出匹配信號，如果它們不匹配，則比較器206輸出失配信號。
下文將詳細描述根據第一實施例的DRAM 100的操作。DRAM 100具有自檢模式、寫模式和讀模式。根據從DRAM 100外部提供到存取控制器101的上電信號PON、寫信號WE和讀信號OE來切換各模式。
這里描述自檢模式。首先詳細描述自檢。自檢是對存儲單元是否具有滿足規范的數據保持特性進行測試。圖3示出了一個存儲單元的電路圖。存儲單元具有由行地址確定其啟動狀態的字線、由列地址確定其啟動狀態的位線、儲存數據的電容器C、控制電容器C中數據的輸入/輸出和存儲的晶體管Tr、以及寫入或讀取數據的檢測放大器SA。晶體管的柵極連接到字線，漏極連接到位線，且源極通過電容器C連接到規定電壓BIAS。
例如，當數據寫入存儲單元時，選擇字線以使晶體管Tr導通且檢測放大器SA輸出電源電壓。由此將相應于電源電壓的電荷積累在電容器C中并由此存儲了“1”。之后，字線變成未選定的，從而使晶體管Tr呈現非導通狀態并保持了在電容器C中積累的電荷。當從存儲單元讀取數據時，在選擇字線的同時，將積累在電容器C中的電荷相應的電壓提供到檢測放大器SA，由此將該電壓傳輸到連接在檢測放大器SA下一級的數據放大器DA。
例如，當將“0”寫入存儲單元時，檢測放大器SA輸出地電壓。在這種情況下，沒有電荷積累在電容器C中，由此存儲了“0”。
以這種方法，DRAM 100將數據寫到存儲單元。然而，存儲單元具有結漏電流，其導致即使在晶體管Tr截至時，隨著時間的過去，積累在電容器C中的電荷量會減小。
圖4中以實線示出了正常存儲單元的電壓衰減曲線。圖4示出了當將相應于“1”的電源電壓寫到存儲單元時的放電狀態。圖4所示的單元保持時間CHT1是正常存儲器在邊界處達到的電壓(閾值電壓)所需的時間，在該邊界處，在寫入后，下一級中的電路可以正確地將該電壓電平確定為“1”。因此，通常將刷新周期設定得比該單元保持時間CHT1更短。
然而，故障存儲單元具有比正常存儲單元更大的漏電流，并且，如果使用正常存儲單元的刷新周期，刷新時的單元電壓會低于閾值電壓。圖4中以虛線示出了故障存儲單元的電壓衰減曲線。如圖4所示，故障存儲單元中的單元保持時間CHT2比單元保持時間CHT1短。因此，如果刷新周期比單元保持時間CHT2長且比單元保持時間CHT1短，則故障存儲單元可能輸出錯誤數據。因此，正常單元沒有缺陷。正常單元的單元保持時間大于預定值(例如，產品規范)。而故障存儲單元具有缺陷。故障單元的單元保持時間小于預定值(例如，產品規范)。
自檢對上述故障存儲單元進行檢測并儲存故障存儲單元的地址。圖5示出了自檢的流程圖。
如圖5所示，根據在DRAM 100上電后輸入的上電信號PON開始自檢(步驟501)。然后，將“1”寫到存儲單元(步驟502)。在經過了相應于刷新周期的時間段之后，該測試重新讀取數據(步驟503)。然后，該測試比較寫入數據和讀取數據(步驟504)。如果步驟504中的比較結果表示數據不匹配，則該測試將從其讀取數據的存儲單元的地址儲存為故障地址(步驟505)。另一方面，如果步驟504中的比較結果表示數據匹配，則該測試進行到下一步驟，而不儲存地址。在完成步驟504和505的處理之后，該測試判斷是否已經讀取了所有存儲單元中的寫入數據(步驟506)。如果還沒有讀取所有存儲單元中的寫入數據，則該測試重復步驟502和506的處理。當完成了對所有存儲單元中數據的讀取時，該測試就終止處理(步驟507)。之后，開始DRAM 100的正常操作。以后將詳細描述正常操作。
隨上述流程執行自檢。這里將描述自檢中的電路操作。
當DRAM 100上電時，上電信號PON輸入到存取控制器101。根據PON信號，存取控制器101將測試啟動信號TE提供到刷新計數器102和自檢控制器104。
接收測試啟動信號TE，刷新計數器102生成要寫入數據的存儲單元的行地址和列地址。對存儲單元陣列109中的所有存儲單元的地址進行地址生成。
同樣接收測試啟動信號TE，自檢控制器104生成寫入數據(測試數據)并通過輸入緩沖器110將其提供到WA/DA/切換器108。對于所有存儲單元來說，寫測試數據為“1”。寫測試數據和期望值S1是相同信號。
將數據寫到存儲單元，并在經過了相應于刷新周期的時間段之后，讀出所寫數據。將從存儲單元陣列109讀取的數據通過WA/DA/切換器108和輸出緩沖器111提供到自檢控制器104，在該自檢控制器104處將所讀取的數據與比較器206中的期望值S1進行比較。如果所讀取的數據與期望值S1相匹配，則自檢控制器104將匹配信號傳送到刷新控制器103。另一方面，如果所讀數據與期望值S1不匹配，則自檢控制器104將失配信號傳送到刷新控制器103。
如果刷新控制器103接收了來自自檢控制器104的失配信號，則將失配存儲單元的地址作為故障地址儲存到地址儲存器201中。另一方面，如果刷新控制器103接收了來自自檢控制器104的匹配信號，則不儲存存儲單元的地址。
當刷新計數器102對所有存儲單元生成了用于讀和寫的地址時，自檢完成。一旦完成地址生成，刷新計數器102就將測試禁止信號TD傳送到存取控制器101。由此結束自檢。
通過降低在存儲單元電容器C中積累的電荷來縮短測試時間是可行的。例如，可以將啟動字線的電壓設得低于正常操作中的電壓，或者可以將BIAS電壓設得高于正常操作中的電壓。
可以根據單元保持時間的溫度特性來設定上述相應于刷新周期的時間段。具體地，單元保持時間在低溫下長，而在高溫下短。不論DRAM100用于怎樣的環境溫度，相對于存儲單元的產品模型而言，根據溫度特性設定刷新周期可以實現具有一定程度裕度的測量。這可以更精確地測量存儲單元的性能。
如果在產品裝載檢測期間進行自檢，在某些情況下不能消除產品的故障。為了避免這種情況，應當通過產品模式信號PM使自檢功能失效。
一旦完成上述自檢，則DRAM進入正常操作，以進行外部數據的讀和寫。這里詳述DRAM 100的正常操作。正常操作包括將數據儲存到存儲單元中的寫模式、讀取所存數據的讀模式和在正常操作期間持續進行的刷新操作。
首先描述寫模式。在寫模式中，芯片選擇信號CS有效且寫信號也有效。在這種情況下，通過外部地址端從外部輸入了指定存儲單元的外部地址。而且，通過I/O數據端輸入相應于外部地址的寫入數據。根據外部地址，行DEC 105和列DEC 107指定了存儲單元陣列109的一個存儲單元。將所寫入的數據通過輸入緩沖器110和WA/DA/切換器108的寫放大器SA提供到所指定的存儲單元。由此將所寫入的數據儲存在由外部地址指定的存儲單元中。
這里描述讀模式。在讀模式中，芯片選擇信號CS有效且讀信號也有效。在這種情況下，通過外部地址端輸入指定存儲單元的外部地址。根據該外部地址，行DEC 105和列DEC 107指定存儲單元陣列109的一個存儲單元。從I/O數據端通過WA/DA切換器108的數據放大器DA和輸出緩沖器111輸出在指定存儲單元中所存儲的數據。由此將數據從存儲單元讀出。
這里描述刷新操作。刷新操作在DRAM 100的正常操作期間重復地進行。圖6示出了刷新操作的流程圖。參考圖6描述刷新操作。一旦完成自檢，就開始正常操作(步驟601)。當開始正常操作時，刷新計數器102生成刷新地址(步驟602)。
將刷新地址輸入到刷新控制器103。刷新控制器103將存儲在地址儲存器201中的故障地址的低位地址與刷新地址的低位地址相比較(步驟603)。如果故障地址的低位地址和刷新地址的低位地址相匹配，則刷新調節電路204對相應于故障地址和刷新地址的各存儲單元的行輸出自刷新啟動信號。根據該自刷新啟動信號，刷新計數器102將刷新地址和故障地址傳送到行DEC 105。由此對存儲單元的指定的兩行進行刷新(步驟604)。
另一方面，如果故障地址的低位地址和刷新地址的低位地址不匹配，則刷新調節電路204僅對相應于刷新地址的各存儲單元的行輸出自刷新啟動信號。根據該自刷新啟動信號，刷新計數器102將刷新地址傳送到行DEC 105。由此對存儲單元的指定行進行刷新(步驟605)。
刷新計數器102重復生成刷新地址。由此，DRAM 100重復進行刷新操作(步驟606)。具體地，以由定時器203設定的刷新周期對存儲單元的各個行重復地進行刷新操作。此外，在本實施例中通過刷新調節電路204，以比正常刷新周期短的周期對故障存儲單元進行刷新操作。
在本實施例中，刷新操作在有些情況下同時對刷新地址和故障地址進行刷新。在這種情況下，需要選擇多條字線。這里詳細描述字線的同時選擇。存儲單元陣列109包括多個子陣列，所述子陣列是存儲單元的較小單元。圖7示出了子陣列的式樣圖。圖7所示的子陣列具有由行DEC指定的行地址的低2位的字線和由列DEC指定的多條位線。具體地，在子陣列中，將存儲單元的行地址的低2位連接到一個檢測放大器SA，由此降低檢測放大器的負載。在刷新操作中，檢測放大器SA進行存儲單元電壓的檢測和再充電。
圖8示出了同時選擇字線和使用以上子陣列的刷新操作的時序圖。這里描述當行地址“100”為故障地址時，依次對行地址“000”至“111”進行刷新操作的情況。如圖7所示，對具有子陣列的DRAM給出描述，在子陣列中行地址的低2位是一個控制單元。在時間T1，對“000”進行正常的刷新操作。由于“100”和“000”的低2位相同(即，“00”)，因此對“100”也進行刷新操作。之后，依次從“001”至“011”進行刷新操作。然后，在時間T2，對“100”進行正常的刷新操作。之后，依次從“101”至“111”進行刷新操作。在時間T3，再次刷新“000”和“100”。然后，重復從T1到T3的操作。
另一方面，將對存儲單元的寫和讀命令從外部隨機地輸入到DRAM 100。因此，需要一種功能，使調節器防止刷新操作與外部存取沖突。下文中描述了包括這種功能的刷新操作。
圖9示出了其中正發生外部存取的刷新操作流程圖。這里參考圖9描述刷新操作。一旦完成自檢就開始正常操作(步驟901)。在開始正常操作之后，刷新計數器102生成刷新地址(步驟902)。
將刷新地址輸入到刷新控制器103。刷新控制器103將儲存在地址儲存器201中的故障地址的低位地址與刷新地址的低位地址相比較(步驟903)。如果故障地址的低位地址與刷新地址的低位地址相匹配，則將外部地址與故障地址和刷新地址相比較(步驟904)。如果外部地址與故障地址和刷新地址中的任一個相匹配，則刷新控制器103將存儲器存取與刷新操作相比較，按照定時器的值，優先進行更早完成對存儲單元訪問的操作(步驟905)。
步驟905結束后，該流程對連接到由刷新地址和故障地址所指定的字線的存儲單元進行刷新(步驟906)。
另一方面，在步驟904中如果外部地址與刷新地址不匹配，則流程前進到步驟906，而不進行步驟905的處理。在對刷新地址完成刷新后，進行下一個刷新操作(步驟910)。
在步驟903中，如果故障地址的低位地址與刷新地址的低位地址不匹配，則流程判斷刷新地址是否與外部地址相匹配(步驟907)。如果在步驟907中的地址相匹配，則進行與步驟905相同的處理(步驟908)。在完成步驟908之后，對連接到由刷新地址指定的字線的存儲單元進行刷新(步驟909)。
如果在步驟907中地址不匹配，則流程前進到步驟909。在對刷新地址完成刷新之后，進行下一個刷新操作(步驟910)。通過重復進行從步驟902到步驟910的處理執行刷新操作。
通過在刷新控制器103的控制下，儲存了故障存儲單元的地址并縮短了對所存地址的刷新周期，第一實施例的DRAM使具有退化的電荷保持特性的存儲單元明顯滿足了產品規范。由此，具備具有退化的電荷保持特性的存儲單元的DRAM 100能夠滿足產品規范，從而提高了DRAM 100的成品率。
而且，在本實施例中，在裝載后其電荷保持特性退化的存儲單元也可以具有冗余，由此可以降低裝載后出現故障的DRAM 100的數量，從而提高了產品可靠性。
此外，由于存儲單元具有冗余度，因此第一實施例的DRAM 100不需要多余的存儲單元。因此，即使具有小的芯片尺寸，DRAM 100也可以具有冗余度。由于第一實施例的DRAM 100不需要多余的存儲單元，因此在存儲器存取中不需要與輸入的外部地址相比較和轉換操作。而且，由于只需要對故障存儲單元設定較短的刷新周期，因此對于具有冗余度的故障存儲單元的數量沒有限制。因此，例如，即使所有存儲單元都退化了，也可以使所有存儲單元具有冗余度。
在上述刷新操作中，對一旦輸入了外部地址時的存取控制就是現有技術的DRAM 1000中通常執行的操作。然而，對該實施例來說，當比較外部地址和要刷新地址時，特別考慮到故障地址。并不總是要進行故障地址和外部地址之間的比較，并且比較操作本身在很短時間內就結束了。因此，第一實施例的DRAM 100實現了存取速度上的提高，由此實現了具有冗余度和高存取速度的DRAM 100。
第二實施例根據本發明第二實施例的DRAM 300包括儲存系統數據的第一區域(例如，代碼區)和儲存處理數據的第二區域(例如，工作區)，其中所述處理數據將要被諸如CPU的外部裝置處理。例如，儲存在代碼區的系統數據是構造系統基本操作的數據，且由此系統數據的大小小于處理數據的大小。因此，代碼區的存儲區域小于工作區的存儲區域。
當系統停止時，具有DRAM的系統通常將儲存在DRAM代碼區中的系統數據寫在非易失性存儲器上。然后，當系統啟動時，系統將所寫的系統數據加載回DRAM，或將諸如基本輸入輸出系統(BIOS)的系統數據加載到DRAM中。
當在系統啟動而加載系統數據時，在DRAM 300啟動之后的自檢階段期間的同時，第二實施例的DRAM 300進行自檢并加載系統數據。圖10示出了根據第二實施例的DRAM 300的框圖。
如圖10所示，根據第二實施例的DRAM 300包括測試電路301和存儲器302。DRAM 300基本與第一實施例中的DRAM相同。例如，測試電路301將除了第一實施例中的存儲單元陣列109之外的模塊集成到一個模塊中，并在上電時執行存儲器302的自檢。存儲器302與第一實施例中的存儲單元陣列109等效。而且，將作為非易失性存儲器的只讀存儲器(ROM)310設置在DRAM 300的外部。在本實施例中，DRAM 300和ROM 310安裝在不同芯片中，并且將兩個芯片密封在一個封裝中，形成多芯片封裝(MCP)或封裝中的系統(SIP)。
存儲器302包括代碼區302a和工作區302b。代碼區302a將系統數據儲存在ROM310中。工作區302b儲存用于例如CPU處理的處理數據。例如，代碼區302a和工作區302b形成在不同的子陣列中。由此，如第一實施例所示，只要各行地址的低2位相同，即使行地址不同，也可以對連接到由相同低2位在不同子陣列中指定的字線的存儲單元進行存取操作和刷新操作。因此，例如，工作區302b可以在對代碼區302a進行外部存取時的期間內進行刷新操作。
下文參考圖11的時序圖描述根據第二實施例的DRAM 300的操作。第二實施例的DRAM 300在每次上電時對工作區302b進行自檢，而在幾次上電中對代碼區302a進行一次自檢。在下文中，作為示例描述在不對代碼區302a進行自檢的情況下的上電操作。
在時間T10，將電源電壓VDD提供到DRAM 300，內部芯片啟動信號(內部CE)隨著電源電壓VDD而上升。并且在時間T10，寫信號WE下降，使得存儲器302進入可寫狀態，并且，測試啟動信號TE下降，使得工作區302b進入自檢模式。代碼區302a由此開始讀取ROM中的數據，且工作區302b開始自檢。例如，內部芯片啟動信號可以是由測試電路301中的存取控制器111輸出的信號，并將芯片的操作狀態和待機狀態之一指定到除測試電路301中的存取控制器111之外的電路。例如，當內部芯片啟動信號為低電平時，該信號將該芯片設置到待機狀態，使該芯片進入低功耗模式。
此時，BY/RY信號為低電平，因此，DRAM 300處于不進行其他處理的繁忙狀態，直到當前處理結束。例如，BY/RY信號可以是由測試電路301中的存取控制器101輸出的信號，并且當該信號為低電平時將其傳送到其他芯片，以便告知外部此時DRAM處于繁忙狀態。可以將BY/RY信號僅用在DRAM 300內部。可以根據規范通過在自PON(時間T10)起的規定時間段內設定禁止存取來消除BY/RY信號，所述規定時間段例如是從PON到內部芯片啟動信號的下降沿的時間段。
然后，在時間T11，當從ROM 310到代碼區302a的數據加載結束時，寫啟動信號上升且DRAM 300進入外部寫入禁止狀態。此時，工作區302b處于自檢。自檢在時間T10開始并在時間T11之后的時間T12時結束。在從T10到T12的時間段內，進行相對于圖5在第一實施例中描述的自檢。例如，測試進行寫操作，以便將“1”寫到工作區的所有存儲單元(步驟502)。在相應于刷新周期的時間段，保持操作保持存儲單元的狀態，且然后讀取所寫數據(步驟503)。測試進一步進行比較操作，以比較寫入數據和讀取數據(步驟504)，如果比較結果表示寫入數據與讀取數據不匹配，則進行存儲器操作以對該存儲單元的地址進行儲存(步驟505)。最后進行寫入“0”的復位操作，以初始化已經完成自檢的存儲單元。
當在自檢中開始復位操作時，BY/RY信號上升并在時間T12達到高電平。在時間T12，測試啟動信號從低電平變為高電平。響應于測試啟動信號的改變，內部芯片啟動信號在時間T13從高電平變為低電平。DRAM 300由此進入待機狀態，以低功耗等待外部地址。
如前所述，第二實施例的DRAM 300使用形成在存儲器302上的多個子陣列的一部分作為代碼區302a且其余部分作為工作區302b。例如，存儲器302將行地址的低2位地址分配給用于指定如第一實施例所述的每個子陣列字線的地址。因此，第二實施例的DRAM 300通過使用具有相同低2位的不同行地址能夠對不同的子陣列進行存取操作和刷新操作。因此，第二實施例的DRAM 300可以在上電后對工作區302b進行自檢的同時將系統數據加載到代碼區302a。與完成自檢后加載系統數據的情況相比，第二實施例的DRAM 300由此可以在更短的時間內進行自檢和系統數據的加載，由此縮短了啟動處理的時間。
雖然在以上實施例中不對代碼區302a進行自檢，但也有如下可以對代碼區302a進行自檢的情況。在這種情況下，首先進行對代碼區302a的自檢，且然后同時進行將系統數據加載到代碼區302a和在工作區302b上執行自檢的操作。由于工作區302b尺寸小且用于自檢的時間短，因此依此順序進行處理抑制了啟動時間的增加。
至于上電后進行自檢的頻率，可以在每次電源打開時對代碼區302a和工作區302b進行自檢，并且頻率可以改變。
本發明不限于上述實施例，而是可以以各種方式改變。例如，只要故障地址的刷新周期比用于正常存儲單元的刷新周期短，那么故障地址刷新周期的設定就可以與地址無關。故障地址的刷新周期可以根據故障存儲單元而改變，例如是正常刷新周期的1/2、1/4或1/8。
在刷新操作期間出現外部存取時對刷新操作的調整不限于上述各實施例，只要控制操作以使得將要被刷新的存儲單元與將要被存取的存儲單元不沖突就可以。
而且，可以在給定時間進行自檢，而不是響應上電。此外，對于地址儲存器，通過使用非易失性存儲單元，可以不在每次上電而是在給定周期進行自檢。
明顯地，本發明不限于上述實施例，在不脫離本發明保護范圍和精神的情況下可以更改和改變。
權利要求
1.一種易失性半導體存儲器，包括檢測存儲單元故障的自檢控制器；地址儲存器，儲存表示故障存儲單元地址的故障地址；和刷新調節電路，將由該故障地址所指定的存儲單元的刷新周期設定得比正常存儲單元的刷新周期短。
2.根據權利要求1的易失性半導體存儲器，還包括生成刷新地址的刷新計數器。
3.根據權利要求2的易失性半導體存儲器，其中所述刷新計數器生成行地址和列地址，以便在執行自檢時指定將要寫入或讀取數據的存儲單元，其中所述的自檢包括檢測存儲單元的故障并對指定了故障存儲單元地址的故障地址進行存儲；并且生成刷新地址，以便在進行用于保持數據的刷新操作時指定將要被刷新的存儲單元的行。
4.根據權利要求2的易失性半導體存儲器，其中該刷新調節電路輸出刷新啟動信號，用于在該刷新地址的低位地址和該故障地址的低位地址匹配時，對與由該刷新地址指定的字線相連的存儲單元和與由該故障地址指定的字線相連的存儲單元進行刷新。
5.根據權利要求3的易失性半導體存儲器，其中該刷新調節電路輸出刷新啟動信號，在該刷新地址的低位地址與該故障地址的低位地址相匹配時，該刷新啟動信號用于對與由該刷新地址指定的字線相連的存儲單元和與由該故障地址指定的字線相連的存儲單元進行刷新。
6.根據權利要求1的易失性半導體存儲器，其中該刷新調節電路輸出刷新啟動信號，在該刷新地址的低位地址與該故障地址的低位地址相匹配時，該刷新啟動信號用于對與由刷新地址指定的字線相連的存儲單元和與由該故障地址指定的字線相連的存儲單元進行刷新，其中所述的刷新地址是由刷新計數器生成的。
7.根據權利要求1的易失性半導體存儲器，其中當輸入了與將要刷新的刷新地址和該故障地址中的至少一個相匹配的外部地址時，該刷新調節電路根據外部地址從刷新操作和存儲器存取操作中選擇一個。
8.根據權利要求7的易失性半導體存儲器，其中該刷新調節電路根據外部地址從刷新操作和存儲器存取操作中選擇一個，其作用是，根據外部地址將優先級賦予該刷新操作和該存儲器存取操作中的一個，該外部地址是根據設定刷新周期的定時器的值更早地對存儲單元進行訪問的地址。
9.根據權利要求1的易失性半導體存儲器，其中響應于易失性半導體存儲器的上電執行自檢，該自檢包括檢測存儲單元的故障并儲存表示故障存儲單元地址的故障地址。
10.根據權利要求9的易失性半導體存儲器，其中可以根據外部信號停止自檢。
11.根據權利要求9的易失性半導體存儲器，其中在從該易失性半導體存儲器外部的非易失性存儲器加載數據的同時執行自檢。
12.根據權利要求9的易失性半導體存儲器，其中該易失性半導體存儲器包括用于儲存系統數據的第一區域和用于儲存處理數據的第二區域，其中該處理數據用在存儲區域內設置存儲單元處的外部裝置中，并同時對第二區域執行自檢、以及從外部非易失性存儲器將系統數據加載到該第一區域中。
13.一種為檢測存儲單元故障而進行自檢的易失性半導體存儲器，包括刷新計數器，生成行地址和列地址，以在執行自檢時指定要寫入或讀取數據的存儲單元，并且在進行用于保持數據的刷新操作時，生成刷新地址以指定將要刷新的存儲單元的行；自檢控制器，檢測存儲單元故障；地址儲存器，用于儲存表示故障存儲單元地址的故障地址；和刷新調節電路，用于將由故障地址指定的存儲單元的刷新周期設定得比正常存儲單元的刷新周期更短。
14.根據權利要求13的易失性半導體存儲器，其中，當該刷新操作中該刷新地址與該故障地址相匹配時，該刷新計數器輸出該刷新地址和該故障地址。
15.根據權利要求13的易失性半導體存儲器，其中響應于該易失性半導體存儲器的上電執行自檢，該自檢包括檢測存儲單元的故障和儲存表示故障存儲單元地址的故障地址。
16.根據權利要求15的易失性半導體存儲器，其中可以根據外部信號停止該自檢。
17.根據權利要求15的易失性半導體存儲器，其中在從該易失性半導體存儲器外部的非易失性存儲器加載數據的同時執行該自檢。
18.根據權利要求15的易失性半導體存儲器，其中該易失性半導體存儲器包括用于儲存系統數據的第一區域和用于儲存處理數據的第二區域，其中該處理數據用在存儲區域內設置存儲單元處的外部裝置中，并同時對第二區域進行自檢、以及從外部非易失性存儲器將該系統數據加載到該第一區域中。
19.一種易失性半導體存儲器，包括具有多個單元的存儲單元陣列；自檢控制器，對將要寫入到各單元的選定單元中的第一數據和從各單元中的該選定單元實際讀取的第二數據進行比較，并輸出比較結果；和刷新控制器，響應于該比較結果控制該選定單元的刷新周期。
全文摘要
本發明涉及一種易失性半導體存儲器，包括檢測存儲單元故障的自檢控制器、儲存了表示故障存儲單元地址的故障地址的地址儲存器和刷新調節電路，其中該刷新調節電路將由故障地址指定的存儲單元的刷新周期設定得比正常存儲單元的刷新周期更短。
文檔編號G11C29/00GK1862706SQ200610079950
公開日2006年11月15日 申請日期2006年5月11日 優先權日2005年5月12日
發明者高橋弘行, 松原宏行 申請人:恩益禧電子股份有限公司