專利名稱：具有閃速熔絲單元陣列的閃速存儲設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體設(shè)備領(lǐng)域，更特別地，涉及閃速存儲設(shè)備。
背景技術(shù)：
圖1是傳統(tǒng)閃速存儲設(shè)備的框圖。如圖1中所示，閃速存儲設(shè)備1包括閃速單元陣列6、保護(hù)電路4、第一外圍電路2以及第二外圍電路8。閃速單元陣列6是包括多個(gè)閃速存儲單元的數(shù)據(jù)存儲設(shè)備。這些閃速單元可以包括，例如，靜態(tài)門類型的閃速單元、分割門類型的閃速單元或任何其它類型的閃速存儲單元。在閃速單元陣列連在外部邏輯電路上時(shí)，保護(hù)電路4可以用于控制閃速存儲設(shè)備的使用。保護(hù)電路4可以包含金屬熔絲的陣列，其中金屬熔絲被設(shè)置(即，被切斷或未被切斷)以便以希望的方式來控制閃速存儲設(shè)備的使用。
第一外圍電路2用于將閃速單元陣列6中有缺陷的單元的地址變成冗余單元的地址。提供這樣的能力是因?yàn)殚W速單元陣列中的一個(gè)或更多的單元可能是有缺陷的。當(dāng)檢測到有缺陷的單元時(shí)，第一外圍電路2將該有缺陷的單元的地址變成一個(gè)冗余單元的地址，以便用一個(gè)冗余單元“替換”該有缺陷的單元。第一外圍電路2，與保護(hù)電路4一樣，可以包含金屬熔絲的陣列。通過使用，例如，激光束來切斷第一外圍電路2的金屬熔絲之一，該冗余單元的地址變成了該有缺陷的單元的地址。
第二外圍電路8控制DC電平，以便可以提供所希望的參考值，而不考慮在制造閃速存儲設(shè)備期間所使用的生產(chǎn)加工條件(這可能影響所提供的DC電平)。第二外圍電路8也可以包含金屬熔絲的陣列。為了提供與閃速存儲器的半導(dǎo)體生產(chǎn)過程無關(guān)的參考值，第二外圍電路8根據(jù)各個(gè)條件而精密地控制金屬熔絲的連接，并提供固定的參考值。
發(fā)明內(nèi)容
本發(fā)明的一些實(shí)施例提供了包含熔絲單元陣列的閃速存儲設(shè)備，該熔絲單元陣列具有至少一個(gè)用閃速熔絲單元來實(shí)現(xiàn)的熔斷電路(fusing circuit)。根據(jù)本發(fā)明的一些實(shí)施例的閃速存儲設(shè)備可以同時(shí)感測和/或熔斷熔斷電路。
依照本發(fā)明的一些實(shí)施例，提供了包括閃速單元陣列、第一閃速熔絲單元(flash fuse cell)熔斷電路、第二閃速熔絲單元熔斷電路以及第三閃速熔絲單元熔斷電路的閃速存儲設(shè)備。閃速單元陣列具有多個(gè)閃速存儲單元。第一閃速熔絲單元熔斷電路包括多個(gè)閃速熔絲單元，并與閃速單元陣列共享位線。第一閃速熔絲單元熔斷電路被配置來控制閃速單元陣列和外部邏輯電路之間的連接。第二閃速熔絲單元熔斷電路包括多個(gè)閃速熔絲單元，并且也與閃速單元陣列共享位線。第二閃速熔絲單元熔斷電路被配置來將閃速單元陣列的有缺陷的單元的地址變成冗余單元的地址。第三閃速熔絲單元熔斷電路包括多個(gè)閃速熔絲單元并且還與閃速單元陣列共享位線。第三閃速熔絲單元熔斷電路被配置來控制用于閃速存儲設(shè)備的操作的DC電平。熔絲感測放大電路分別耦合到位線，并且從位線讀取數(shù)據(jù)。每一熔絲感測放大電路可以包括被配置來放大至少一根位線上的數(shù)據(jù)的感測放大器，以及被配置來存儲該感測放大器的輸出的鎖存器。
在進(jìn)一步的實(shí)施例中，第一閃速熔絲單元熔斷電路可以包括具有連在第一字線上的柵極的第一閃速熔絲單元塊，以及具有連在第二字線上的柵極的第二閃速熔絲單元塊。第一閃速熔絲單元塊和第二閃速熔絲單元塊的閃速熔絲單元的源極都可以連在第一源極線上，而第二字線可以與參考電壓相連。第二閃速熔絲單元熔斷電路可以包括具有連在第三字線上的柵極的第三閃速熔絲單元塊，以及具有連在第四字線上的柵極的第四閃速熔絲單元塊。第三閃速熔絲單元塊和第四閃速熔絲單元塊的閃速熔絲單元的源極都可以連在第二源極線上，而第四字線可以與參考電壓相連。第三閃速熔絲單元熔斷電路可以包括具有連在第五字線上的柵極的第五閃速熔絲單元塊，以及具有連在第六字線上的柵極的第六閃速熔絲單元塊。第五閃速熔絲單元塊和第六閃速熔絲單元塊的閃速熔絲單元的源極都可以連在第三源極線上，而第六字線可以與參考電壓相連。
依照本發(fā)明的進(jìn)一步的實(shí)施例，提供閃速存儲設(shè)備，包括具有多個(gè)閃速存儲單元的閃速單元陣列，具有用閃速熔絲單元形成的多個(gè)熔斷電路的熔絲單元陣列，以及由閃速單元陣列和熔絲單元陣列共享的多根位線。只有第一熔斷電路、第二熔斷電路和第三熔斷電路中的閃速熔絲單元中的一個(gè)的漏極電連接在由閃速單元陣列和熔絲單元陣列共享的相應(yīng)的位線上。熔絲單元陣列中熔斷電路的字線和源極線都是分開的，所以可以同時(shí)編程和/或擦除每一熔斷電路的閃速熔絲單元。
在這些設(shè)備中，熔絲單元陣列可以被配置來(1)控制用于閃速存儲設(shè)備的操作的DC電平，(2)控制與外部邏輯電路的連接，和/或(3)將閃速單元陣列中有缺陷的閃速熔絲單元的地址變成冗余單元的地址。所述閃速存儲設(shè)備也可以包括與位線相連的熔絲感測放大電路，該電路被配置來從位線讀取數(shù)據(jù)。
依照本發(fā)明的更進(jìn)一步的實(shí)施例，提供了配置包括閃速單元陣列的閃速存儲設(shè)備的方法，其中，同時(shí)激活(1)第一熔斷電路和(2)第二熔斷電路或(3)第三熔斷電路的閃速熔絲單元中的至少一些，其中，第一熔斷電路被配置來控制閃速單元陣列和外部電路之間的連接，第二熔斷電路被配置來將閃速單元陣列中有缺陷的閃速單元的地址變成冗余閃速單元的地址，而第三熔斷電路被配置來控制施加于閃速存儲設(shè)備的內(nèi)部電路的DC電壓電平。
圖1是傳統(tǒng)閃速存儲設(shè)備的框圖；圖2是根據(jù)本發(fā)明的實(shí)施例的閃速存儲設(shè)備的框圖；圖3是根據(jù)本發(fā)明的第一實(shí)施例的閃速存儲設(shè)備的電路圖；和圖4是根據(jù)本發(fā)明的第二實(shí)施例的閃速存儲設(shè)備的電路圖。
具體實(shí)施例方式
在下文中會參考附圖更充分地說明本發(fā)明的實(shí)施例，在所述附圖中示出了該發(fā)明的實(shí)施例。然而，本發(fā)明可以許多不同形式來加以具體化，而不應(yīng)當(dāng)被理解為受限于在此所陳述的實(shí)施例。更確切地，提供這些實(shí)施例，以便本公開內(nèi)容將是徹底完整的，并且會完全地將該發(fā)明的范圍轉(zhuǎn)達(dá)給本領(lǐng)域的技術(shù)人員。相同的數(shù)字始終指示相同的元件。
應(yīng)當(dāng)理解，盡管可以在這里使用術(shù)語第一、第二等等來描述各種各樣的元件，但是這些元件不應(yīng)當(dāng)受限于這些術(shù)語。這些術(shù)語是用于區(qū)別一個(gè)元件和另一個(gè)元件。例如，在不偏離本發(fā)明的范圍的情況下，第一元件可以被稱為第二元件，而相似地，第二元件可以被稱為第一元件。正如這里所使用的，術(shù)語“和/或”包括一個(gè)或更多的相關(guān)的所列出的術(shù)語的任何和所有組合。
應(yīng)當(dāng)理解，當(dāng)元件被稱為“連接”或“耦合”到另一個(gè)元件上時(shí)，它可以直接連接或耦合到另一個(gè)元件上，或者可以存在中間元件。與此相反，當(dāng)元件被稱為“直接連接”或“直接耦合”在另一個(gè)元件上時(shí)，不存在中間元件。其它用來描述元件之間的關(guān)系的詞應(yīng)該以相似的方式加以解釋(例如，“在...之間”對“直接在...之間”、“鄰接”對“直接鄰接”，等等)。
在此所用的術(shù)語是出于描述特定實(shí)施例的目的，而不是意圖限制該發(fā)明。正如這里所使用的，單數(shù)形式“一個(gè)(a或an)”和“該”也意圖包括復(fù)數(shù)形式，除非上下文清楚地指示其他情況。還應(yīng)當(dāng)理解，術(shù)語“包括(comprises或comprising)”、和/或“包含(includes或including)”在這里使用時(shí)，標(biāo)明所陳述的特征、整數(shù)、步驟、操作、元件和/或部件的存在，但是并不排除一個(gè)或更多的其它特征、整數(shù)、步驟、操作、元件和/或部件及其組的存在或增加。
除非另有規(guī)定，在這里所使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)都具有與一個(gè)本發(fā)明所屬領(lǐng)域的普通技術(shù)人員通常所理解的含義相同的含義。還應(yīng)當(dāng)理解在這里所使用的術(shù)語應(yīng)該被解釋為具有與在本公開內(nèi)容的上下文和相關(guān)領(lǐng)域中它們的含義一致的含義，而不在理想化的或過度刻板的意義上來加以解釋，除非在這里進(jìn)行了明確地規(guī)定。
在下文中，將參考附圖詳細(xì)說明本發(fā)明的示范實(shí)施例，以便使本領(lǐng)域的一個(gè)普通技術(shù)人員能夠?qū)嵺`本發(fā)明。
圖2是圖解了根據(jù)本發(fā)明的實(shí)施例的閃速存儲設(shè)備的框圖。如圖2中所示，閃速存儲設(shè)備10可以包括閃速單元陣列20、熔絲感測放大電路30以及熔絲單元陣列25。熔絲單元陣列25可以包括第一熔斷電路40、第二熔斷電路50和第三熔斷電路60。熔斷電路40、50和60執(zhí)行與金屬熔絲陣列相同的功能，所述金屬熔絲陣列分別包含在圖1的保護(hù)電路4、第一外圍電路2以及第二外圍電路8中。
閃速單元陣列20被用作存儲各個(gè)閃速存儲單元中的信息的存儲介質(zhì)。第一熔斷電路40可以用于存儲基本信息。第一熔斷電路40也可以用于改變外部邏輯電路和閃速單元陣列20之間的連接。應(yīng)當(dāng)理解外部邏輯電路可以在與閃速存儲設(shè)備相同的半導(dǎo)體芯片上，或者可以在分開的半導(dǎo)體芯片上。
當(dāng)閃速單元陣列20中的單元之一被識別為有缺陷時(shí)，第二熔斷電路50可以用于選擇可以包含在例如閃速單元陣列20中的多個(gè)冗余單元中的一個(gè)。為了替換有缺陷的單元，第二熔斷電路50可以用于將有缺陷的單元的地址變成所選擇的那個(gè)冗余單元的地址。根據(jù)本發(fā)明的實(shí)施例，第二熔斷電路50可以用閃速熔絲單元來實(shí)現(xiàn)。由于閃速熔絲單元可以被重新編程，所以如果在對第二熔斷電路50編程之后識別到錯(cuò)誤，就可以擦除第二熔斷電路50并對其重新編程以糾正該錯(cuò)誤。
第三熔斷電路60可以用于控制DC電平，以便可以提供所希望的參考值，而不考慮在制造該閃速存儲設(shè)備期間所使用的生產(chǎn)加工條件(這可以影響所提供的DC電平)。DC電平可以通過對第三熔斷電路60編程來加以控制，以提供所希望的DC電平。第三熔斷電路60也可以用閃速熔絲單元來實(shí)現(xiàn)。由于這樣的閃速熔絲單元可以被擦除和重新編程，所以如果提供的DC電平大于或小于所希望的值，就可以對第三熔斷電路60重新編程以提供所希望的值。
熔絲感測放大電路30接收并放大來自第一熔斷電路40、第二熔斷電路50和第三熔斷電路60的信息，然后輸出放大后的信息。
圖3是圖解根據(jù)本發(fā)明的第一實(shí)施例的閃速存儲設(shè)備的電路圖。如圖3中所示，閃速存儲設(shè)備可以包括閃速單元陣列150、熔絲感測放大電路100以及熔絲單元陣列200。熔絲單元陣列200可以包括第一熔斷電路210、第二熔斷電路220和第三熔斷電路230。熔絲感測放大電路100連在各條位線b0，b1，......，b1023上。為了簡化圖3，只顯示了單個(gè)熔絲感測放大電路150(將位線b1連接到閃速單元陣列150的那個(gè))。但是應(yīng)當(dāng)理解，會提供多個(gè)熔絲感測放大電路150(例如，每一根位線一個(gè))。在圖3中，第一熔斷電路210、第二熔斷電路220和第三熔斷電路230是使用閃速熔絲單元來實(shí)現(xiàn)的。熔絲單元陣列200可以使用生產(chǎn)閃速存儲單元陣列的傳統(tǒng)方法來實(shí)現(xiàn)。如圖3中所示，在可以用作熔絲單元陣列200的傳統(tǒng)閃速存儲單元陣列中，兩個(gè)晶體管具有共享的源極和與共用位線相連的各個(gè)漏極。
如圖3中所示，第一熔斷電路210包括第一和第二閃速熔絲單元塊，每個(gè)閃速熔絲單元塊包括多個(gè)閃速熔絲單元。第一閃速熔絲單元塊的閃速熔絲單元的柵極連在第一字線w0上，而第一閃速熔絲單元塊的閃速熔絲單元的源極連在源極線s0上。第二閃速熔絲單元塊的閃速熔絲單元的柵極連在第一共用字線Wc1上，而第二閃速熔絲單元塊的閃速熔絲單元的源極連在源極線s0上。由于第一熔斷電路210只使用連在第一字線w0上的閃速熔絲單元，所以第一共用字線Wc1與地電壓VSS相連。
第二熔斷電路220包括第三和第四閃速熔絲單元塊，每個(gè)閃速熔絲單元塊包括多個(gè)閃速熔絲單元。如圖3中所示，第三閃速熔絲單元塊的閃速熔絲單元的柵極連在第二字線w1上，而第三閃速熔絲單元塊的閃速熔絲單元的源極連在源極線s1上。第四閃速熔絲單元塊的閃速熔絲單元的柵極連在第二共用字線Wc2上，而第四閃速熔絲單元塊的閃速熔絲單元的源極連在源極線s1上。由于第二熔斷電路220只使用連在第二字線w1上的閃速熔絲單元，所以第二共用線Wc2與地電壓VSS相連。
第三熔斷電路230包括第五和第六閃速熔絲單元塊，每個(gè)閃速熔絲單元塊包括多個(gè)閃速熔絲單元。如圖3中所示，第五閃速熔絲單元塊的閃速熔絲單元的柵極連在第三字線w2上，而第五閃速熔絲單元塊的閃速熔絲單元的源極連在源極線s2上。第六閃速熔絲單元塊的閃速熔絲單元的柵極連在第三共用字線Wc3上，而第六閃速熔絲單元塊的閃速熔絲單元的源極連在源極線s2上。由于第三熔斷電路230只使用連在第三字線w2上的閃速熔絲單元，所以第三共用線Wc3與地電壓VSS相連。
第一熔斷電路210、第二熔斷電路220和第三熔斷電路230共享位線。例如，如圖3中所示，位線b1與第一熔斷電路210的閃速熔絲單元c01、第二熔斷電路220的閃速熔絲單元c11以及第三熔斷電路230的閃速熔絲單元c21相連。類似地，剩余的位線可以與第一熔斷電路210、第二熔斷電路220和第三熔斷電路230的各個(gè)閃速熔絲單元相連。在圖3的實(shí)施例中，只有與特定位線(例如，位線b1)相連的閃速熔絲單元中的一個(gè)被用作熔絲單元，這是因?yàn)槿劢z感測放大電路100不能同時(shí)讀取兩個(gè)信息項(xiàng)。
由于第一熔斷電路210、第二熔斷電路220以及第三熔斷電路230分別包括字線和源極線，所以可以同時(shí)編程和/或擦除每一熔斷電路的全部閃速熔絲單元。此外，由于在圖3的實(shí)施例中只有與各個(gè)位線的每一個(gè)相連的六個(gè)閃速熔絲單元中的一個(gè)閃速熔絲單元用作熔絲單元，所以可以同時(shí)感測第一熔斷電路210、第二熔斷電路220和第三熔斷電路230的閃速熔絲單元。
熔絲感測放大單元100包括感測放大器110和鎖存器120。感測放大器110感測并放大位線b1上的信息，然后輸出放大后的信息到鎖存器120。鎖存器120保存該放大后的信息直到鎖存器120接收到下一個(gè)放大后的信息。
圖4是根據(jù)本發(fā)明的第二實(shí)施例的閃速存儲設(shè)備的電路圖。在圖4的閃速存儲設(shè)備中，如果在與特定位線相關(guān)的一個(gè)閃速熔絲單元中發(fā)生錯(cuò)誤，所述閃速熔絲單元未被用作該位線的熔絲單元，那么這個(gè)錯(cuò)誤對所討論的位線的讀出操作的影響就可以得到降低和/或消除。
圖4中的元件100和150可以與圖3中相似編號的元件一致。但是，不同地實(shí)現(xiàn)在圖4的實(shí)施例中的熔絲單元陣列200。特別是，在圖4的實(shí)施例中的熔絲單元陣列300還包括分別與圖3的第一熔斷電路210、第二熔斷電路220和第三熔斷電路330相似的第一熔斷電路310、第二熔斷電路320和第三熔斷電路330，但是有各種各樣的差異。
特別是，在圖3的實(shí)施例中，總計(jì)六個(gè)閃速熔絲單元連在每一位線上。如上所述，這六個(gè)閃速熔絲單元中只有一個(gè)用作熔絲。例如在第一熔斷電路210的閃速熔絲單元c01用作該熔絲時(shí)，剩余的與位線b1相連的閃速熔絲單元是不用作熔絲單元的虛設(shè)單元，且熔絲感測放大電路100感測與閃速熔絲單元c01相連的位線b1的電流。如果圖3的實(shí)施例中其它虛設(shè)閃速熔絲單元的柵極變壞和/或被過度擦除，則該虛設(shè)閃速熔絲單元就可能帶來泄漏電流。當(dāng)這種情況發(fā)生時(shí)，位線的電流是基于閃速熔絲單元c01的信息的值和泄漏電流的大小。如果泄漏電流足夠高，熔絲感測放大電路100就可能感測錯(cuò)誤的信息。
在圖4的實(shí)施例中，位線b1只與用作第一熔斷電路310的熔絲單元的閃速熔絲單元c10相連，而剩余的共享位線b1的閃速熔絲單元沒有連在位線b1上。特別是，如圖4中所示，在第一熔斷電路310的閃速熔絲單元c01(即用作熔絲單元的閃速熔絲單元)的漏極連在位線b1上的同時(shí)，剩余的虛設(shè)閃速熔絲單元的漏極沒有連在位線b1上。結(jié)果，位線b1實(shí)質(zhì)上只與閃速熔絲單元c01相連，因此實(shí)質(zhì)上，位線b1上流動(dòng)的電流將是基于閃速熔絲單元c01的信息。
同樣地，用作第二熔斷電路320的熔絲單元的在圖4的實(shí)施例中的閃速熔絲單元c10是唯一與位線b0相連的閃速熔絲單元。與閃速熔絲單元c10共享位線b0的第一熔斷電路310和第三熔斷電路330的閃速熔絲單元都是虛設(shè)閃速熔絲單元。因此，只有用作熔絲單元的閃速熔絲單元c10的漏極與位線b0相連，而虛設(shè)閃速熔絲單元的漏極沒有與位線b0相連。與閃速熔絲單元c10共享源極線s1的第二熔斷電路320的其它閃速熔絲單元也是虛設(shè)閃速熔絲單元。
相似地，當(dāng)?shù)谌蹟嚯娐?30的閃速熔絲單元c21023用作熔絲單元時(shí)，閃速熔絲單元c21023的漏極連在位線b1023上。剩余的與位線b1023相關(guān)的閃速熔絲單元是虛設(shè)閃速熔絲單元，因此這些虛設(shè)閃速熔絲單元的漏極沒有連在位線b1023上。
如上所述，只有實(shí)際用作熔絲單元的閃速熔絲單元的漏極連在位線上，且虛設(shè)閃速熔絲單元的漏極沒有連在該位線上。同樣地，由來自一個(gè)或更多的虛設(shè)閃速熔絲單元的泄漏電流所引起的錯(cuò)誤操作的可能性可以得到降低和/或消除。
依照本發(fā)明的實(shí)施例，閃速存儲設(shè)備的第一熔斷電路、第二熔斷電路和第三熔斷電路的每一個(gè)都可以用代替?zhèn)鹘y(tǒng)金屬熔絲的閃速熔絲單元來實(shí)現(xiàn)。因?yàn)榭梢灾貜?fù)地編程和擦除閃速熔絲單元，所以這可以使檢測閃速存儲器更容易。此外，閃速單元陣列可以與熔絲單元陣列共享位線和熔絲感測放大器。因此，熔絲單元陣列的面積可以得到縮減。最后，根據(jù)本發(fā)明的實(shí)施例，因?yàn)榭梢韵ナ褂美缂す馇袛嗳劢z的步驟，所以生產(chǎn)過程可以得到簡化。
盡管已詳細(xì)說明了本發(fā)明的示范實(shí)施例和它們的優(yōu)點(diǎn)，但是應(yīng)該明白，在不偏離該發(fā)明的范圍的情況下在這里可以進(jìn)行各種各樣的改變、替代和變更。
權(quán)利要求
1.一種閃速存儲設(shè)備，包括具有多個(gè)閃速存儲單元的閃速單元陣列；第一閃速熔絲單元熔斷電路，其與閃速單元陣列共享位線，并被配置來控制閃速單元陣列和外部邏輯電路之間的連接；第二閃速熔絲單元熔斷電路，其與閃速單元陣列共享位線，并被配置來將閃速單元陣列中有缺陷的單元的地址變成冗余單元的地址；第三閃速熔絲單元熔斷電路，其與閃速單元陣列共享位線，并被配置來控制用于閃速存儲設(shè)備的操作的DC電平；以及分別與位線耦合的多個(gè)熔絲感測放大電路。
2.如權(quán)利要求1所述的閃速存儲設(shè)備，其中，第一閃速熔絲單元熔斷電路包括具有連在第一字線上的柵極的第一閃速熔絲單元塊，以及具有連在第二字線上的柵極的第二閃速熔絲單元塊，其中第一閃速熔絲單元塊和第二閃速熔絲單元塊的閃速熔絲單元的源極都連在第一源極線上，而第二字線與參考電壓相連。
3.如權(quán)利要求2所述的閃速存儲設(shè)備，其中，第二閃速熔絲單元熔斷電路包括具有連在第三字線上的柵極的第三閃速熔絲單元塊，以及具有連在第四字線上的柵極的第四閃速熔絲單元塊，其中第三閃速熔絲單元塊和第四閃速熔絲單元塊的閃速熔絲單元的源極都連在第二源極線上，而第四字線與參考電壓相連。
4.如權(quán)利要求3所述的閃速存儲設(shè)備，其中，第三閃速熔絲單元熔斷電路包括具有連在第五字線上的柵極的第五閃速熔絲單元塊，以及具有連在第六字線上的柵極的第六閃速熔絲單元塊，其中第五閃速熔絲單元塊和第六閃速熔絲單元塊的閃速熔絲單元的源極都連在第三源極線上，而第六字線與參考電壓相連。
5.如權(quán)利要求1所述的閃速存儲設(shè)備，其中每一位線只與第一閃速熔絲單元熔斷電路、第二閃速熔絲單元熔斷電路或第三閃速熔絲單元熔斷電路中的閃速熔絲單元的一個(gè)相連。
6.如權(quán)利要求5所述的閃速存儲設(shè)備，其中第一閃速熔絲單元熔斷電路、第二閃速熔絲單元熔斷電路和第三閃速熔絲單元熔斷電路被配置為被同時(shí)感測。
7.如權(quán)利要求5所述的閃速存儲設(shè)備，其中每一熔絲感測放大電路包括感測放大器，其被配置來放大至少一根位線上的數(shù)據(jù)；鎖存器，其被配置來存儲感測放大器的輸出。
8.一種閃速存儲設(shè)備，包括具有多個(gè)閃速存儲單元的閃速單元陣列；具有用閃速熔絲單元形成的多個(gè)熔斷電路的熔絲單元陣列；以及由閃速單元陣列和熔絲單元陣列共享的多根位線。
9.如權(quán)利要求8所述的閃速存儲設(shè)備，其中，只有第一熔斷電路、第二熔斷電路、和第三熔斷電路中的閃速熔絲單元中的一個(gè)的漏極電連接在由閃速單元陣列和熔絲單元陣列共享的相應(yīng)的位線上。
10.如權(quán)利要求9所述的閃速存儲設(shè)備，其中熔絲單元陣列中的熔斷電路的字線和源極線都是分開的，以便每一熔斷電路的閃速熔絲單元被同時(shí)編程和/或擦除。
11.如權(quán)利要求8所述的閃速存儲設(shè)備，其中熔斷電路之一被配置來控制閃速單元陣列和外部邏輯電路之間的連接。
12.如權(quán)利要求8所述的閃速存儲設(shè)備，其中熔斷電路之一被配置來將閃速單元陣列中的有缺陷的閃速熔絲單元的地址變成冗余單元的地址。
13.如權(quán)利要求8所述的閃速存儲設(shè)備，其中熔斷電路之一被配置來控制用于閃速存儲設(shè)備的操作的DC電平。
14.如權(quán)利要求10所述的閃速存儲設(shè)備，其中熔絲單元陣列包括第一熔斷電路，具有與源極線以及第一字線和第二字線中的至少一個(gè)相連的閃速熔絲單元，其中第一熔斷電路被配置來控制閃速單元陣列和外部邏輯電路之間的連接；第二熔斷電路，具有與第二源極線以及第三字線和第四字線中的至少一個(gè)相連的閃速熔絲單元，其中第二熔斷電路被配置來將閃速單元陣列中的有缺陷的閃速熔絲單元的地址變成冗余單元的地址；以及第三熔斷電路，具有與第三源極線和第五字線和第六字線中的至少一個(gè)相連的閃速熔絲單元，其中第三熔斷電路被配置來控制用于閃速存儲設(shè)備的操作的DC電平。
15.如權(quán)利要求10所述的閃速存儲設(shè)備，還包括分別與位線相連的多個(gè)熔絲感測放大電路，其被配置來從位線讀取數(shù)據(jù)。
16.如權(quán)利要求8所述的閃速存儲設(shè)備，其中熔絲單元陣列包括與多根位線中的每一根鄰接的至少一個(gè)虛設(shè)閃速熔絲單元。
17.一種配置包含閃速單元陣列的閃速存儲設(shè)備的方法，該方法包括同時(shí)激活第一熔斷電路的閃速熔絲單元中的至少一些和第二熔斷電路的閃速熔絲單元中的至少一些，其中第一熔斷電路被配置來控制閃速單元陣列和外部電路之間的連接，而第二熔斷電路被配置來將閃速單元陣列中的有缺陷的閃速單元的地址變成冗余閃速單元的地址。
18.如權(quán)利要求17所述的方法，該方法還包括激活第三熔斷電路的閃速熔絲單元中的至少一些，該第三熔斷電路被配置來控制施加于閃速存儲設(shè)備的內(nèi)部電路的DC電壓電平。
19.如權(quán)利要求17所述的方法，該方法還包括同時(shí)感測第一熔斷電路、第二熔斷電路和第三熔斷電路的閃速熔絲單元。
全文摘要
提供了一種閃速存儲設(shè)備，包括閃速單元陣列、第一閃速熔絲單元熔斷電路、第二閃速熔絲單元熔斷電路、第三閃速熔絲單元熔斷電路以及多個(gè)熔絲感測放大電路。第一、第二和第三閃速熔絲單元熔斷電路都與閃速單元陣列共享位線，并具有閃速熔絲單元。第一閃速熔絲單元熔斷電路可以用于控制閃速單元陣列和外部邏輯電路之間的連接。第二閃速熔絲單元熔斷電路可以用于將有缺陷的單元的地址變成冗余單元的地址。第三閃速熔絲單元熔斷電路可以用于控制DC電平，其用以調(diào)整在閃速存儲設(shè)備的生產(chǎn)過程中使用的參考值。熔絲感測放大電路分別與位線耦合，以從位線讀取數(shù)據(jù)。
文檔編號G11C17/16GK1822231SQ20061005925
公開日2006年8月23日 申請日期2006年2月5日 優(yōu)先權(quán)日2005年2月4日
發(fā)明者金泰成, 金奎泓 申請人:三星電子株式會社