專利名稱：高線性度cmos模擬開關的制作方法
技術領域：
本發明屬于集成電路技術領域，具體涉及一種高線性度CMOS模擬開關。
背景技術：
在當今混合信號集成電路設計領域中，開關電容電路正扮演著極其重要的角色。過去，電路中往往會使用電阻，但在CMOS工藝里很難精確控制電阻阻值，因此電路的精度很難提高。相比之下，實現精確的電容則較為容易，因此開關電容電路可以獲得更高的精度。此外，開關電容電路利用了電荷存儲原理，故具有更大的動態范圍和更好的溫度特性。憑借其自身的諸多優點，開關電容電路已被廣泛的應用于音頻調制、無線收發機的基帶信號處理等系統中。就具體電路而言，主要為模/數、數/模轉換器和各種濾波器。
但隨著集成電路的發展，對電路精度的要求與日俱增，以往簡單的開關電容電路已經不能再滿足要求。其主要的瓶頸之一就是開關的非線性，即開關導通電阻的不穩定制約著整個電路的線性度。對于圖1所示的開關模型，當時鐘Ck為高電平(電源電壓Vdd)時，可推導出開關1的導通電阻如下RON=1μnCoxWL(Vdd-Vin-VTHN)]]>其中，RON為開關導通電阻，μn為電子遷移率，Cox為單位面積的柵氧化層電容，W/V為MOS管的寬長比。由此可見，影響線性度的一個主要問題是MOS管柵-源電壓(Vdd-Vin)和閾值電壓VTHN的變化引起導通電阻的變化。解決此問題的一個比較有效的方法就是利用柵壓自舉技術，如圖2所示，把采樣開關19的柵電壓提高到(Vdd+Vin)，從而消除了柵-源電壓隨輸入信號Vin而變化引起的非線性(見下式)。
RON=1μnCoxWL(Vdd+Vin-Vin-VTHN)=1μnCoxWL(Vdd-VTHN)]]>這種方法已經成熟應用于高精度電路的設計中，如Andrew M.Abo and Paul R.Gray，“A 1.5-V，10-bit，14.3-MS/s CMOS Pipeline Analog-to-Digital Converter，”IEEEJ.Solid-State Circuits，vol.34，NO.5，pp.599-606，May 1999。然而它卻沒有考慮閾值電壓隨輸入信號的變化，當精度要求進一步提高時，這個問題將會非常嚴重。因此，如何進一步提高開關的線性度，已成為一個亟待解決的問題。
發明內容
本發明的目的在于提出了一種高線性度CMOS模擬開關結構，以克服現有模擬開關失真較大的不足，滿足當今高精度電路對模擬開關的嚴格要求。
本發明提出的高線性度CMOS模擬開關，由3個分壓電阻、1個運算放大器、1個復制采樣開關、1個采樣開關、1個升壓電路經電路連接組成。由運算放大器和復制采樣開關形成負反饋電路，為復制采樣開關復制出與采樣開關相同的閾值電壓。將復制采樣開關的柵電壓經過升壓電路后，作為采樣開關的控制信號，以消除采樣開關導通電阻隨輸入信號和閾值電壓的變化，從而大大提高了采樣開關的線性度。具體電路結構見圖3所示。其中分壓電阻20和21形成從輸入信號端到地之間的分壓，分壓輸出連接到運算放大器29的正輸入端。復制采樣管30的漏端連接到輸入信號端，柵端連接到運算放大器29的輸出端，源端連接到運算放大器(29)的負輸入端。分壓電阻22的一端連接到復制采樣開關30的源端，另一端連接到地。電壓提升電路為常規電路，由時鐘Φs控制的開關23、27，反向時鐘Φp控制的開關24、26、28，電容25經電路連接組成，其具體的電路結構見圖4所示。圖4中的Vin連接到運算放大器29的輸出端，Vg連接到采樣開關31的柵端。采樣開關31的漏端連接到輸入信號端，柵端連接到電壓提升電路的輸出端，源端連接到采樣輸出端。其中電阻21和22具有相同的阻值，且大于電阻20的阻值。其中升壓電路利用兩相時鐘Φs和Φp控制。其中復制采樣開關30應該和采樣開關31具有相同的尺寸。下面將具體說明其工作原理。
由于電阻20小于電阻21和22，所以在節點33的分壓電平基本等于輸入信號Vin。又由于運算放大器29和NMOS管30形成負反饋，節點34和節點33的電平相等，因此節點34的電平也基本等于輸入信號Vin。那么復制采樣開關30的漏-源電壓將非常小，管子工作在深線性區，這與采樣開關31的工作狀態是一致的。通過調節電阻20、21、22的阻值，可以讓復制采樣開關30和采樣開關31的漏-源電壓基本相等。由于它們的漏端都接著Vin，因此它們的源端電位相等，即擁有相同的源一體偏襯電壓VSB。由下面列出的MOS管閾值電壓表達式可知，開關管30和開關管31擁有基本相等的閾值電壓。
VTHN=VTH0+γsub[2|Φf|+VSB-2|Φf|]]]>其中，VTHN為本征閾值電壓，γsub為體效應系數，Φf為表面勢，VSB為源體電勢差。
由于節點33和節點34電平等于Vin，且電阻21和22相等，所以晶體管30的導通電阻等于電阻20。那么由下面的推導可以得到節點32的電平。所以利用升壓電路，將節點32的電平提升一個固定的電壓。
RON,M30=1μnCoxWL(V32-Vin-VTHN)=R20→V32=Vin+VTHN+1μnCoxWLR20]]>VBoost后作為采樣開關31的控制信號，就可以讓采樣開關31的導通電阻表達式與Vin和VTHN都無關(見下式)，從而大大提高開關的線性度。
RON,M31=1μnCoxWL(Vin+VTHN+1μuCoxWLR20+VBoost-Vin-VTHN)=1μnCoxWL(1μnCoxWLR20+VBoost)]]>這里，RON，M30，RON，M31分別表示MOS管30和31的導通電阻，R20、R32分別表示電阻20、32的阻值，其余符號含義同前。
圖1采樣開關原理圖。
圖2傳統柵壓自舉開關電路圖。
圖3本發明提出的具有高線性度的新型CMOS模擬開關結構圖。
圖4本發明中所使用的電壓提升電路圖。
標號說明1、3、6、9、11、13、15、16、17、18、19、30、31、36、39、42、44、46、48、49、50、51為NMOS管，12、14、45、47為PMOS管，2、4、7、10、25、37、40、43為電容，5、8、38、41為反向器，20、21、22、為電阻，29為運算放大器，23、27為時鐘Φs控制的開關，24、26、28為反相時鐘Φp控制的開關，33、34、35為節點。
具體實施例方式
下面結合附圖進一步描述本發明。
在圖3中，電阻21和22具有相同的阻值，并遠大于電阻20的阻值。因此輸入信號Vin經過電阻20、21分壓后，在節點33產生一個近似等于Vin的信號作為運放29正端的輸入。運放29和復制采樣開關(采用晶體管)30組成負反饋電路，使得節點34的電平等于33點的電平，即也近似等于輸入信號Vin。因此晶體管30的漏-源電壓非常小，工作在深線性區，這與采樣開關管31的工作狀態一致。由于復制采樣開關30和采樣開關31具有相同的尺寸，通過調節電阻20、21、22的阻值，就可以讓復制采樣開關30和采樣開關管31的漏-源電壓基本相等。由于復制采樣開關30和采樣開關管31具有相同的漏電壓，那么它們的源電壓也相等，因此具有相同的體效應，從而有相同的閾值電壓VTHN(見下式)。
VTHN=VTHO+γsub[2|Φf|+VSB-2|Φf|]]]>由于節點33和節點34的電平都等于Vin，且電阻21和22相等，可得晶體管30的導通電阻RON，M30等于電阻20的阻值。由此可以推導出節點32的電平如下。最后利用升壓電路把節點32的電平提升一個固定RON,M30=1μnCoxWL(V32-Vin-VTHN)=R20→V32=Vin+VTHN+1μnCoxWLR20]]>電壓VBoost后作為采樣開關31柵端(節點35)的控制電壓，則可由下式計算出采樣開關管31的導通電阻與輸入信號和閾值電壓均無關，因此具有很高的線性度。
RON,M31=1μnCoxWL(Vin+VTHN+1μuCoxWLR20+Vdd-Vin-VTHN)=1μnCoxWL(1μnCoxWLR20+Vdd)]]>其中由元件23～28組成的升壓電路，具體采用了圖4中的結構，為常規電路，將圖4中的Vin節點連接到圖3中的32節點，將圖4中的Vg節點連接到圖3中的35節點，就可以形成一個VBoost＝Vdd的升壓電路。
權利要求
1.一種高線性度CMOS模擬開關，其特征在于由分壓電阻(20、21、22)、電壓提升電路、運算放大器(29)、復制采樣開關(30)和采樣開關(31)經電路連構成，其中分壓電阻(20、21)形成從輸入信號端到地之間的分壓，分壓輸出連接到運算放大器(29)的正輸入端；復制采樣管(30)的漏端連接到輸入信號端，柵端連接到運算放大器(29)的輸出端，源端連接到運算放大器(29)的負輸入端，分壓電阻(22)的一端連接到復制采樣開關(30)的源端，另一端連接到地；電壓提升電路為常規電路，由時鐘Φs控制的開關(23、27)，反向時鐘Φp控制的開關(24、26、28)和電容(25)經電路連接組成，其Vin連接到運算放大器(29)的輸出端，Vg連接到采樣開關(31)的柵端；采樣開關(31)的漏端連接到輸入信號端，柵端連接到電壓提升電路的輸出端，源端連接到采用輸出端。
2.根據權利要求1所述的高線性度CMOS模擬開關，其特征在于電阻(21、22)具有相同的阻值，且大于電阻(20)的阻值。
3.根據權利要求1所述的高線性度CMOS模擬開關，其特征在于復制采樣開關(30)和采樣開關(31)具有相同的尺寸。
全文摘要
本發明屬于集成電路技術領域，具體為一種具有高線性度的新型模擬開關。它由3個分壓電阻、1個運算放大器、1個復制采樣開關、1個采樣開關、1個升壓電路組成。由運算放大器和復制采樣開關形成負反饋電路，為復制采樣開關復制出與采樣開關相同的閾值電壓。將復制采樣開關的柵電壓經過升壓電路后，作為采樣開關的控制信號，以消除采樣開關導通電阻隨輸入信號和閾值電壓的變化，從而大大提高了采樣開關的線性度。
文檔編號G11C27/02GK1901371SQ200610029168
公開日2007年1月24日 申請日期2006年7月20日 優先權日2006年7月20日
發明者彭云峰, 嚴偉, 周鋒 申請人:復旦大學