專利名稱：為存儲器內(nèi)建自測試提供靈活模塊冗余分配的方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路芯片測試，更具體地說，涉及用于冗余SRAM的存儲器內(nèi)建自測試的靈活模塊冗余分配邏輯。
背景技術(shù)：
為了借助陣列內(nèi)建自測試(ABIST)測試隨機存取存儲器(RAM)宏模塊(macro)，例如具有用于消除故障的冗余元件的靜態(tài)隨機存取存儲器(SRAM)宏模塊，來自所述陣列的數(shù)據(jù)通常被與自測試ABIST功能產(chǎn)生的預(yù)期數(shù)據(jù)比較。為此，ABIST電路被用于地址和數(shù)據(jù)的向量生成，隨后的比較電路被用于提供與存儲器陣列或者測試中的器件的每個數(shù)據(jù)輸出對應(yīng)的比特式故障向量(bit wise fail vector)。這種附加電路或者被嵌入SRAM中，或者設(shè)置在周圍的邏輯電路中。
所述故障向量，或者確定發(fā)生了故障的情形隨后被處理，以確定利用測試中的存儲器陣列的冗余元件/電路是否能夠修復(fù)所述故障。建立用于消除故障的冗余元件配置的這種處理通常由測試中的組件的各種測試儀器設(shè)備和外圍的計算機軟件分析“在片外”操作，如2003年7月15日頒發(fā)的美國專利No.6594788，“Method of Analyzing a Relief of FailureCell in Memory and Memory Testing Apparatus Having a Failure ReliefAnalyzer Using the Method”；和1998年8月4日頒發(fā)的美國專利No.5790559，“Semiconductor Memory Testing Apparatus”中所述。
類似地，包含大型記憶體儲存器(例如，儲存器等于目標(biāo)存儲器陣列)的設(shè)備可被用于利用冗余電路支持存儲器集成電路(IC)測試，如1994年8月9日頒發(fā)的美國專利No.5337318，“Memory IC Testing ApparatusWith Redundancy Circuit”中所述，該專利描述一種處理和確定目標(biāo)存儲器陣列的可修性的設(shè)備。
通常根據(jù)存儲器陣列宏模塊的總體大小，尋址配置和提供的數(shù)據(jù)輸出的數(shù)目，可按照多種配置提供存儲器陣列冗余元件。存儲器陣列可被看作三維的二進制存儲元件考慮行維和列維來描述存儲單元的陣列，該存儲單元陣列可被復(fù)制，從而提供多個數(shù)據(jù)輸入/輸出位，每個數(shù)據(jù)輸入/輸出位由存儲單元的二維陣列構(gòu)成。這里為了出于背景目的對類別進行概括，DRAM宏模塊(歸因于大量的存儲器位)通常將包含多列字可尋址冗余元件。即，既提供備用的多行存儲單元又提供備用的多列存儲單元，以便消除制造缺陷，它們均橫越存儲器陣列的全部數(shù)據(jù)輸入/輸出插針。SRAM宏模塊通?？傮w尺寸較小，并且由于需要更大的存儲單元，因此通常被設(shè)置較少的備用元件，盡管這些元件可被設(shè)置成列可尋址和行可尋址元件。事實上，由于高速SRAM宏模塊的列可尋址元件通常較少，因此就存儲器陣列單元的總數(shù)來說，列可尋址備用或冗余元件變得昂貴。于是，通過提供備用數(shù)據(jù)輸入/輸出或者單元的數(shù)據(jù)位組的一部分，能夠提供列備用元件的第二方案，如2004年3月31日提交的專利申請序列號No.10/814719，“Skip Over Redundancy Decode with Very LowOverhead”中公開的那樣，該專利申請在此整體引為參考。更一般的情況是減少修復(fù)動作的數(shù)目，或者把冗余元件只局限于單維的行可尋址或列可尋址元件。
在1999年1日12日頒發(fā)的美國專利No.5859804，“Method andApparatus for Real Time Two Dimensional Redundancy Allocation”中描述了對二維冗余分配的支持，該專利公開一種置于單一半導(dǎo)體芯片上的陣列內(nèi)建自測試(ABIST)系統(tǒng)。該芯片提供一種具有多個列線和多個行線的存儲器陣列，和至少一個冗余列線及至少一個冗余行線，同時存儲單元在線的交點與線耦接。該專利從而描述一種在形成于半導(dǎo)體芯片上的陣列內(nèi)建自測試(ABIST)環(huán)境中提供的方法和設(shè)備，所述半導(dǎo)體芯片具有按照行列排列的存儲單元的陣列和列冗余線及行冗余線，所述方法包括沿著各列測試所述陣列，從而在每列中識別指定數(shù)目的缺陷存儲單元，把具有指定數(shù)目的缺陷存儲單元的列地址保存在第一寄存器中，進一步沿著各列或各行測試所述陣列，識別任何另外的缺陷存儲單元，同時掩蔽具有保存的列地址的存儲單元，并把具有缺陷存儲單元的行地址保存到第二寄存器中，直到所有第二寄存器保存行地址為止，在所有第二寄存器保存行地址之后，繼續(xù)測試所述陣列，同時掩蔽具有保存的列地址或行地址的存儲單元，并把任何剩余的另外的缺陷存儲單元的列地址保存在第一寄存器中的任何未用寄存器中。
于是，需要一種減少建立具有冗余元件的存儲器陣列的可修復(fù)配置的邏輯和過程的復(fù)雜性，從而減少所需的測試時間和成本的途徑。另外需要一種降低測試比較和處理的電路開銷的途徑，所述測試比較和處理確定用于消除具有冗余電路的存儲器陣列的故障的冗余元件配置。
發(fā)明內(nèi)容
通過提供一種為冗余隨機存取存儲器的存儲器內(nèi)建自測試提供靈活的模塊冗余分配的方法和設(shè)備，克服了現(xiàn)有技術(shù)的缺點，并且提供了另外的優(yōu)點。所述設(shè)備包括第一冗余支持寄存器，所述第一冗余支持寄存器包括接收測試中的存儲器中的單元的地址和與必須修復(fù)(must fix)修理元件相關(guān)的數(shù)據(jù)的輸入端。所述地址包括所述單元的行向量和列向量。第一冗余支持寄存器還包括傳送所述地址和數(shù)據(jù)的輸出端。所述設(shè)備還包括第二冗余支持寄存器，所述第二冗余支持寄存器包括從第一冗余支持寄存器的輸出端接收所述地址和數(shù)據(jù)的輸入端。第二冗余支持寄存器的每個輸入端與第一冗余支持寄存器的每個輸出端一一對應(yīng)。所述設(shè)備還包括提供第一冗余支持寄存器和第二冗余支持寄存器的模塊化實現(xiàn)的分配邏輯裝置。
這里還公開和主張與上面概述的設(shè)備對應(yīng)的方法。
通過本發(fā)明的技術(shù)，實現(xiàn)其它特征和優(yōu)點。這里詳細(xì)說明了本發(fā)明的其它實施例和方面，所述其它實施例和方面被看作要求保護的本發(fā)明的一部分。為了在優(yōu)點和特征方面更好地理解本發(fā)明，參見下面的說明和附圖。
當(dāng)說明書完結(jié)時，在權(quán)利要求中特別指出并且明確主張被認(rèn)為是本發(fā)明的主題。結(jié)合附圖，根據(jù)下面的詳細(xì)說明，本發(fā)明的前述及其它目的，特征和優(yōu)點是明顯的，其中圖1圖解說明現(xiàn)有技術(shù)中，由存儲器陣列測試系統(tǒng)支持元件表現(xiàn)的典型ABIST實現(xiàn)及所述支持元件的配置；圖2圖解說明現(xiàn)有技術(shù)中的ABIST元件配置的另一種變化，它包括用于支持二維存儲器陣列冗余分配的元件；圖3圖解說明例證實施例中的包括冗余支持寄存器設(shè)備的ABIST元件配置；圖4圖解說明例證實施例中的冗余支持寄存器模塊的分組及其元件；圖5是描述例證實施例中實現(xiàn)冗余支持寄存器設(shè)備的過程的流程圖；圖6圖解說明例證實施例中設(shè)備采用的冗余支持寄存器邏輯裝置。
詳細(xì)說明將參考附圖，舉例說明本發(fā)明的優(yōu)選實施例，以及優(yōu)點和特征。
具體實施例方式
本發(fā)明的設(shè)備集成冗余分配寄存器和相關(guān)的比較邏輯裝置(這里也稱為冗余支持寄存器模塊)，所述比較邏輯裝置被用作從測試中的存儲器陣列捕捉故障的基本元件或模塊。根據(jù)例證實施例，就最終可能需要的修復(fù)的類型(例如行或列)來說，冗余支持寄存器最初是非特定的，并且對于存儲器陣列中，故障區(qū)域包含在可能的備用行元件和備用的列元件的交點內(nèi)的缺陷情況來說，只保存交點的地址就足夠了。
冗余分配寄存器還包含標(biāo)志位和用于比較其內(nèi)容與來自存儲器陣列的后續(xù)故障的地址，從而查明故障的唯一性和/或相合性(congruency)的比較邏輯。確定唯一性將導(dǎo)致對于該故障后續(xù)的冗余分配模塊被裝入。非唯一故障指的是整個包含在保存的元件地址的交點內(nèi)的當(dāng)前故障。相合性確定后續(xù)故障是否被包含在和初始的或在前的故障相同的列或行中?？隙ǖ南嗪闲源_定導(dǎo)致恰當(dāng)標(biāo)志的設(shè)置(例如必須修復(fù)行或必須修復(fù)列)。這些模塊隨后被堆疊，從而累積測試中的存儲器陣列的多個故障區(qū)，而不需要任何預(yù)先篩選或多維計數(shù)器來累積故障。
當(dāng)與用于地址和數(shù)據(jù)的測試向量生成的傳統(tǒng)自測試引擎(例如ABIST)，和用于提供與存儲器陣列(或者測試中的器件)的每個數(shù)據(jù)輸出對應(yīng)的比特式故障向量的后續(xù)比較電路結(jié)合時，本發(fā)明的設(shè)備提供一種用于測試具有用于消除故障的冗余電路的存儲器陣列的內(nèi)建片上原位(insitu)高速測試系統(tǒng)。
圖1表示由存儲器陣列測試系統(tǒng)支持元件表現(xiàn)的典型ABIST實現(xiàn)及它們的配置。根據(jù)測試中的存儲器陣列102的結(jié)構(gòu)內(nèi)的行尋址和列尋址，這里描述的冗余分配支持是(但不限于)二維的?？纱嬖谟扇哂嘀С旨拇嫫?06支持的多個冗余行和列元件。自測試引擎104提供確定性的陣列測試模式(pattern)107。比較功能塊(function)108把預(yù)定的數(shù)據(jù)向量110和存儲器陣列輸出112作為其輸入。它提供總的通過/失敗結(jié)果信號114，所述結(jié)果信號114與來自測試引擎104的選通控制116一起被用于控制冗余支持寄存器106建立實時冗余分配。
圖2表示了ABIST元件配置的另一種變化，支持元件被再次用于(但不限于)支持二維存儲器陣列冗余分配。這里的例外在于在存儲器陣列結(jié)構(gòu)202內(nèi)可存在多行，這里將被稱為列組元件。這些列組元件不被存儲器陣列列尋址獨自選擇，而是整個或者部分地與數(shù)據(jù)輸入/輸出元件相符。
在圖2中所示的配置中，冗余/可修復(fù)元件維之一對應(yīng)于整個或部分的陣列輸入/輸出(I/O)。比較元件204不再把測試結(jié)果壓縮成單一的通過/失敗信號114，而是向每個存儲器陣列數(shù)據(jù)輸出212提供單獨的結(jié)果信號214。檢測/編碼電路元件206從而被用于首先通過用信號通知有且僅有一個可修復(fù)元件發(fā)生故障，隨后提供將由二維冗余支持寄存器208處理的編碼表示210或者“有效”地址，確定存儲器陣列故障可修性。再一次，冗余元件分配寄存器208并不需要全部的存儲器陣列尋址位，相反只需要那些足以唯一地描述/尋址冗余元件調(diào)用的那些存儲器陣列尋址位。
根據(jù)例證實施例，圖3中表示了包括冗余支持寄存器設(shè)備的ABIST元件配置。這里將關(guān)于現(xiàn)有的ABIST實現(xiàn)，例如在下面提及的并在此整體引為參考的專利中描述的那些ABIST實現(xiàn)，說明本發(fā)明的優(yōu)選實施例，所述專利包括美國專利No.5633877(Huott)，題為“Programmable Built-InSelf-Test Controller for Arrays”，1999年10月5日頒發(fā)的美國專利No.5961653(Kalter等)，題為“Processor based BIST for an EmbeddedMemory”，和1996年7月9日頒發(fā)的美國專利No.5535164(Adams)，題為“BIST Tester for Multiple Memories”，并且將進一步將此引用為ABIST測試引擎，其中Kalter等描述具有嵌入邏輯中的DRAM的集成芯片由面向原位處理器的BIST宏模塊測試。BIST具備兩個ROM，一個用于保存測試指令，另一個(它是可掃描的)為保存在第一個ROM中的測試指令提供排序，以及分支和循環(huán)能力。另外，BIST宏模塊具有監(jiān)視DRAM內(nèi)的故障，并且替換發(fā)生故障的字和/或數(shù)據(jù)線的冗余分配邏輯裝置部分。通過以0.5mb的增量把DRAM堆疊到最大4.0mb，或者以10.0的增量把DRAM堆疊到最大8mb，所有一切都由BIST宏模塊控制和測試，可以實現(xiàn)具有高級粒度的定制芯片設(shè)計，并且可使之適合較大ASIC內(nèi)的具體應(yīng)用的要求。
ABIST比較功能塊308可被用于實現(xiàn)存儲器陣列宏模塊302的數(shù)據(jù)輸出buss 312(例如數(shù)據(jù)輸出0:N)和來自ABIST測試引擎304的預(yù)期數(shù)據(jù)buss 310(例如0:N)的N位比較。如果逐個周期地發(fā)生了任何誤比較，那么總的ABIST錯誤檢測隨后可被實現(xiàn)成N-way邏輯‘OR’確定。錯誤信號或者誤比較也被稱為“rtfail”或者實時故障信號。對于具有二維冗余的存儲器陣列應(yīng)用，一維關(guān)于行尋址，第二維關(guān)于跨越存儲器陣列的一個或全部數(shù)據(jù)位的列尋址，從而該比較結(jié)果buss 306或者總的錯誤檢查提供故障和位置的充分確定，以便把結(jié)果傳播給冗余支持寄存器設(shè)備314。
對于具有二維冗余的存儲器陣列應(yīng)用，一維關(guān)于行尋址，第二維關(guān)于列尋址和/或全部或部分的存儲器數(shù)據(jù)輸出(這里稱為列組)，從而，比較結(jié)果buss 306和總的錯誤檢查需要和圖2中所述的類似的額外處理，以便提供故障和位置的充分確定，從而把結(jié)果傳播給冗余支持寄存器設(shè)備314。這種額外處理可采取檢測一個或多個存儲器數(shù)據(jù)輸出是否發(fā)生故障，并把發(fā)生故障的數(shù)據(jù)輸出位編碼成故障數(shù)據(jù)輸出的簡化型二進制地址表示的形式。如果同時發(fā)生故障的數(shù)據(jù)輸出的數(shù)目超過了在存儲器陣列302內(nèi)設(shè)置的列組可修復(fù)或冗余元件的數(shù)目，那么斷言一個附加信號316，這里該信號被稱為多位或‘必須修復(fù)行’信號。
現(xiàn)在參見圖4，說明包含冗余支持寄存器模塊的分組的冗余支持寄存器設(shè)備400，所述冗余支持寄存器模塊包括接口連接。如圖4中所示，冗余支持寄存器設(shè)備包含模塊M1-Mx，X指的是設(shè)置在存儲器陣列內(nèi)的冗余元件的數(shù)目，不過它并不局限于該數(shù)目(例如，另外的模塊可被用于數(shù)據(jù)收集和半導(dǎo)體存儲器陣列產(chǎn)量(yield)管理和診斷等)。
至此，已詳細(xì)說明下述信息可用作給冗余支持寄存器的冗余分配邏輯裝置的輸入總的故障信號或‘實時故障’信號，多位或‘必須修復(fù)行’信號(如果需要的話)，來自ABIST測試引擎的陣列結(jié)構(gòu)內(nèi)的測試中單元的流水線式(pipelined)地址，和來自ABIST比較功能塊的故障數(shù)據(jù)輸出的‘編碼’地址。要明白引用的流水線式地址信號buss由行尋址信號向量(這里定義為0:R)和列尋址信號向量(0:C)構(gòu)成。行和列地址向量方面的這種差別將被用在冗余分配邏輯裝置內(nèi)的獨立比較結(jié)構(gòu)中。
類似地，第一個冗余支持寄存器模塊M1的冗余分配邏輯裝置的輸出是這樣的，使得與輸入存在一一對應(yīng)關(guān)系故障信號或‘實時故障’信號，多位或‘必須修復(fù)行’信號，測試中的單元的地址，和來自ABIST比較功能塊的故障數(shù)據(jù)輸出的‘編碼’地址。于是，將示出這里在例證實施例中提出的冗余分配邏輯裝置被實現(xiàn)成模塊冗余支持寄存器，因而能夠被如此堆疊，或者鏈接在一起，從而形成和存儲器陣列冗余元件所要求的一樣深的多個配置，或者可被補充，從而提供和測試中的存儲器陣列的故障消除有關(guān)的附加診斷信息。冗余支持寄存器的這種模塊配置還為模塊中間的流水線寄存器的很高性能創(chuàng)造了條件，并且降低了與現(xiàn)有解決方案相關(guān)的二維冗余分配邏輯裝置的整體復(fù)雜性。
冗余支持模塊被構(gòu)造成提供測試中的存儲器陣列單元(location)的完整地址，故障數(shù)據(jù)位的編碼地址表示，把寄存器項(entry)標(biāo)記成已使用的裝入或啟用位，寄存器內(nèi)的兩個附加的標(biāo)志位的存儲，所述寄存器內(nèi)的兩個附加的標(biāo)志位提供關(guān)于存儲器陣列內(nèi)所需的故障消除的性質(zhì)的“必須修復(fù)”信息，即，或者需要必須修復(fù)列元件修理，或者需要必須修復(fù)行元素修理。如果在測試過程中這兩個標(biāo)志位都未被設(shè)置，并且模塊裝有和存儲器陣列內(nèi)需要消除的故障相關(guān)的地址項，那么為存儲器陣列的總的冗余修理解決方案的未來計算保持靈活性，或者維修復(fù)(dimensional repair)可被調(diào)用，從而獲得故障消除，而不存在來自該設(shè)備的限制存儲器陣列內(nèi)的后續(xù)故障消除的在先分配。
為了檢查冗余支持寄存器(或模塊)及其相關(guān)的冗余分配邏輯裝置的操作，在圖5的流程圖中給出和說明了包含幾個模塊的一個實施例或?qū)崿F(xiàn)的操作的概述。冗余分配邏輯裝置允許來自存儲器陣列的ABIST測試的出現(xiàn)(incoming)的故障在提出的功能塊的第一模塊或寄存器(例如M1)中被完全捕捉。ABIST測試期間的任何后續(xù)故障(不論是起因于缺陷單元的反復(fù)存取期間的相同故障，還是來自在測試序列的過程期間被激活的其它缺陷存儲器陣列單元)隨后被提供給該第一冗余支持寄存器，以便與其內(nèi)容比較。比較該后續(xù)或新故障與第一個保存的故障，從而確定它是否被包含在行可修復(fù)元件內(nèi)(冗余元件并不限于單行，而是可跨越多行)。另外還進行比較以確定出現(xiàn)的故障是否被就列可修復(fù)元件而論的第一故障包含或者與所述第一故障相似(冗余列元件并不局限于單列，而是可跨越多列)。
現(xiàn)在參見圖5，說明在例證實施例中實現(xiàn)冗余支持寄存器模塊的過程。在步驟502，測試引擎304開始測試序列。測試的結(jié)果被比較，以便確定是否發(fā)生了故障。如果在步驟504發(fā)生了故障，那么在步驟506，故障數(shù)據(jù)被捕捉到第一個冗余支持寄存器模塊M1中，過程繼續(xù)進行，從而進行另外的測試。如果未發(fā)生故障，那么測試?yán)^續(xù)進行。當(dāng)在步驟504檢測到第二個故障時，在步驟506把第二個故障提供給第一個冗余支持寄存器模塊M1。在步驟508比較這兩個故障。
假定這些比較的結(jié)果是肯定的，即出現(xiàn)的故障包含在冗余行元件和冗余列元件的交點的范圍內(nèi)，那么保存的值足以消除存儲器陣列的故障，不采取任何進一步的動作，即在步驟510，沒有任何另外的冗余支持寄存器被裝載。
假定行地址比較的結(jié)果是肯定的，但是列地址(列和/或數(shù)據(jù)輸出)的比較結(jié)果是否定的，這指示出現(xiàn)的故障沿著相同的行可修復(fù)元件，但是跨越多個列可修復(fù)元件。一般情況下，本優(yōu)選實施例會規(guī)定在步驟512啟用冗余分配邏輯裝置的故障輸出，在步驟514引導(dǎo)新的出現(xiàn)的故障被裝入第二個冗余支持寄存器。這足以允許以單行元件替換，或者多列元件替換為基礎(chǔ)的用于存儲器陣列內(nèi)故障消除的冗余解決方案計算糾正存儲器陣列內(nèi)的缺陷情況。在存儲器陣列內(nèi)只設(shè)置單列可修復(fù)元件的特定情況下，行元件缺陷匹配情況足以在步驟518設(shè)置上面提及的‘必須修復(fù)’行標(biāo)志位，在步驟519產(chǎn)生用于消除故障的存儲器陣列的強制冗余行修復(fù)元件替換。在出現(xiàn)的故障還具有一個多位信號或多位wordfail(信號316的情況下，斷言(assert)高電平，指示同時發(fā)生故障的數(shù)據(jù)輸出的數(shù)目超過了設(shè)置的列組可修復(fù)或冗余元件的數(shù)目，隨后在冗余支持寄存器模塊的初始裝載時，設(shè)置“必須修復(fù)”行標(biāo)志位。當(dāng)出現(xiàn)的故障同樣具有斷言的信號316，并且與已被裝載的寄存器的行地址比較的結(jié)果是肯定的時，那么已被裝載的寄存器的“必須修復(fù)”行標(biāo)志位被設(shè)置，對于該故障，任何另外的冗余支持寄存器不被裝載。
假定列地址比較的結(jié)果是肯定的，但是行地址比較的結(jié)果是否定的，那么出現(xiàn)的故障沿著相同的列可修復(fù)元件，但是跨越多個行可修復(fù)元件。這種情況下，本優(yōu)選實施例會規(guī)定在步驟520啟用“必須修復(fù)”列標(biāo)志位，指示對于存儲器陣列的故障消除來說，需要一個列修復(fù)元件。并不局限于此，本實施例會改為啟用冗余分配邏輯裝置的故障輸出，引導(dǎo)該新的出現(xiàn)的故障被裝入第二個冗余支持寄存器中。這足以允許以多行元件替換，或者單列元件替換為基礎(chǔ)的用于存儲器陣列內(nèi)故障消除的冗余解決方案計算在步驟522糾正存儲器陣列內(nèi)的缺陷情況。在存儲器陣列內(nèi)只設(shè)置單行可修復(fù)元件的特殊情況下，列元件缺陷匹配情況足以設(shè)置上面提及的‘必須修復(fù)’列標(biāo)志位，在步驟524產(chǎn)生用于消除故障的存儲器陣列的強制冗余列修復(fù)元件替換。
假定行地址比較和列地址(列和/或數(shù)據(jù)輸出)比較的結(jié)果都是否定的，那么出現(xiàn)的故障與保存的故障完全分離。這種情況下，本優(yōu)選實施例規(guī)定在步驟526啟用冗余分配邏輯裝置的故障輸出，在步驟528引導(dǎo)新的出現(xiàn)的故障被裝入第二個(或者隨后的)冗余支持寄存器中。
如同關(guān)于最初提出的冗余支持寄存器模塊，以及相關(guān)的冗余分配邏輯裝置的操作說明的一樣，后續(xù)的寄存器被鏈接在一起，形成按照相同方式操作的冗余分配模塊的完整系統(tǒng)，如圖4中所示。按照相似的方式一致地處理在存儲器陣列結(jié)構(gòu)的ABIST測試期間遇到的任何故障。第一個故障總是被裝載到第一個寄存器中。所有后續(xù)故障被處理并與該第一寄存器項比較。與第一寄存器項分離的任何故障隨后被傳送給第二寄存器項。與第二寄存器項分離的所有故障隨后被傳送給第三寄存器項。通過各個寄存器項順次處理所有故障，提供需要故障消除的所有存儲器陣列缺陷的全面增加。于是，圖5中描述的過程代表冗余分配模塊內(nèi)的活動，并對每個模塊被重復(fù)或者重新進入，如圖4中所示，直到模塊Mx為止(400)。
在例證實施例中，通過利用例如保存的故障buss或者如同這里所述，把寄存器的LSSD掃描用于片上或片外設(shè)施，冗余支持模塊中的故障單元的存儲可用于經(jīng)由寄存器的直接讀取的檢索。從而通過首先使用“必須修復(fù)”元件修理，隨后把剩余元件的直接分配用于在存儲器陣列內(nèi)找到的剩余故障，易于計算存儲器陣列的故障消除的冗余元件解決方案。
現(xiàn)在參見圖6，圖6表示了提出的冗余支持寄存器模塊的一個優(yōu)選具體實現(xiàn)，包括用于捕捉存儲器陣列內(nèi)要求消除的故障的寄存器存儲元件，和提供“必須修復(fù)”行和列標(biāo)志的確定和存儲，以及作為分配的一部分的后續(xù)冗余支持寄存器的啟動的冗余分配邏輯裝置。所提供的細(xì)節(jié)表明(但是并不限于)為必須修復(fù)行或列冗余元件提供專用標(biāo)志，即寄存器模塊內(nèi)的必須修復(fù)行標(biāo)志集的邏輯配置把列標(biāo)志排除在設(shè)置之外，反之亦然。如果在存儲器陣列內(nèi)遇到的其它故障證明行和列元件必須修復(fù)修理的存儲是正確的，那么將使用另外的冗余支持模塊。另外如果遇到存儲器陣列內(nèi)的這種故障，那么最好(但是并不要求)提供模塊內(nèi)的冗余分配邏輯的邏輯配置，所述邏輯配置允許既設(shè)置行必須修復(fù)標(biāo)志，又設(shè)置列必須修復(fù)標(biāo)志，從而更有效地把存儲器陣列故障消除的必需信息保存在一個冗余支持寄存器模塊內(nèi)。
可用軟件、固件、硬件或者它們的某一組合實現(xiàn)本發(fā)明的功能。
作為一個例子，本發(fā)明的一個或多個方面可被包括在具有例如計算機可用介質(zhì)的制造產(chǎn)品(例如一個或多個計算機程序產(chǎn)品)中。所述介質(zhì)中包含例如提供并便于實現(xiàn)本發(fā)明的功能的計算機可讀程序代碼單元。所述制造產(chǎn)品可被包括為計算機系統(tǒng)的一部分或者單獨銷售。
另外，能夠提供至少一個機器可讀的程序存儲裝置，所述程序存儲裝置有形地包含可由機器執(zhí)行，從而實現(xiàn)本發(fā)明的功能的指令的至少一個程序。
這里描述的流程圖只是例子。在不脫離本發(fā)明的精神的情況下，可對這里描述的這些圖或步驟(或操作)做出許多改變。例如，可按照不同的順序執(zhí)行這些步驟，或者可以增加、刪除或修改步驟。所有這些變化都被認(rèn)為是要求保護的發(fā)明的一部分。
雖然說明了本發(fā)明的優(yōu)選實施例，但是本領(lǐng)域的技術(shù)人員會明白現(xiàn)在和未來都可做出落入下述權(quán)利要求的范圍內(nèi)的各種改進和提高。這些權(quán)利要求應(yīng)被解釋成維持最初描述的本發(fā)明的適當(dāng)保護。
權(quán)利要求
1.一種為冗余隨機存取存儲器的存儲器內(nèi)建自測試提供靈活的模塊冗余分配的設(shè)備，所述設(shè)備包括第一冗余支持寄存器，所述第一冗余支持寄存器包括接收測試中的存儲器中的單元的地址和與必須修復(fù)修理元件相關(guān)的數(shù)據(jù)的輸入端，所述地址包括所述單元的行向量和列向量；和傳送所述地址和數(shù)據(jù)的輸出端；和第二冗余支持寄存器，所述第二冗余支持寄存器包括從第一冗余支持寄存器的輸出端接收所述地址和數(shù)據(jù)的輸入端，第二冗余支持寄存器的每個輸入端與第一冗余支持寄存器的每個輸出端一一對應(yīng)；和提供第一冗余支持寄存器和第二冗余支持寄存器的模塊化實現(xiàn)的分配邏輯裝置。
2.按照權(quán)利要求1所述的設(shè)備，其中與必須修復(fù)修理元件相關(guān)的數(shù)據(jù)包括實時故障信號和下述至少之一必須修復(fù)行標(biāo)志；和必須修復(fù)列標(biāo)志。
3.按照權(quán)利要求2所述的設(shè)備，其中設(shè)置必須修復(fù)行標(biāo)志指示要求行元件修復(fù)。
4.按照權(quán)利要求2所述的設(shè)備，其中設(shè)置必須修復(fù)列標(biāo)志指示要求列元件修復(fù)。
5.按照權(quán)利要求2所述的設(shè)備，其中如果在測試過程中，必須修復(fù)行標(biāo)志和必須修復(fù)列標(biāo)志都未被設(shè)置，并且第一冗余支持寄存器或第二冗余支持寄存器裝有與在要求消除故障的存儲器內(nèi)發(fā)生的故障相關(guān)的地址項，那么調(diào)用存儲器的總的冗余修復(fù)解決方案的計算，而不存在限制存儲器內(nèi)的后續(xù)故障消除的在先分配。
6.按照權(quán)利要求1所述的設(shè)備，其中第一冗余支持寄存器和第二冗余支持寄存器都包括用于接收由比較功能的執(zhí)行產(chǎn)生的故障數(shù)據(jù)輸出的編碼地址的輸入端。
7.按照權(quán)利要求1所述的設(shè)備，其中分配邏輯裝置包括處理行向量的第一比較結(jié)構(gòu)和處理列向量的第二比較結(jié)構(gòu)。
8.按照權(quán)利要求1所述的設(shè)備，其中分配邏輯裝置提供與測試中的存儲器的故障消除有關(guān)的診斷信息。
9.一種為冗余隨機存取存儲器的存儲器內(nèi)建自測試提供靈活的模塊冗余分配的方法，所述方法包括通過第一冗余支持寄存器的輸入端，接收測試中的存儲器中的單元的地址和與必須修復(fù)修理元件相關(guān)的數(shù)據(jù)，所述地址包括所述單元的行向量和列向量；和把所述地址和數(shù)據(jù)傳送給第二冗余支持寄存器；通過第二冗余支持寄存器的輸入端接收所述地址和數(shù)據(jù)，第二冗余支持寄存器的每個輸入端與第一冗余支持寄存器的每個輸出端一一對應(yīng)；和通過與第一冗余支持寄存器和第二冗余支持寄存器相關(guān)的分配邏輯裝置，提供第一冗余支持寄存器和第二冗余支持寄存器的模塊化實現(xiàn)。
10.按照權(quán)利要求9所述的方法，其中與必須修復(fù)修理元件相關(guān)的數(shù)據(jù)包括實時故障信號和下述至少之一必須修復(fù)行標(biāo)志；和必須修復(fù)列標(biāo)志。
11.按照權(quán)利要求10所述的方法，其中設(shè)置必須修復(fù)行標(biāo)志指示要求行元件修復(fù)。
12.按照權(quán)利要求10所述的方法，其中設(shè)置必須修復(fù)列標(biāo)志指示要求列元件修復(fù)。
13.按照權(quán)利要求10所述的方法，其中如果在測試過程中，必須修復(fù)行標(biāo)志和必須修復(fù)列標(biāo)志都未被設(shè)置，并且第一冗余支持寄存器或第二冗余支持寄存器裝有與在要求消除故障的存儲器內(nèi)發(fā)生的故障相關(guān)的地址項，那么調(diào)用存儲器的總的冗余修復(fù)解決方案的計算，而不存在限制存儲器內(nèi)的后續(xù)故障消除的在先分配。
14.按照權(quán)利要求9所述的方法，其中第一冗余支持寄存器和第二冗余支持寄存器都包括用于接收由比較功能的執(zhí)行產(chǎn)生的故障數(shù)據(jù)輸出的編碼地址的輸入端。
15.按照權(quán)利要求9所述的方法，其中分配邏輯裝置包括處理行向量的第一比較結(jié)構(gòu)和處理列向量的第二比較結(jié)構(gòu)。
16.按照權(quán)利要求9所述的方法，其中分配邏輯裝置提供與測試中的存儲器的故障消除有關(guān)的診斷信息。
全文摘要
一種為冗余隨機存取存儲器的存儲器內(nèi)建自測試提供靈活的模塊冗余分配的方法和設(shè)備。所述設(shè)備包括第一冗余支持寄存器，所述第一冗余支持寄存器包括接收測試中的存儲器中的單元的地址和與必須修復(fù)修理元件相關(guān)的數(shù)據(jù)的輸入端。所述地址包括所述單元的行向量和列向量。第一冗余支持寄存器還包括傳送所述地址和數(shù)據(jù)的輸出端。所述設(shè)備還包括第二冗余支持寄存器，所述第二冗余支持寄存器包括從第一冗余支持寄存器的輸出端接收所述地址和數(shù)據(jù)的輸入端。第二冗余支持寄存器的每個輸入端與第一冗余支持寄存器的每個輸出端一一對應(yīng)。所述設(shè)備還包括提供第一冗余支持寄存器和第二冗余支持寄存器的模塊化實現(xiàn)的分配邏輯裝置。
文檔編號G11C29/44GK1819062SQ200610006820
公開日2006年8月16日 申請日期2006年2月7日 優(yōu)先權(quán)日2005年2月8日
發(fā)明者湯姆·Y.·張, 威廉·V.·霍特, 托馬斯·J.·尼普斯, 多納德·W.·普拉斯 申請人:國際商業(yè)機器公司