專利名稱：編程、讀取及擦除存儲－二極管陣列中的存儲－二極管的方法
技術領域：
本發明系關于存儲裝置，更詳而言之，系關于結合存儲-二極管之存儲陣列。
背景技術：
通常，結合計算機和其它電子裝置之存儲裝置應用于儲存和保持其操作之信息。典型地，此種存儲裝置包含存儲單元(memory cells)之陣列，其中可存取各存儲單元以對其編程(programming)、擦除(erasing)和讀取。各存儲單元保持信息在“關(off)”狀態或在“開(on)”狀態，亦可分別表示為“0”和“1”，其在該存儲單元之讀取步驟期間可被讀取。
由于此種電子裝置的持續開發和改良，所需儲存和保持之信息量持續增加。圖1說明存儲-二極管30之存儲單元類型，其中包含符合這些需求之有利特性。該存儲-二極管30包含電極32、電極32上之超離子層(superionic layer)34、超離子層34上之主動層(active layer)36、以及主動層36上之電極38。首先，假設未編程該存儲-二極管30，為了編程該存儲-二極管30，施加負電壓至電極38，而電極32保持接地，使得在存儲-二極管30的正向從高電位(electrical potential)至低電位通過該存儲-二極管30而施加電位Vpg(“編程”電位)(見圖2，通過該存儲-二極管30而施加之存儲-二極管的電流對電位示意圖)。該電位足以造成銅離子自超離子層34被吸引至電極38而進入主動層36(A)，造成主動層36(和全部存儲-二極管30)在(順向)低電阻或導電狀態。一旦移除此電位(B)，在編程步驟期間被吸引至主動層36之銅離子保持在其中，以使主動層36(和存儲-二極管)保持在導電或低電阻狀態。
圖3說明存儲-二極管30在編程(導電)狀態中之讀取步驟。在該存儲-二極管30的正向從高電位至低電位施加電位Vr(“讀取”電位)通過存儲-二極管30。此電位足以克服該存儲-二極管30之固有二極管特性的臨界電壓(threshold voltage)Vt，但小于施加通過存儲-二極管30之用于編程(見上述)的電位Vpg。在此種情況下，該存儲-二極管30將易于導電，其表示該存儲-二極管30在其編程狀態。
為了擦除該存儲-二極管(圖4)，施加正電壓至電極38，而電極32保持接地，以在存儲-二極管30的反向從高電位至低電位施加電位Ver(“擦除”電位)通過該存儲-二極管30。該電位足以造成銅離子自主動層36被排斥至電極32而進入超離子層34，造成主動層36(和全部存儲-二極管30)為高電阻或大體非導電狀態(見圖5，說明通過存儲-二極管30的電位Ver之應用)。在從該存儲-二極管30移除此電位后，保持此狀態。
圖6說明該存儲-二極管30在擦除(大體非導電)態中之讀取步驟。在存儲-二極管30的正向從高電位至低電位再施加電位Vr通過存儲-二極管30，如上所述。由于主動層36(和存儲-二極管30)在高電阻或大體非導電狀態，該存儲-二極管30將不傳導大量電流，其表示該存儲-二極管30在其擦除態。
圖7說明結合上述種類之存儲-二極管30之存儲-二極管陣列40。如圖7所示，該存儲-二極管陣列40包含第一數個平行導體(位線)42 BL0、BL1、...BLn，以及第二數個平行導體44(字符線)WL0、WL1、...WLn，第二數個平行導體44位于第一數個導體42之上、且與之間隔、垂直、和相交。該存儲-二極管陣列40亦包含上述類型之數個存儲-二極管30。利用各存儲-二極管30在自其第一數個導體42BL至其第二數個導體44WL的正向，各存儲-二極管30連接其第一數個導體42BL和其第二數個導體44WL在這些導體之交點處。例如，如圖7所示，存儲-二極管3000連接第一數個導體42之導體BL0和第二數個導體44之導體WL0在這些導體BL0、WL0的相交處，存儲-二極管3010連接第一數個導體42之導體BL1和第二數個導體44之導體WL0在這些導體BL1、WL0的相交處等。
為了編程選擇的存儲-二極管(圖7)，例如選擇的存儲-二極管3000，施加于導體BL0之電壓V1必須為大于施加于導體WL0之電壓V2之Vpg。然而，為了避免在陣列40之任何其它存儲-二極管之不必要的干擾現象，可執行以下方法。其中，施加大于電壓V2之電壓V3于各導體WL1至WLn，而電壓V1和電壓V3間之差小于Vpg。此外，施加大于電壓V2之電壓V4于各導體BL1至BLn，而電壓V4和電壓V2間之差小于Vpg。再者，可選擇電壓V3和V4為一樣，以使在陣列40之大多數存儲-二極管(即，未連接至導體BL0或WL0之存儲-二極管)大體沒有電位施加于其中，以致可降低由此產生的漏電流。
然而，已發現編程的存儲-二極管的臨界電壓可為非常低，而導致現在將要敘述的問題。
如上所述，在編程該選擇的存儲-二極管3000期間，該選擇的存儲-二極管3000已施加通過其中的Vpg(即，V1-V2)在該存儲-二極管3000的正向。同時(圖7和圖8)，各連接至導體BL0之其它存儲-二極管3001-300n已在順向施加通過其中的(V1-V3)，其小于Vpg。然而，在連接至導體BL0之存儲-二極管之群組內之編程的存儲-二極管的情況中，其臨界電壓非常低，在其順向施加通過各該編程的存儲-二極管的電位(V1-V3)可為足以克服各個的臨界電壓Vt，以允許大量電流由此通過。同時(圖7和圖8)，各連接至導體WL0之其它存儲-二極管已施加通過其中之(V4-V2)，其小于Vpg。另一方面，在連接至導體WL0之存儲-二極管3010-30no之群組內之編程的存儲-二極管的情況中，其臨界電壓非常低，在其順向施加通過各該編程的存儲-二極管的電位(V4-V2)可為足以克服各個的臨界電壓Vt，以允許大量電流由此通過。可容易發現在編程選擇的存儲-二極管3000期間，此種方法造成嚴重的漏電流，導致該存儲-二極管陣列40之效能嚴重降低。
因此需要一種能夠克服上述問題之方法。
發明內容
概括地敘述，本發明系執行在存儲陣列的選擇的存儲-二極管之程序之方法，該存儲陣列包括第一數個平行導體、與該第一數個導體垂直和相交之第二數個平行導體、以及數個存儲-二極管，各個存儲-二極管在順向連接該第一復數導體之一導體和該第二數個導體之一導體于鄰近這些導體的相交處。該方法包括在選擇的存儲-二極管的正向從高電位至低電位提供通過該選擇的存儲-二極管的電位，預定編程選擇的存儲-二極管至導電狀態；但是上述步驟在下列情況下進行，在預定編程該選擇的存儲-二極管期間，在該陣列中之各其它存儲-二極管已在其順向提供有較其臨界電壓低的電位；在該選擇的存儲-二極管的反向從高電位至低電位提供通過該選擇的存儲-二極管之電位，預定擦除該選擇的存儲-二極管；以及但是上述步驟在下列情況下進行，在預定擦除該選擇的存儲-二極管期間，在該陣列中之各其它存儲-二極管已在其反向提供有電位，該電位較用以擦除該選擇的存儲-二極管之電位低。
利用以下詳細說明和配合圖式可更了解本發明。熟習此技藝者從以下敘述將更容易理解，利用實現本發明之最佳模式之方法敘述而簡單顯示和敘述本發明之實施例。實際上，本發明可有其它實施例以及其一些細節可作修飾和改變，所有都將不脫離本發明之范疇。因此，圖式和詳述將視為例示而不作為本發明之限制。
本發明之新穎的特征提出于申請專利范圍中。然而，本發明本身以及其較佳模式與進一步之目的和優點當配合圖式和參考例示實施例之詳細說明將會有最佳的理解，其中圖1為典型的存儲-二極管之截面圖，說明其編程；圖2為編程圖1之存儲-二極管中電流對電壓之示意圖；圖3為讀取圖1之存儲-二極管中電流對電壓之示意圖；圖4為相似于圖1所示之示意圖，說明該存儲-二極管之擦除；圖5為擦除依據圖4之編程的存儲-二極管中電流對電壓之示意圖；圖6為讀取依據圖5之擦除的存儲-二極管中電流對電壓之示意圖；圖7為依據圖1之包含存儲-二極管之存儲陣列之示意圖；圖8為電流對電壓之示意圖，其說明圖7之陣列之編程的存儲-二極管之漏電流問題；圖9為相似于圖1和圖4所示之示意圖，其說明存儲-二極管之編程
圖10為圖9之存儲-二極管之編程中電流對電壓之示意圖，其說明由編程存儲-二極管所造成的固有電壓臨界特性；圖11為電流對電壓之示意圖，其說明編程的存儲-二極管的臨界電壓之改變；圖12為電流對電壓之示意圖，其說明具有改變的臨界電壓之編程的存儲-二極管之讀取；圖13為電流對電壓之示意圖，其說明讀取步驟后復位存儲-二極管的臨界電壓；圖14為電流對電壓之示意圖，其說明改變其臨界電壓至不同位準(level)；圖15為電流對電壓之示意圖，其說明讀取具有改變至不同位準的臨界電壓之存儲-二極管；圖16為相似于如圖1、圖4和圖9所示之示意圖，其說明存儲-二極管之擦除；圖17為圖16之存儲-二極管之擦除中電流對電壓之示意圖；圖18為電流對電壓之示意圖，其說明擦除的存儲-二極管之讀取；圖19為說明包含存儲-二極管之存儲陣列之示意圖，且說明選擇的存儲-二極管之編程；圖20為電流對電壓之示意圖，其說明在不同情況下編程的存儲-二極管之特性；圖21為說明圖19之存儲陣列之示意圖，且說明選擇的存儲-二極管之擦除；圖22為電流對電壓之示意圖，其說明在不同的情況下擦除的存儲-二極管之特性；圖23說明圖19和圖21之存儲陣列之示意圖，且說明選擇的存儲-二極管之讀取；以及圖24為電流對電壓之示意圖，其說明在讀取情況下存儲-二極管之特性。
具體實施例方式
發明者對于實施本發明提出目前可行的最佳模式之本發明之特定實施例。
圖9相似于圖1，說明編程存儲-二極管130。該存儲-二極管130包含例如銅電極132、電極132上之超離子Cu2S層134、Cu2S層134上之主動WO3或F8T2層136、以及主動層136上之鈦電極138。在編程該存儲-二極管130時，施加負電壓至電極138，而電極132保持接地，以便在存儲-二極管130的正向從高電位至低電位通過該存儲-二極管130而施加編程電位Vpg(亦見圖10)。該電位足以造成銅離子自超離子層134被吸引至電極132而進入主動層136，造成主動層136(和整體存儲-二極管130)在(順向)低電阻或導電狀態。一旦從該存儲-二極管130移除此電位，在編程步驟期間被吸引至主動層136之銅離子保持在其中，以使主動層136(和存儲-二極管130)保持在導電或低電阻狀態。
如上所述，由于該存儲-二極管130在導電或低阻抗狀態，該存儲-二極管130之固有二極管特性可有非常低的臨界電壓Vt1(圖10)，而導致上述問題。然而，已發現該存儲-二極管130的臨界電壓V1可藉在存儲-二極管130的反向從高電位至低電位施加通過于該存儲-二極管130之電場而增加，作為編程完成步驟。例如，如圖11所示，在存儲-二極管130的反向從高電位至低電位施加電場Vs1通過存儲-二極管130，造成存儲-二極管130的臨界電壓從Vt1增加至Vt2，以及建立該存儲-二極管130的臨界電壓于Vt2。施加至存儲-二極管130以建立新的臨界電壓Vt2之電位Vs1小于在存儲-二極管的反向施加以擦除存儲-二極管130之電位Ver，以避免干擾該編程的存儲-二極管130的狀態。
圖12說明如圖11所示之在如此編程的(so-programmed)(導電的)狀態中之存儲-二極管130之讀取步驟。在該存儲-二極管130的正向中從高電位至低電位施加電位Vr通過該存儲-二極管130。此電位Vr足以克服存儲-二極管130的臨界電壓Vt2，但小于施加通過存儲-二極管130的用于編程的電位Vpg在此情況中，存儲-二極管130將易于導電，其表示存儲-二極管130在其編程狀態。
藉由從預先選擇的以及建立的位準Vt2而降低此臨界電壓，已發現上述讀取步驟可干擾該建立的存儲-二極管130的臨界電壓。為了再建立該選擇的臨界電壓Vt2，執行讀取-完成步驟(圖13)，其中，該存儲-二極管130的臨界電壓Vt增加至預先建立的位準Vt2，其系藉由在該存儲-二極管130的反向從高電位至低電位施加電場Vs1通過該存儲-二極管130，造成該存儲-二極管130的臨界電壓增加至Vt2，再次建立該存儲-二極管的臨界電壓于Vt2。
已發現該存儲-二極管130的臨界電壓之增加量取決于在其反向從高電位至低電位通過該存儲-二極管130而施加之電位Vs的大小。即，電位大小Vs1決定Vt2的臨界電壓，電位大小Vs2(選定其大于Vs1)決定臨界電壓Vt3(其大于Vt2)(比較圖11和圖14)，即，在電位Vs的大小和臨界電壓Vt的大小間存在一比例。然而，在已施加電位Vs以決定臨界電壓Vt的大小的情況下(例如，施加電位Vs2以決定臨界電壓Vt3)，若施加小于原先施加的電位Vs大小之另一個電位Vs(例如Vs1，小于Vs2大小)，則臨界電壓之位準(Vt3)沒有改變，即，藉由施加最高電位Vs大小而建立臨界電壓Vt之位準(和在此實例保持Vt3)。
因此，可為符合應用之特定需求而建立存儲-二極管130的臨界電壓。此外，為了避免編程的存儲-二極管130的狀態之干擾情況，施加于存儲-二極管130以建立新的臨界電壓之電位Vs小于施加于存儲-二極管130的反向以擦除存儲-二極管130之電位Ver。
圖15說明在如圖14所示之在其編程的(導電的)狀態中之如此編程的存儲-二極管130之讀取步驟。在該存儲-二極管130的正向從高電位至低電位施加電位Vr通過該存儲-二極管130。此電位足以克服該存儲-二極管130的臨界電壓Vt3，但小于通過該存儲-二極管130之編程電位Vpg。在此情況下，該存儲-二極管130將易于導電，其表示該存儲-二極管在其編程狀態。而且，執行上述讀取-完成步驟以再建立該存儲-二極管130的臨界電壓Vt3。
圖16相似于圖4，說明存儲-二極管130之擦除。施加正電壓至電極138，而電極132保持接地，在存儲-二極管130的反向從高電位至低電位施加電位Ver通過存儲-二極管130(亦見圖17)。此電位大于如上所述之為建立存儲-二極管臨界電壓所施加的電位Vs，且該電位足以造成銅離子自主動層136被排斥至電極132而進入超離子層134，造成主動層136(和整體存儲-二極管130)為高阻抗或大體非導電狀態。在從存儲-二極管130移除該電位，此狀態保持不變。
圖18說明存儲-二極管130在其擦除(大體非導電)狀態中之檢驗步驟，其在該擦除程序后立即執行。電位Vr是在存儲-二極管130的正向中從高電位至低電位施加通過存儲-二極管之電位(其為讀取存儲-二極管130的狀態中所施加之電位，見下文，因為目前的步驟實際上為讀取步驟)。此電位小于通過存儲-二極管130所施加的用于編程的電位Vpg。若存儲-二極管130已被適當擦除，即，存儲-二極管130為高阻抗或大體非導電狀態，則存儲-二極管130將不傳導大量電流。
圖18亦說明存儲-二極管130在其擦除狀態中之讀取步驟，用以決定存儲-二極管130的狀態。同樣地，電位Vr是在存儲-二極管130的正向從高電位至低電位施加通過存儲-二極管130。存儲-二極管130在其擦除狀態(即，高阻抗或大體不導電狀態)將不傳導大量電流。
圖19相似于圖7，說明結合所述類型之存儲-二極管130之存儲-二極管陣列140。如圖19所示，，且參考圖20，存儲-二極管陣列140包含第一數個平行導體142(位線)BL0、BL1、...BLn，以及第二數個平行導體144(字符線)WL0、WL1、...WLn，第二數個平行導體144位于第一數個導體142之上、且與第一數個導體142間隔、垂直、和相交。該存儲-二極管陣列140亦包含上述類型之數個存儲-二極管130。各存儲-二極管130連接其中一個第一數個導體142 BL和其中一個第二數個導體144WL在這些導體的相交處，其中存儲-二極管130在自第一數個導體142BL至第二數個導體144WL的正向。例如，如圖19所示，存儲-二極管13000連接第一數個導體142之導體BL0和第二數個導體144之導體WL0在這些導體BL0、WL0的相交處，存儲-二極管13010連接第一數個導體142之導體BL1和第二數個導體144之導體WL0在這些導體BL1、WL0的相交處等。
為了編程選擇的存儲-二極管，例如選擇的存儲-二極管13000，在存儲-二極管13000的正向施加通過其中的電位Vpg。為清楚起見，顯示電壓Vpg施加于導體BL0，而顯示0電壓施加于導體WL0，因此在其順向建立電位Vpg通過存儲-二極管13000。為了克服上述問題，其中施加于導體之電壓會使陣列140中之未選定的存儲-二極管的臨界電壓可被超過(surpassed)，造成嚴重漏電流，施加電壓于導體BL1至BLn和導體WL1至WLn，以確定除了選擇的存儲-二極管13000之外之各個連接至導體BL0至BLn之存儲-二極管以及各個連接至導體WL0至WLn之存儲-二極管在順向施加有電位rVpg，其中r＜1和rVpg＜施加有電位rVpg之存儲-二極管的臨界電壓(例如Vt2)(亦見圖20)。將理解，r值的選擇可由建立的臨界電壓之位準的選擇所約束，反之亦然。即，若建立相對高的臨界電壓之位準，r值可相對高，反之，若建立相對低的臨界電壓之位準，r值必相對低。
藉由施加電壓rVpg至各導體BL1至BLn，可建立電位rVpg通過各連接至導體WL0(除了選擇的存儲-二極管13000)之存儲-二極管。為了建立電位rVpg通過連接至導體BL1之存儲-二極管(除了選擇的存儲-二極管之外)，施加電壓(1-r)Vpg至各導體WL1至WLn。選擇r值以使連接至導體BL0和導體WL0之各編程的存儲-二極管(除了選擇的存儲-二極管13000)具有小于其臨界電壓Vt2之在其順向施加通過其中之電位。此外，陣列140之各其它存儲-二極管(即，未連接至導體BL0也未連接至導體WL0之那些存儲-二極管130)已在其順向施加通過其中之電位(2r-1)Vpg。若(2r-1)Vpg為負，提供r值以使在反向從高電位至低電位通過存儲-二極管所施加的電位(2r-1)Vpg小于在反向從高電位至低電位所施加的電位Vs1(建立臨界值Vt2)，避免臨界電壓Vt2之干擾。亦使在反向從高電位至低電位通過存儲-二極管所施加之電位(2r-1)Vpg小于在反向從高電位至低電位所施加的電位Ver。若(2r-1)Vpg為正，提供r值以使在存儲-二極管的順向從高電位至低電位通過存儲-二極管所施加之電位(2r-1)Vpg小于施加的臨界電壓Vt2。因此，受到此電位之任何編程的存儲-二極管的狀態不會受到干擾，即，保持不變，且任何未選擇的存儲-二極管的臨界電壓不會被超過。因此將知道陣列中之各存儲-二極管(除了選擇的存儲-二極管13000)已施加有小于存儲-二極管的臨界電壓Vt2之在順向而通過其中之電位。
選擇陣列中之存儲-二極管的臨界電壓之能力可允許在r值的選擇中有更廣泛的自由。
圖21相似于圖19，但說明選擇的存儲-二極管之擦除。
為了擦除選擇的存儲-二極管，例如選擇的存儲-二極管13000，需在存儲-二極管的反向施加電位Ver通過其中。為清楚起見，電壓Ver如圖所示施加于導體WL0，而0電壓如圖所示施加于導體BL0，因此在其反向從高電位至低電位建立電位Ver通過存儲-二極管13000。施加電壓至導體BL1至BLn和導體WL1至WLn，以確定各連接至導體BL0之存儲-二極管和各連接至導體WL0之存儲-二極管(除了選擇的存儲-二極管13000外)已在反向施加有電位pVer(正向-pVer)，其中p＜1(亦見圖22)。
藉由施加電壓pVer至各導體WL1至WLn，可建立反向之電位pVer通過各連接至導體BL0之存儲-二極管(除了選擇的存儲-二極管13000之外)。為了建立反向之電位pVer通過各個連接至導體WL0之存儲-二極管(除了選擇的存儲-二極管13000外)，施加電壓(1-p)Ver至各個導體BL1至BLn。各個連接至導體BL0和導體WL0之存儲-二極管，除了選擇的存儲-二極管13000外，具有小于其臨界電壓之在順向施加通過其中之電位(實際上在順向為負)。此外，選擇r值以使在存儲-二極管的反向從高電位至低電位所施加之值pVer小于建立存儲-二極管之臨界值Vt2之值Vs1，避免臨界值Vt2之干擾。再者，陣列140中之各個其它的存儲-二極管，即，那些不連接至導體BL0也不連接至導體WL0之存儲-二極管，已在順向施加有通過其中的電位(1-2p)Ver。若(1-2p)Ver為正，提供p值以使在存儲-二極管的順向從高電位至低電位所施加之電位(1-2p)Ver小于其臨界電壓，確保受到此電位之編程的存儲-二極管將不導電(not turn on)。若(1-2p)Ver為負，提供p值以使在存儲-二極管的反向從高電位至低電位所施加之電位(1-2p)Ver小于在反向從高電位至低電位所施加之電位Vs1，其用于建立存儲-二極管臨界電壓Vt2，避免設定的臨界電壓Vt2之干擾。此遂確保施加的電位之位準不足以擦除編程的存儲-二極管。因此，將保持暴露于電位pVer或電位(1-2p)Ver之任何編程的存儲-二極管的狀態。此外，要注意的是在存儲-二極管的正向施加之任何如上所指定的電位將明顯小于存儲-二極管的臨界電壓Vt。因此將發現陣列140之各存儲-二極管(除了該選擇的存儲-二極管13000之外)已在順向施加有通過其中的小于存儲-二極管的臨界電壓Vt2之電位。
圖23相似于圖19和圖21但說明選擇的存儲-二極管13000之讀取。為了讀取選擇的存儲-二極管13000的狀態，必須在存儲-二極管13000的正向從高電位至低電位施加通過其中的電位Vr。若存儲-二極管13000在編程的狀態，此電位足以克服選擇的存儲-二極管13000的臨界電壓Vt2，但小于，該電位Vpg會不希望地編程在擦除狀態之存儲-二極管。此外，為清楚起見，電壓Vr如圖所示施加于導體BL0，而0電壓如圖所示施加于導體WL0，因此在其順向建立電位Vr通過存儲-二極管。在讀取模式(page mode read)中，各其它的導體BL1至BLn亦施加有Vr。各其它的導體已施加有電壓(1-q)Vr，其中q＜1。若q為接近于0之值，施加于通過各連接至導體WL1至WLn之存儲-二極管之電位將接近于0。此電位不足以造成任何連接至導體WL1至WLn之編程的存儲-二極管導電，亦沒有任何連接至導體WL1至WLn之擦除的存儲-二極管會導電(圖24)。
此處提供編程、擦除、和讀取存儲-二極管陣列中之存儲-二極管之高效率方法。此方法高度有效于避免漏電流和干擾，如上所述。
為了說明和敘述的目的，已提出本發明之實施例之上述敘述。本發明不完全和限定于所揭露的形式。鑒于上述說明，其它的修飾和變更亦有可能。
選擇和敘述實施例以提供本發明之宗旨之最佳敘述以及其實際應用，因此可使熟習此技藝者在各種實施例中以及利用適用于特定應用之各種修飾而應用本發明。當根據完全的、合法的、以及合理的范圍敘述時，所有此種修飾和改變仍在申請專利范圍所決定之本發明的范疇內。
權利要求
1.一種提供存儲-二極管(130)的狀態的方法，包括下列步驟施加第一電位通過該存儲-二極管(130)以提供存儲-二極管(130)導電狀態；以及施加第二電位通過該存儲-二極管(130)以建立存儲-二極管(130)臨界電壓。
2.如權利要求1所述的方法，其中，該第一電位是在該存儲-二極管(130)的正向從高電位至低電位施加的。
3.如權利要求2所述的方法，其中，該第二電位是在該存儲-二極管的反向從高電位至低電位施加的。
4.如權利要求1所述的方法，其中，該第二電位是在該存儲-二極管(130)的反向從高電位至低電位施加的。
5.如權利要求1所述的方法，還包括在該存儲-二極管(130)的反向從高電位至低電位施加第三電位通過該存儲-二極管(130)，該第三電位大于該第二電位。
6.如權利要求4所述的方法，還包括在該存儲-二極管(130)的反向從高電位至低電位施加第三電位通過該存儲-二極管(130)，該第三電位大于該第二電位。
7.如權利要求6所述的方法，其中，在該存儲-二極管(130)的反向從高電位至低電位施加第三電位通過該存儲-二極管(130)的步驟是存儲-二極管(130)擦除步驟。
8.一種建立導電的存儲-二極管(130)的臨界電壓的方法，包括在該存儲-二極管(130)的反向從高電位至低電位施加電位通過該存儲-二極管(130)。
9.如權利要求8所述的方法，其中，該建立的存儲-二極管(130)的臨界電壓取決于在該存儲-二極管(130)的反向從高電位至低電位施加通過該存儲-二極管(130)的電位的大小。
10.如權利要求9所述的方法，其中，該建立的存儲-二極管(130)的臨界電壓隨著在該存儲-二極管(130)的反向從高電位至低電位施加通過該存儲-二極管(130)的電位的大小增加而增加。
11.一種對存儲-二極管(130)執行程序的方法，包括下列步驟在該存儲-二極管(130)的反向從高電位至低電位提供電位通過該存儲-二極管(130)，預定提供該存儲-二極管(130)的擦除狀態；以及在該存儲-二極管(130)的正向從高電位至低電位施加電位通過該存儲-二極管(130)，以檢驗該存儲-二極管(130)的狀態。
12.如權利要求11所述的方法，其中，在該存儲-二極管(130)的正向從高電位至低電位施加電位通過該存儲-二極管(130)的步驟是存儲-二極管(130)讀取步驟。
13.一種對導電狀態中的存儲-二極管(130)執行程序的方法，包括下列步驟在該存儲-二極管(130)的正向從高電位至低電位施加電位通過該存儲-二極管(130)，預定讀取該存儲-二極管(130)的狀態；以及在該存儲-二極管(130)的反向從高電位至低電位施加電位通過該存儲-二極管(130)，以建立存儲-二極管(130)臨界電壓。
14.如權利要求13所述的方法，其中，對該存儲-二極管(130)執行的程序是讀取-完成程序。
15.一種對存儲陣列(140)的選擇的存儲-二極管(130)執行程序的方法，該存儲陣列(140)包括第一數個導體(142)、第二數個導體(144)以及數個存儲-二極管(130)，各個存儲-二極管(130)連接該第一數個導體(142)的其中一個(BL)和該第二數個導體(144)的其中一個(WL)，該方法包括下列步驟在該選擇的存儲-二極管(130)的正向從高電位至低電位提供電位通過該選擇的存儲-二極管(130)，預定將該選擇的存儲-二極管(130)編程至導電狀態；以及但是上述步驟在下列情況下進行，在該選擇的存儲-二極管(130)的預定編程期間，在該陣列(140)中的各個其它編程的存儲-二極管(130)已在其正向通過其中提供有小于其臨界電壓的電位。
16.一種擦除存儲陣列(140)的選擇的編程的存儲-二極管(130)的方法，該存儲陣列(140)包括第一數個導體(142)、與該第一數個導體(142)相交的第二數個導體(144)、以及數個存儲-二極管(130)，各個存儲-二極管(130)連接該第一數個導體(142)的其中一個(BL)和該第二數個導體(144)的其中一個(WL)于接近這些導體(BL、WL)的相交處，該方法包括下列步驟在該選擇的存儲-二極管(130)的反向從高電位至低電位提供電位通過該選擇的存儲-二極管(130)，預定擦除該選擇的存儲-二極管(130)；以及但是上述步驟在下列情況下進行，在預定擦除該選擇的存儲-二極管(130)期間，在該陣列(140)中的各個其它編程的存儲-二極管已在其反向通過其中提供有電位，該電位小于用以擦除該選擇的存儲-二極管(130)的電位。
17.一種對存儲陣列(140)的選擇的存儲-二極管(130)執行程序的方法，該存儲陣列(140)包括第一數個平行導體(142)、垂直于且相交于該第一數個導體(142)的第二數個平行導體(144)、以及數個存儲-二極管(130)，各個存儲-二極管(130)連接該第一數個導體(142)的其中一個(BL)和該第二數個導體(144)的其中一個(WL)于接近這些導體(BL、WL)的相交處，該方法包括下列步驟在該選擇的存儲-二極管(130)的正向從高電位至低電位提供電位通過該選擇的存儲-二極管(130)，預定將該選擇的存儲-二極管(130)編程至導電狀態；但是上述步驟在下列情況下進行，在該選擇的存儲-二極管(130)的預定編程期間，在該陣列中的各個其它存儲-二極管(130)已在其正向通過其中提供有小于其臨界電壓的電位；在該選擇的存儲-二極管(130)的反向從高電位至低電位提供電位通過該選擇的存儲-二極管(130)，預定擦除該選擇的存儲-二極管(130)；以及但是上述步驟在下列情況下進行，在預定擦除該選擇的存儲-二極管(130)期間，在該陣列(140)中的各個其它存儲-二極管(130)已在其反向通過其中提供有電位，該電位小于用以擦除該選擇的存儲-二極管(130)的電位。
全文摘要
一種存儲陣列(140)包括第一和第二組導體(142)、(144)以及數個存儲－二極管(130)，各個存儲－二極管順向連接該第一組導體(BL)(142)和該第二組導體(WL)(144)。在順向從高電位至低電位施加電位通過選擇的存儲－二極管(130)，預定編程該選擇的存儲－二極管(130)。在該預定編程期間，提供該陣列(140)中之各其它存儲－二極管(130)在其順向之通過其中之較其臨界電壓低的電位。藉由在反向從高電位至低電位施加通過存儲－二極管(130)的電位可建立各存儲－二極管(130)的臨界電壓。藉由如此建立足夠的臨界電壓，以及藉由選擇施加至該陣列(140)之導體之適當電位，可避免漏電流和干擾等相關問題。
文檔編號G11C16/10GK101084555SQ200580043866
公開日2007年12月5日 申請日期2005年12月20日 優先權日2004年12月23日
發明者C·S·比爾, S·卡扎, T-N·方, S·斯皮策 申請人:斯班遜有限公司