專利名稱：控制電壓位準(zhǔn)的電路及偏壓電壓偵測電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型是有關(guān)于一種控制電壓位準(zhǔn)的電路，適用于半導(dǎo)體裝置。
背景技術(shù)：
制程、溫度及/或電壓的變動會影響制板組裝的電路操作特性。已知電路通常使用正及負(fù)溫度系數(shù)電流源對偵測電路施加偏壓，以改善制程、溫度及/或電壓變化所造成的變動。然而，一般只著重于溫度補(bǔ)償及/或電壓追蹤，一般來說是使用雙極裝置來產(chǎn)生正溫度補(bǔ)償電流源。
在所說明的例子中，正供應(yīng)電壓是設(shè)計(jì)作為供應(yīng)電壓VDD，且具有0伏的接地供應(yīng)電壓是設(shè)計(jì)作為供應(yīng)電壓VSS。
圖1是表示已知動態(tài)隨機(jī)存取存儲器(Dynamic RandomAccess Memory，DRAM)的存儲單元。存儲單元包括P型入口晶體管101以及P型儲存晶體管102，P型儲存晶體管102是作為儲存電容。入口晶體管101的柵極耦接至字符線103，其漏極耦接至位元線105，其源極耦接至儲存晶體管102的源極。儲存晶體管102的柵極接收負(fù)提升偏壓電壓VBB。偏壓電壓VBB被儲存晶體管102的柵極氧化層的崩潰電壓以及儲存在此電極的最高電壓所限制。一般來說，偏壓電壓VBB設(shè)定為大于V1減去Vbd的電壓，V1一般等于正供應(yīng)電壓VDD，且Vbd為儲存晶體管102介電質(zhì)的崩潰電壓。以幾乎等于入口晶體管101的門坎電壓絕對值的電壓，來對N型井區(qū)施加偏壓而為提升正電壓VPP，其中，提升正電壓VPP大于供應(yīng)電壓VDD。
為了電路(例如圖1)能正確地工作，某電壓位準(zhǔn)，例如VPP，需要成為預(yù)設(shè)位準(zhǔn)。電壓VPP的位準(zhǔn)需足以將傳輸柵關(guān)好，電壓VBB需要夠大以開啟轉(zhuǎn)換柵極等等。然而，在元件特性偏快的制程(fast corner processing)下，或是高溫度下，門坎電壓會降低，意指柵極以較低的電壓VBB而導(dǎo)通，但需要更大的電壓VPP來關(guān)閉柵極。在元件特性偏慢的制程(slow corner processing)下則有相反的情況。因此，電壓VPP通常需要追蹤電壓VDD變化，例如，維持固定電壓差。
表1表示在反應(yīng)于電壓VPP與VBB的操作、溫度及基本環(huán)境的變化下期望電壓VPP與VBB的位準(zhǔn)。
表1
已知技術(shù)的難題在于，對于制程-電壓-溫度(process-Voltage-temperature，PVT)的補(bǔ)償電路，在制程變動存在時，無法反應(yīng)字符線電壓的真實(shí)需求。舉例來說，因?yàn)閷τ谡郎囟妊a(bǔ)償電流源而言，串連于正溫度補(bǔ)償電流源的電壓源VDD與VSS間的許多元件，例如MOS晶體管、電阻器、以及雙極晶體管，已知電路無法操作在低電壓制程。
此外，已知技術(shù)通常維持電壓在一組位準(zhǔn)，例如，VPP＝VDD+|VTP|以及VBB＝VSS-|VTP|。假使門坎電壓VTP變小，例如被環(huán)境改變所影響，因?yàn)椴僮髟诼╇娏鳡顟B(tài)的較低關(guān)閉電壓，使得關(guān)閉電流(off-cuurent)可增加。圖2至圖4表示已知解決方式的代表。
圖2是表示已知電壓VPP偵測電路，其使用電流INTE及IPTE的電流源CS20及CS21。圖3a及圖3b是表示關(guān)于圖2及圖4中已知解決方式的已知電流源。圖3a是表示電流源CS20的電路圖，且圖3b是表示電流源CS21的電路圖，其中，INTE＝|VTP|/R的值為負(fù)，IPTE＝kT/q×Ln(m)的值為正。圖4是表示已知電壓VBB偵測電路。這些已知解決方式，是使用正及負(fù)溫度補(bǔ)償電流源以對偵測電路施加偏壓，且只著重于溫度及電壓追蹤，因此無法反應(yīng)因此制程變化而在字符線的真實(shí)需要。
因此為了排除已知技術(shù)的缺點(diǎn)，本實(shí)用新型的目的為揭露一種電路，其在PVT變換的情況下提供適合的字符線電壓位準(zhǔn)VPP及VBB。
實(shí)用新型內(nèi)容有鑒于此，為了解決上述問題，本實(shí)用新型主要目的在于提供一種控制電壓位準(zhǔn)的電路，其包括第一PMOS晶體管、MOS次門坎電流源以及第一不隨偏壓改變電流源。第一PMOS晶體管耦接第一電壓耦合器，第一PMOS晶體管的柵極與漏極彼此耦接。MOS次門坎電流源耦接第二電壓耦合器，且包括一正溫度補(bǔ)償電流源。第一不隨偏壓改變電流源耦接于MOS次門坎電流源與第一PMOS晶體管之間。
本實(shí)用新型所述的控制電壓位準(zhǔn)的電路，更包括一抑制耦合器，耦接于該第一不隨偏壓改變電流源與該MOS次門坎電流源之間。
本實(shí)用新型所述的控制電壓位準(zhǔn)的電路，該第一電壓耦合器耦接一正電壓源，且該第二電壓耦合器耦接一接地線。
本實(shí)用新型所述的控制電壓位準(zhǔn)的電路，該第一不隨偏壓改變電流源包括一第一耦合端；以及一第二耦合端；其中，該第一耦合端耦接該第一PMOS晶體管的漏極，且該第二耦合端耦接該MOS次門坎電流源。
本實(shí)用新型另提出一種偏壓電壓偵測電路，其包括第一電壓源、正溫度補(bǔ)償電流源、不隨偏壓改變電流源以及PMOS晶體管。正溫度補(bǔ)償電流源具有耦接第一電壓源的第一端，以及第二端。不隨偏壓改變電流源具有耦接正溫度補(bǔ)償電流源的第二端的第一端，以及第二端。PMOS晶體管具有耦接不隨偏壓改變電流源的第二端的源極，以及耦接第二電壓源的漏極與柵極。
本實(shí)用新型還提供一種控制電壓位準(zhǔn)的電路，是根據(jù)制程，電壓及溫度而控制電壓位準(zhǔn)，所述控制電壓位準(zhǔn)的電路具有一第一電壓偵測電路，一第二電壓偵測電路，以及兩電流源，其改善之處為兩該電流源為兩獨(dú)立電流源，且該獨(dú)立電流源是一不隨偏壓改變電流源與一正溫度補(bǔ)償電流源的函數(shù)(function)。
本實(shí)用新型于制程、電壓及溫度變化的不同環(huán)境下，可產(chǎn)生預(yù)期字符線電壓位準(zhǔn)的電路。此允許字符線電壓位準(zhǔn)不僅只對溫度反應(yīng)。
圖1表示已知動態(tài)隨機(jī)存取存儲器的存儲單元；圖2表示已知電壓VPP偵測電路；圖3a表示已知電流INTE的電流源的電路圖；
圖3b表示已知電流IPTE的電流源的電路圖；圖4表示已知電壓VBB偵測電路；圖5表示本實(shí)用新型實(shí)施例的電壓VPP偵測電路的電路圖；圖6表示本實(shí)用新型實(shí)施例的MOS次門坎電流源的電路圖；圖7表示本實(shí)用新型實(shí)施例的不隨偏壓改變的電流源的電路圖；圖8表示本實(shí)用新型實(shí)施例的電壓VBB偵測電路的電路圖。
具體實(shí)施方式
為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。
參閱圖5，在本實(shí)用新型實(shí)施例中，提供控制電壓位準(zhǔn)的電路包括PMOS晶體管501、MOS次門坎電流源600、以及不隨偏壓改變的電流源700。PMOS晶體管501耦接電壓耦合器10，MOS次門坎電流源600耦接電壓耦合器20，不隨偏壓改變的電流源700耦接于MOS次門坎電流源600與PMOS晶體管501之間。
此外，抑制耦合器(inhibit coupler)800提供于不隨偏壓改變的電流源700與MOS次門坎電流源600之間。在本實(shí)施例，根據(jù)次門坎電流Isbt的提升，耦接電壓耦合器10的電流源可被補(bǔ)償而提升。根據(jù)次門坎電流Isbt的下降，被補(bǔ)償?shù)碾妷涸矗珉妷篤PP的電壓源，也可下降。抑制耦合器800可用來提供參考信號以偵測在被補(bǔ)償?shù)碾妷涸吹碾妷褐?，例如電壓VPP的電壓源的電壓值。舉例來說，在抑制耦合器800的較高值可用來抑制在被補(bǔ)償?shù)碾妷涸吹碾妷哼_(dá)到期望值。
PMOS晶體管501的柵極與漏極彼此耦接。
在較佳實(shí)施例中，電壓耦合器10可適用于耦接電壓源VPP，且電壓耦合器20可適用于耦合接地線。
MOS次門坎電流源600更包括電流Ippc的電流源。電流Ippc的電流源代表電壓源VPP的正溫度補(bǔ)償電流源，電流Ibbc的電流源代表電壓源VPP的正溫度補(bǔ)償電流源。電流Ippc的電流源包括兩元件，提供參考電流源Iref的不隨偏壓改變的電流源以及提供電流Isat的MOS飽和電流源，使得Ippc＝C1×Iref+C2×Isat，其中C1及C2為實(shí)數(shù)。
參閱圖6，其表示MOS次門坎電流源600的實(shí)施例。MOS次門坎電流源600包括電壓耦合器12、電阻器601、不隨偏壓改變的電流源701及702、PMOS晶體管602、NMOS晶體管603及604。電阻器601具有耦接電壓耦合器12的第一端以及第二端。不隨偏壓改變的電流源701耦接電阻器601的第二端。PMOS晶體管602的源極耦接電壓耦合器12，其柵極耦接電阻器601的第二端。不隨偏壓改變的電流源702耦接PMOS晶體管602的漏極。NMOS晶體管603的漏極與柵極耦接PMOS晶體管602的漏極，其源極耦接電壓耦合器20a。NMOS晶體管604的柵極耦接NMOS晶體管603的柵極，其源極耦接電壓耦合器20b，以及其漏極耦接電流IPPC的電流源。
在較佳實(shí)施例中，電壓耦合器12可耦接電壓源VDD，且電壓耦合器20a與20b可耦接接地線。
參閱圖7，每一不隨偏壓改變的電流源700、701及702更包括電壓耦合器13、參考電阻器705、PMOS晶體管710、712、以及NMOS晶體管711、713。圖7是以不隨偏壓改變的電流源700為例。參考電阻器705具有耦接電壓耦合器13的第一端以及第二端。PMOA晶體管710的源極耦接參考電阻器705的第二端。PMOS晶體管712柵極及漏極耦接PMOS晶體管710的柵極，其源極耦接電壓耦合器13。NMOS晶體管711的漏極與柵極耦接PMOS晶體管710的漏極，其源極耦接電壓耦合器20c。NMOS晶體管713的漏極耦接PMOS晶體管712的漏極，其柵極耦接NMOS晶體管711的柵極，以及其源極耦接電壓耦合器20d。
電壓耦合器13可耦接電壓源VDD，且電壓耦合器20c與20d可耦接接地線。
不隨偏壓改變的電流源700更包括第一耦合端及第二耦合端。第一耦合端耦接PMOS晶體管501的漏極，且第二耦合端耦接MOS次門坎電流源600。
參閱圖8，其表示電壓VBB偵測電路的實(shí)施例。電壓VBB偵測電路包括第一電壓源(為未顯示)、不隨偏壓改變的電流源700、以及PMOS晶體管801。第一電壓源具有耦接電壓耦合器14的第一端以及第二端。不隨偏壓改變的電流源700包括耦接提供電流Ibbc的電流源823的第一端以及第二端。PMOS晶體管801的源極耦接不隨偏壓改變的電流源700的第二端，其柵極與漏極耦接電壓源15。電流Ibbc為參考電流Iref與電流Isat的結(jié)合，使得Ibbc＝D1×Iref+D2×Isat，其中D1及D2為可選擇的實(shí)數(shù)。
第一電壓源可為電壓VDD的電壓源，且電壓源15可耦接電壓VBB的電壓源。
本實(shí)用新型的一觀點(diǎn)是對于制程、電壓及溫度變化的不同環(huán)境下，而產(chǎn)生預(yù)期字符線電壓位準(zhǔn)的電路。此允許字符線電壓位準(zhǔn)不僅只對溫度反應(yīng)。
本實(shí)用新型的另一觀點(diǎn)是環(huán)境獨(dú)立，以及根據(jù)系數(shù)C1、C2、D1及D2選擇的遲鈍電壓VPP及VBB位準(zhǔn)。系數(shù)C2及D2較小則電壓VPP及VBB對于環(huán)境變化反應(yīng)較為遲鈍。相反地，系數(shù)C2及D2較大則電壓VPP及VBB對于環(huán)境變化反應(yīng)較為靈敏。
本實(shí)用新型的另一觀點(diǎn)為，其可以任何種類的制程來實(shí)施，包括低電壓制程，以及其可以簡單的電路來實(shí)施。
以上所述僅為本實(shí)用新型較佳實(shí)施例，然其并非用以限定本實(shí)用新型的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本實(shí)用新型的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本實(shí)用新型的保護(hù)范圍當(dāng)以本申請的權(quán)利要求書所界定的范圍為準(zhǔn)。
附圖中符號的簡單說明如下101～P型入口晶體管102～P型儲存晶體管103～字符線105～位元線104～儲存點(diǎn)CS20、CS21～電流源10、12、13、14、20、20a、20b、20c、20d～電壓耦合器15、823～電壓源501、602、710、712、801～PMOS晶體管600～MOS次門坎電流源601～電阻器603、604、711、713～NMOS晶體管700、701、702～不隨偏壓改變的電流源705～參考電阻器800～抑制耦合器
權(quán)利要求1.一種控制電壓位準(zhǔn)的電路，其特征在于所述控制電壓位準(zhǔn)的電路包括一第一PMOS晶體管，耦接一第一電壓耦合器，該第一PMOS晶體管的柵極與漏極彼此耦接；一MOS次門坎電流源，耦接一第二電壓耦合器，且包括一正溫度補(bǔ)償電流源；以及一第一不隨偏壓改變電流源，耦接于該MOS次門坎電流源與該第一PMOS晶體管之間。
2.根據(jù)權(quán)利要求1所述的控制電壓位準(zhǔn)的電路，其特征在于更包括一抑制耦合器，耦接于該第一不隨偏壓改變電流源與該MOS次門坎電流源之間。
3.根據(jù)權(quán)利要求1所述的控制電壓位準(zhǔn)的電路，其特征在于該第一電壓耦合器耦接一正電壓源，且該第二電壓耦合器耦接一接地線。
4.根據(jù)權(quán)利要求1所述的控制電壓位準(zhǔn)的電路，其特征在于該第一不隨偏壓改變電流源包括一第一耦合端；以及一第二耦合端；其中，該第一耦合端耦接該第一PMOS晶體管的漏極，且該第二耦合端耦接該MOS次門坎電流源。
5.一種偏壓電壓偵測電路，其特征在于所述偏壓電壓偵測電路包括一第一電壓源；一正溫度補(bǔ)償電流源，具有耦接該第一電壓源的第一端，以及第二端；一不隨偏壓改變電流源，具有耦接該正溫度補(bǔ)償電流源的第二端的第一端，以及第二端；以及一PMOS晶體管，具有耦接該不隨偏壓改變電流源的第二端的源極，以及耦接一第二電壓源的漏極與柵極。
6.一種控制電壓位準(zhǔn)的電路，是根據(jù)制程，電壓及溫度而控制電壓位準(zhǔn)，其特征在于所述控制電壓位準(zhǔn)的電路具有一第一電壓偵測電路，一第二電壓偵測電路，以及兩電流源，其改善之處為兩該電流源為兩獨(dú)立電流源，且該獨(dú)立電流源是一不隨偏壓改變電流源與一正溫度補(bǔ)償電流源的函數(shù)。
專利摘要本實(shí)用新型是一種控制電壓位準(zhǔn)的電路及偏壓電壓偵測電路，所述控制電壓位準(zhǔn)的電路，其包括第一PMOS晶體管、MOS次門坎電流源以及第一不隨偏壓改變電流源。第一PMOS晶體管耦接第一電壓耦合器，第一PMOS晶體管的柵極與漏極彼此耦接。MOS次門坎電流源耦接第二電壓耦合器。第一不隨偏壓改變電流源耦接于MOS次門坎電流源與第一PMOS晶體管之間。本實(shí)用新型于制程、電壓及溫度變化的不同環(huán)境下，可產(chǎn)生預(yù)期字符線電壓位準(zhǔn)的電路。此允許字符線電壓位準(zhǔn)不僅只對溫度反應(yīng)。
文檔編號G11C11/4063GK2906834SQ20052000232
公開日2007年5月30日 申請日期2005年2月6日 優(yōu)先權(quán)日2004年8月2日
發(fā)明者鄒宗成 申請人:臺灣積體電路制造股份有限公司